具有適配基準控制的異步模數(shù)轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及模數(shù)轉(zhuǎn)換器(ADC)，并且更具體地涉及異步ADC。
【背景技術(shù)】
[0002]現(xiàn)在轉(zhuǎn)向圖1，可以看到常規(guī)的同步ADC 100。在操作中，模擬信號AIN通過濾波器/驅(qū)動器102 (其通常是抗混疊濾波器)來濾波和/或放大并且被提供給采樣保持(S/H)電路104。然后該S/Η電路104能夠基于來自定時電路110的信號周期性地(通常在如圖2所示的等距采樣時刻)對模擬信號AIN進行采樣。然后轉(zhuǎn)換電路106(其可以是一種量化器)能夠使用來自定時電路110的時鐘或定時信號將已采樣的模擬信號AIN轉(zhuǎn)化成具有量化水平的數(shù)字表現(xiàn)形式(即如圖2所示)。輸出電路108 (其可以包括數(shù)字校正電路如平均器)生成最終數(shù)字信號DOUT。
[0003]ADC 100還可以被修改為“電平交叉(level-crossing) ”ADC 150，如圖3所示。在此，S/Η電路104和轉(zhuǎn)換電路106分別由比較電路154 (其可以包括比較器)和轉(zhuǎn)換電路156替換。對于該ADC 150，其確定模擬信號AIN變得大于(或小于)已知的量化水平的時刻(如圖4所示)。基于這些時刻，可以生成數(shù)字信號D0UT。
[0004]然而，ADC 100和150中的每一個都存在某些缺點。一個缺點是定時電路110的功率消耗可能較高，因為ADC 100和150中的每一個都可能采用大量的器件(即比較器)或者可能以非常高的速率進行過采樣以實現(xiàn)期望的分辨率。因此，存在對改進的ADC的需求。
[0005]常規(guī)電路的一些示例為:美國專利第6，404, 372號；美國專利第6，850, 180號；美國專利第 7，466，258 號；以及 Grimaldi 等人的 “A 10-bit 5kHz level crossing ADC”，201120th European Conf.0n Circuit Theory and Design (ECCTD)，pp.564-567。

【發(fā)明內(nèi)容】

[0006]一種示例性實施例提供一種裝置。該裝置包括:比較電路，其被配置為接收模擬信號；基準電路，其被耦合到比較電路并且被配置為將多個基準信號提供給比較電路；轉(zhuǎn)換電路，其被耦合到比較電路并且被配置為檢測比較電路的輸出的變化；時間數(shù)字轉(zhuǎn)換器(TDC)，其被耦合到比較電路；定時器，其被耦合到比較電路；輸出電路，其被耦合到轉(zhuǎn)換電路和TDC，其中該輸出電路被配置為輸出模擬信號的同步數(shù)字表現(xiàn)形式和模擬信號的異步數(shù)字表現(xiàn)形式中的至少一個；以及模數(shù)轉(zhuǎn)換器(ADC)，其被耦合到轉(zhuǎn)換電路、定時器和TDC，其中該ADC被配置為在已過去預定時段后被定時器使能。
[0007]在一個方面，比較電路進一步包括多個比較器，其中每個比較器被耦合到定時器、轉(zhuǎn)換電路和基準電路，并且其中每個比較器被配置為接收模擬信號。
[0008]在另一方面，TDC被配置為生成與ADC的采樣時刻對應的時間戳。
[0009]在另一方面，TDC被配置為生成輸出電路的時間戳。
[0010]在另一方面，轉(zhuǎn)換電路進一步包括多個轉(zhuǎn)換邏輯電路，其中每個轉(zhuǎn)換邏輯電路被耦合在至少一個比較器和輸出電路之間。
[0011]在另一方面，基準電路進一步包括:基準邏輯電路；以及被耦合在基準邏輯電路與比較電路之間的基準發(fā)生器。
[0012]在另一方面，基準發(fā)生器進一步包括多個數(shù)模轉(zhuǎn)換器(DAC)，其中每個DAC被耦合在基準邏輯電路與至少一個比較器之間。
[0013]在另一方面，提供一種方法。該方法包括:接收模擬信號；將模擬輸入信號與第一和第二基準信號進行比較以生成第一比較結(jié)果；寄存第一比較結(jié)果和對應于該第一比較結(jié)果的第一時間戳；根據(jù)第一比較結(jié)果生成數(shù)字信號的第一部分；如果比較結(jié)果在預定間隔內(nèi)保持基本相同，則使能ADC在采樣時刻生成第二比較結(jié)果；生成對應于該采樣時刻的第二時間戳；寄存第二比較結(jié)果和第二時間戳；以及根據(jù)第二比較結(jié)果生成該數(shù)字信號的第二部分。
[0014]在另一方面，第二基準信號大于第一基準信號，并且其中該方法進一步包括:如果模擬信號變得大于第二基準信號，則生成反映模擬信號已經(jīng)變得大于第二基準信號的第三比較結(jié)果；寄存第三比較結(jié)果和對應于第三時間比較結(jié)果的第三時間戳；根據(jù)第三比較結(jié)果生成數(shù)字信號的第三部分；以及生成大于第二基準信號的第三基準信號。
[0015]在另一方面，該方法進一步包括:如果模擬信號變得小于第一基準信號，則生成反映模擬信號已經(jīng)變得小于第一基準信號的第四比較結(jié)果；寄存第四比較結(jié)果和對應于第四時間比較結(jié)果的第四時間戳；根據(jù)第四比較結(jié)果生成數(shù)字信號的第四部分；以及生成小于第一基準信號的第四基準信號。
[0016]在另一方面，提供一種裝置。該裝置包括:比較電路，該比較電路具有:被配置為接收模擬信號的第一比較器；和被配置為接收模擬信號的第二比較器；基準電路，其被耦合到比較電路并且被配置為將第一基準信號提供給第一比較器以及將第二基準信號提供給第二比較器；轉(zhuǎn)換電路，其被耦合到比較電路且被配置為檢測比較電路的輸出的變化；TDC,其被耦合到比較電路；定時器，其被耦合到比較電路；輸出電路，其被耦合到轉(zhuǎn)換電路和TDC，其中該輸出電路被配置為輸出模擬信號的同步數(shù)字表現(xiàn)形式和模擬信號的異步數(shù)字表現(xiàn)形式中的至少一個；以及ADC，其被耦合到轉(zhuǎn)換電路、定時器和TDC，其中ADC被配置為當預定時段已過去后由定時器使能。
[0017]在另一方面，定時器被配置為在預定時段后使第一和第二比較器對模擬信號重新米樣。
[0018]在另一方面，轉(zhuǎn)換電路進一步包括:被親合在第一比較器與輸出電路之間的第一轉(zhuǎn)換邏輯電路；以及被耦合在第二比較器與輸出電路之間的第二轉(zhuǎn)換邏輯電路。
[0019]在另一方面，第一和第二轉(zhuǎn)換邏輯電路中的每一個進一步包括寄存器。
[0020]在另一方面，基準發(fā)生器進一步包括:被耦合在基準邏輯電路與第一比較器之間的第一 DAC ;以及被耦合在基準邏輯電路與第二比較器之間的第二 DAC。
[0021]在另一方面，該裝置進一步包括濾波器，該濾波器被耦合到第一和第二比較器中的每一個以便提供模擬信號。
[0022]在另一方面，輸出電路進一步包括正弦內(nèi)插器。
[0023]在另一方面，提供一種方法。該方法包括:接收模擬信號；將模擬輸入信號與第一和第二基準信號進行比較以生成第一比較結(jié)果；寄存第一比較結(jié)果和對應于第一比較結(jié)果的第一時間戳；根據(jù)第一比較結(jié)果生成數(shù)字信號的第一部分；調(diào)整第一和第二基準信號中的至少一個；如果模擬信號在預定間隔內(nèi)達到第一和第二基準信號中已調(diào)整的一個信號，則生成第二比較結(jié)果；以及根據(jù)第二比較結(jié)果生成該數(shù)字信號的第二部分。
[0024]在另一方面，第二基準信號大于第一基準信號，并且其中該方法進一步包括:如果模擬信號變得大于第二基準信號，則生成反映模擬信號已經(jīng)變得大于第二基準信號的第三比較結(jié)果；寄存第三比較結(jié)果和對應于第三時間比較結(jié)果的第三時間戳；根據(jù)第三比較結(jié)果生成數(shù)字信號的第三部分；以及生成大于第二基準信號的第三基準信號。
[0025]在另一方面，該方法進一步包括:如果模擬信號變得小于第一基準信號，則生成反映模擬信號已經(jīng)變得小于第一基準信號的第四比較結(jié)果；寄存第四比較結(jié)果和對應于第四時間比較結(jié)果的第四時間戳；根據(jù)第四比較結(jié)果生成數(shù)字信號的第四部分；以及生成小于第一基準信號的第四基準信號。
[0026]在另一方面，調(diào)整步驟進一步包括增加第一基準信號。
[0027]在另一方面，以第一和第二基準信號之間的初始差除以預定間隔減去消隱時段(blanking time)的長度的速率來增加第一基準信號。
[0028]在另一方面，調(diào)整步驟進一步包括減少第二基準信號。
[0029]在另一方面，以第一和第二基準信號之間的初始差的二分之一除以預定間隔減去消隱時段的長度的速率來調(diào)整第一和第二基準信號中的每一個。
[0030]在另一方面，調(diào)整步驟進一步包括增加比第一基準信號少至少一個有效位(LSB)的第三基準信號。
[0031]在另一方面，提供一種裝置。該裝置包括:比較電路，其被配置為接收模擬信號；基準電路，其具有:親合到比較電路以將多個基準信號提供給比較電路的基準發(fā)生器；以及耦合到基準發(fā)生器的基準邏輯電路，其中基準邏輯電路被配置為動態(tài)地調(diào)整多個基準信號中的至少一個；轉(zhuǎn)換電路，其被耦合到比較電路并且被配置為檢測比較電路的輸出的變化；時間數(shù)字轉(zhuǎn)換器(TDC)，其被耦合到比較電路；定時器，其被耦合到比較電路；以及輸出電路，其被耦合到轉(zhuǎn)換電路和TDC，其中輸出電路被配置為輸出模擬信號的同步數(shù)字表現(xiàn)形式和模擬信號的異步數(shù)字表現(xiàn)形式中的至少一個。
[0032]在另一方面，提供一種裝置。該裝置包括:比較電路，其具有:被配置為接收模擬信號的第一比較器；以及被配置為接收模擬信號的第二比較器；基準電路，其具有:被耦合到比較電路以便將第一基準信號提供給比較電路并將第二基準信號提供給第二比較器的基準發(fā)生器；以及被耦合到基準發(fā)生器的基準邏輯電路，其中基準邏輯電路被配置為動態(tài)地調(diào)整第一和第二基準信號中的至少一個；轉(zhuǎn)換電路，其被耦合到