專利名稱：用于產(chǎn)生互補信號的電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及產(chǎn)生互補信號的電路裝置，其中一個輸入信號從第一支路的輸入端子通過一個通路環(huán)節(jié)輸入到一個第一輸出端，并且在并聯(lián)于第一支路的第二支路中通過通過反向器輸入到第二輸出端。
此通路環(huán)節(jié)是一個具有一個輸入端和一個輸出端的環(huán)節(jié)，例如尤其可以理解為一個變換門或者一個開關(guān)。這種通路環(huán)節(jié)例如能夠理解為n溝道MOS晶體管與p溝道MOS晶體管的并聯(lián)電路，其源極和漏極接在一起，并且其柵極被相互反向的信號進行控制，以使該通路環(huán)節(jié)依賴于此信號或者是導(dǎo)通的或者是阻塞的。
開頭所述的電路裝置在第一支路中還含有一個通路環(huán)節(jié)并且在與其并聯(lián)的第二支路中含有一個反向器，以使通過該通路環(huán)節(jié)和反向器從輸入信號中得到互補的信號。
這種電路裝置被簡單的構(gòu)成，因為其只需要一個反向器和一個通路環(huán)節(jié)以提供互補的輸出信號。在時間標(biāo)準(zhǔn)的應(yīng)用中此電路裝置含有明顯的缺點延遲，其使該信號通過通路環(huán)節(jié)和反向器得到，而處理條件是相互明顯偏離的。此通過處理窗定義的互補信號的時間偏離實際上不能確定，在所選出的時間標(biāo)準(zhǔn)的應(yīng)用中例如在DLL(延遲鎖定環(huán))中是特別不希望的。也就是說，含有反向器和通路環(huán)節(jié)的電路裝置不能任意地應(yīng)用于高精度的應(yīng)用。
本發(fā)明的任務(wù)是提供一個產(chǎn)生互補信號的電路裝置，其中此互補的信號通過處理窗能夠盡可能地相互協(xié)調(diào)。
此任務(wù)在開頭所述的電路裝置中按照本發(fā)明是如此解決的，第一和第二輸出端通過補償裝置與第一或者第二輸出節(jié)點相連接，并且該補償裝置在第一和第二支路中補償了不同的時間延遲。
以此本發(fā)明敘述了與到目前為止的現(xiàn)有技術(shù)不同的解決方案作為努力的回報，由反向器和通路環(huán)節(jié)定義的時間延遲的相互補償，利用該補償裝置以補償在兩個支路中的不同的時間延遲，隨后到兩個輸出節(jié)點的輸入信號的延遲通過處理窗改善地進行相互地協(xié)調(diào)。
以有利的方式此補償裝置含有另外一個通路環(huán)節(jié)。如開頭所述的，每一個通路環(huán)節(jié)含有一個n溝道MOS晶體管和一個與其并聯(lián)的p溝道MOS晶體管。
本發(fā)明的改進為，第一支路的輸出端與第一另外的通路環(huán)節(jié)的第一p溝道MOS晶體管的柵極相連接，第二另外的通路環(huán)節(jié)的第一n溝道MOS晶體管的柵極、第三另外的通路環(huán)節(jié)的第二p溝道MOS晶體管的柵極、第四另外的通路環(huán)節(jié)的第二n溝道MOS晶體管的柵極和第二支路的輸出端與第一另外的通路環(huán)節(jié)的第三n溝道MOS晶體管的柵極相連接，第二另外的通路環(huán)節(jié)的第三p溝道MOS晶體管的柵極、第三另外的通路環(huán)節(jié)的第四n溝道MOS晶體管的柵極和第四另外的通路環(huán)節(jié)的第四p溝道MOS晶體管的柵極相連接，并且第一和第二另外的通路環(huán)節(jié)的輸出端與第一輸出節(jié)點，并且第四和第三另外的通路環(huán)節(jié)的輸出端與第二輸出節(jié)點相連接。在第一和第四通路環(huán)節(jié)的輸入端上存在第一供電電壓，而在第二和第三通路環(huán)節(jié)的輸入端上含有一個第二供電電壓。
本發(fā)明應(yīng)用了此通路環(huán)節(jié)或者變換門，其輸入端位于第一或者第二供電電壓上，并且以此存在一個固定的電勢，以在時間延遲中在兩個輸出節(jié)點上產(chǎn)生補償?shù)幕パa信號。通過四個另外的通路環(huán)節(jié)此電路裝置相對于原有的電路裝置的費用增加了。然而此費用能夠在購買中得到補償，例如在DLL、時間標(biāo)準(zhǔn)的應(yīng)用中需要互補信號信號的高的時間精確度。
圖2示出了具有由p溝道MOS晶體管3和n溝道MOS晶體管4組成的反向器1和測試環(huán)節(jié)2的原有的電路裝置。此晶體管3和4分別通過源極或者漏極連接在一起并且相互并聯(lián)。晶體管3和4的柵極通過供電電壓VSS或者VDD的固定電勢加載。
輸入信號IN從輸入端5通過反向器1和通路環(huán)節(jié)2連接到第一輸出端6或者第二輸出端7。通過處理窗定義的通過反向器1或者通路環(huán)節(jié)2不同的延遲使輸出端6和7的信號C1和C2沒有時間相同的，而是時間明顯相互偏離，這在時間標(biāo)準(zhǔn)的應(yīng)用中例如DLL中是非常不利的。
下面本發(fā)明借助于附圖進行詳細地解釋。


圖1示出了按照本發(fā)明的電路裝置的第一實施例，圖2示出了現(xiàn)有的電路裝置的電路圖。
圖2已經(jīng)在上面進行了解釋。在圖1中與圖2相應(yīng)的器件使用了相同的參考符號。
本發(fā)明另外在輸出端6、7上含有一個補償裝置8，其對信號C1和C2之間的時間延遲進行補償，以使到輸出節(jié)點CLKN或者CLKP的輸入信號IN的延遲進行更好的協(xié)調(diào)。
補償裝置8單獨的由另外的通路環(huán)節(jié)9、10、11、12組成，其分別含有p溝道MOS晶體管13、14、15和16和n溝道MOS晶體管17、18、19和20。通路環(huán)節(jié)9、10的輸出端與輸出節(jié)點CLKN相連接，而通路環(huán)節(jié)11、12的輸出端與輸出節(jié)點CLKP相連接。在通路環(huán)節(jié)9、12的輸入端上存在供電電壓VDD，而在通路環(huán)節(jié)10、11的輸入端上存在供電電壓VSS。
如果例如輸出端C1置“0”,p溝道MOS晶體管14和16導(dǎo)通，而n溝道MOS晶體管17和19截止。在此情況下輸出信號C2為“高”，以使p溝道MOS晶體管15和13截止，而n溝道MOS晶體管18和20導(dǎo)通。也就是說，通路環(huán)節(jié)10和12導(dǎo)通，而通路環(huán)節(jié)9和11截止。在輸出端6和7的相反極性下，即在輸出信號C1為“高”，輸出信號C2為“低”時，通路環(huán)節(jié)9、11導(dǎo)通，而通路環(huán)節(jié)10、12截止。
在每一種情況下，輸入信號IN根據(jù)反向器1或者通路環(huán)節(jié)2的導(dǎo)通通過補償裝置8進行傳導(dǎo)，該補償裝置通過其載體補償反向器1或者通路環(huán)節(jié)2的輸出信號C1和C2之間的時間延遲，以使在輸出節(jié)點CLKP或者CLKN上得到信號，其延遲被良好的協(xié)調(diào)。
權(quán)利要求
1．用于產(chǎn)生互補信號的電路裝置，其中，在第一支路中的輸入端(5)的輸入信號(IN)通過通路環(huán)節(jié)(2)傳輸?shù)降谝惠敵龆?7)，并且在一個與第一支路并聯(lián)的第二支路中通過反向器(1)傳輸?shù)降诙敵龆?6)，其特征在于，第一和第二輸出端(7、6)通過補償裝置(8)與第一或者第二輸出節(jié)點(CLKN、CLKP)相連接，并且補償裝置(8)補償了第一和第二支路中的信號(C2、C1)的不同的時間延遲。
2．按照權(quán)利要求1的電路裝置，其特征在于，該補償裝置(8)含有另外的通路環(huán)節(jié)(9-12)。
3．按照權(quán)利要求2的電路裝置，其特征在于，每一個通路環(huán)節(jié)(2；9-12)含有一個n溝道MOS晶體管(4；17-20)和一個與其并聯(lián)的p溝道MOS晶體管(3；13-16)。
4．按照權(quán)利要求3的電路裝置，其特征在于，第一支路的輸出端(7)與第一另外的通路環(huán)節(jié)(9)的第一p溝道MOS晶體管(13)的柵極相連接，第二另外的通路環(huán)節(jié)(10)的第一n溝道MOS晶體管(18)的柵極、第三另外的通路環(huán)節(jié)(11)的第二p溝道MOS晶體管(15)的柵極、第四另外的通路環(huán)節(jié)(12)的第二n溝道MOS晶體管(20)的柵極和第二支路的輸出端(6)與第一另外的通路環(huán)節(jié)(9)的第三n溝道MOS晶體管的柵極相連接，第二另外的通路環(huán)節(jié)(10)的第三p溝道MOS晶體管(14)的柵極、第三另外的通路環(huán)節(jié)(11)的第四n溝道MOS晶體管(19)的柵極和第四另外的通路環(huán)節(jié)(12)的第四p溝道MOS晶體管(16)的柵極相連接，并且第一和第二另外的通路環(huán)節(jié)(9、10)的輸出端與第一輸出節(jié)點(CLKN)，并且第三和第四另外的通路環(huán)節(jié)(11、12)的輸出端與第二輸出節(jié)點(CLKP)相連接。
5．按照權(quán)利要求4的電路裝置，其特征在于，在第一和第四另外的通路環(huán)節(jié)(9、12)的輸入端上存在第一供電電壓(VDD)，而在第二和第三另外的通路環(huán)節(jié)(10、11)的輸入端上含有一個第二供電電壓(VSS)。
全文摘要
本發(fā)明涉及用于產(chǎn)生互補信號的電路裝置,其中,在第一支路中的輸入端的輸入信號通過通路環(huán)節(jié)傳輸?shù)降谝惠敵龆瞬⑶以谝粋€與第一支路并聯(lián)的第二支路中通過反向器傳輸?shù)降诙敵龆?第一和第二輸出端通過補償裝置與第一或者第二輸出節(jié)點相連接,并且補償裝置補償了第一和第二支路中的信號的不同的時間延遲。
文檔編號H03K5/15GK1235413SQ9910648
公開日1999年11月17日 申請日期1999年5月13日 優(yōu)先權(quán)日1998年5月13日
發(fā)明者P·海尼, T·格雷茨, B·約翰遜, D·黑爾勒 申請人:西門子公司