用于平板顯示的互補(bǔ)型goa電路的制作方法
【專利摘要】本發(fā)明提供一種用于平板顯示的互補(bǔ)型GOA電路，包括級(jí)聯(lián)的多個(gè)GOA單元，按照第n級(jí)GOA單元控制對(duì)顯示區(qū)域第n級(jí)水平掃描線G(n)充電，該第n級(jí)GOA單元包括上拉電路模塊、下拉電路模塊、下拉維持電路模塊、上拉控制電路模塊、第n級(jí)柵極信號(hào)點(diǎn)Q(n)的下拉電路模塊、及自舉電容；該上拉電路模塊、下拉電路模塊、下拉維持電路模塊、第n級(jí)柵極信號(hào)點(diǎn)Q(n)的下拉電路模塊、及自舉電容分別與第n級(jí)柵極信號(hào)點(diǎn)Q(n)及該第n級(jí)水平掃描線G(n)電性連接，該上拉控制電路模塊與該第n級(jí)柵極信號(hào)點(diǎn)Q(n)電性連接。本發(fā)明提供的用于平板顯示的互補(bǔ)型GOA電路，可以減小GOA電路的下拉維持電路模塊的尺寸，獲得尺寸精簡(jiǎn)的GOA電路，使GOA電路適用于窄邊框或無邊框的平板顯示產(chǎn)品。
【專利說明】用于平板顯示的互補(bǔ)型GOA電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種用于平板顯示的互補(bǔ)型GOA電路。

【背景技術(shù)】
[0002]GOA(Gate Driver on Array,陣列基板行驅(qū)動(dòng))技術(shù)是將作為柵極開關(guān)電路的TFT (Thin Film Transistor,薄膜場(chǎng)效應(yīng)晶體管)集成于陣列基板上,從而省掉原先設(shè)置在陣列基板外的柵極驅(qū)動(dòng)集成電路部分，從材料成本和工藝步驟兩個(gè)方面來降低產(chǎn)品的成本。GOA 技術(shù)是目前 TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜場(chǎng)效應(yīng)晶體管液晶顯示器)【技術(shù)領(lǐng)域】常用的一種柵極驅(qū)動(dòng)電路技術(shù)，其制作工藝簡(jiǎn)單，具有良好的應(yīng)用前景。GOA電路的功能主要包括:利用上一行柵線輸出的高電平信號(hào)對(duì)移位寄存器單元中的電容充電，以使本行柵線輸出高電平信號(hào)，再利用下一行柵線輸出的高電平信號(hào)實(shí)現(xiàn)復(fù)位。
[0003]GOA技術(shù)可以使用顯示面板的現(xiàn)有制程將控制水平掃描線的驅(qū)動(dòng)電路制作在面板顯示區(qū)周圍的基板上，使之替代IC(integrated circuit,集成電路)來完成水平掃描線的驅(qū)動(dòng)。GOA技術(shù)能簡(jiǎn)化顯示面板的制作工序，降低成本，并可使顯示面板更適合制作窄邊框或無邊框的顯示產(chǎn)品，近年來在平板顯示領(lǐng)域得到廣泛應(yīng)用。
[0004]請(qǐng)參閱圖1，為現(xiàn)有用于平板顯示的GOA電路的單級(jí)架構(gòu)示意圖。包括:級(jí)聯(lián)的多個(gè)GOA單元，按照第η級(jí)GOA單元控制對(duì)顯示區(qū)域第η級(jí)水平掃描線G (η)充電，該第η級(jí)GOA單元包括上拉電路模塊100、下拉電路模塊200、下拉維持電路模塊300、上拉控制電路模塊400、第η級(jí)柵極信號(hào)點(diǎn)Q(n)的下拉電路模塊500、及自舉電容Cb ;該上拉電路模塊100、下拉維持電路模塊300及自舉電容Cb分別與第η級(jí)柵極信號(hào)點(diǎn)Q(n)和該第η級(jí)水平掃描線G(n)連接，該下拉電路模塊200、上拉控制電路模塊400、及第η級(jí)柵極信號(hào)點(diǎn)Q(n)的下拉電路模塊500分別與該第η級(jí)柵極信號(hào)點(diǎn)Q(n)連接；
[0005]所述上拉電路模塊100包括:直接控制給顯示區(qū)域第η級(jí)水平掃描線G (η)進(jìn)行充電的薄膜晶體管Τ21，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q (η)，薄膜晶體管Τ21的漏極和源極分別輸入該第η級(jí)時(shí)鐘信號(hào)CK (η)和連接該第η級(jí)水平掃描線G (η)，所述薄膜晶體管Τ21柵極的第η級(jí)柵極信號(hào)點(diǎn)Q (η)的電位可直接影響該第η級(jí)時(shí)鐘信號(hào)CK (η)對(duì)第η級(jí)水平掃描線G (η)充電；
[0006]所述下拉電路模塊200包括對(duì)第η級(jí)柵極信號(hào)點(diǎn)Q(n)進(jìn)行放電的薄膜晶體管T41，薄膜晶體管T41的柵極電性連接于該第n+2級(jí)水平掃描線G (n+2)，薄膜晶體管T41的漏極和源極分別連接第η級(jí)柵極信號(hào)點(diǎn)Q(n)和輸入直流低電壓VSS，薄膜晶體管T41可以在第n+2級(jí)水平掃描線G(n+2)處于高電位時(shí)打開進(jìn)行放電；
[0007]所述下拉維持電路模塊300包括的一組薄膜晶體管可以在GOA電路非充電時(shí)期保持第η級(jí)柵極信號(hào)點(diǎn)Q(n)與第η級(jí)水平掃描線G(n)的低電位。所述下拉維持電路模塊300包括:薄膜晶體管T32，其柵極電性連接于第一電路點(diǎn)P，漏極和源極分別連接第η級(jí)水平掃描線G(n)和輸入直流低電壓VSS ;薄膜晶體管T33，其柵極電性連接于第二電路點(diǎn)K，漏極和源極分別電性連接于第η級(jí)水平掃描線G(n)和輸入直流低電壓VSS ;薄膜晶體管T42，其柵極電性連接于第一電路點(diǎn)P，漏極和源極分別電性連接于第η級(jí)水平掃描線G(n)和第η級(jí)柵極信號(hào)點(diǎn)Q(n);薄膜晶體管T43，其柵極電性連接于第二電路點(diǎn)K，漏極和源極分別電性連接于第η級(jí)水平掃描線G(n)和第η級(jí)柵極信號(hào)點(diǎn)Q(n);薄膜晶體管T52，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q (η)，漏極和源極分別電性連接于第一電路點(diǎn)P和輸入直流低電壓VSS ;薄膜晶體管Τ62，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q(n)，漏極和源極分別電性連接于第二電路點(diǎn)K和輸入直流低電壓VSS ;薄膜晶體管T53，其柵極輸入第一低頻時(shí)鐘信號(hào)LC1，漏極和源極分別輸入第一低頻時(shí)鐘信號(hào)LCl和連接第一電路點(diǎn)P ;薄膜晶體管T54，其柵極輸入第二低頻時(shí)鐘信號(hào)LC2，漏極和源極分別輸入第一低頻時(shí)鐘信號(hào)LCl和連接第一電路點(diǎn)P ;薄膜晶體管T63，其柵極輸入第二低頻時(shí)鐘信號(hào)LC2，漏極和源極分別輸入第二低頻時(shí)鐘信號(hào)LC2和連接第二電路點(diǎn)K ;薄膜晶體管T64，其柵極輸入第一低頻時(shí)鐘信號(hào)LCl，漏極和源極分別輸入第二低頻時(shí)鐘信號(hào)LC2和連接第二電路點(diǎn)K ；
[0008]所述上拉控制電路模塊400包括薄膜晶體管Tl I，其柵極輸入來自第n-2級(jí)GOA單元的開動(dòng)信號(hào)ST (n-2)，漏極和源極分別連接第n-2級(jí)水平掃描線G(n_2)和第η級(jí)柵極信號(hào)點(diǎn)Q (η)；
[0009]所述第η級(jí)柵極信號(hào)點(diǎn)Q(n)的下拉電路模塊500包括薄膜晶體管T22，其柵極電性連接于該第η級(jí)柵極信號(hào)點(diǎn)Q(η)，漏極和源極分別輸入第η級(jí)時(shí)鐘信號(hào)CK(η)和輸出開動(dòng)信號(hào)ST(η)。
[0010]工作時(shí)，所述下拉維持電路模塊300中的第一電路點(diǎn)P與第二電路點(diǎn)K交替受第一低頻時(shí)鐘信號(hào)LCl與第二低頻時(shí)鐘信號(hào)LC2的充電而處于高電位，從而交替控制薄膜晶體管Τ32&Τ42或Τ33&Τ43的打開，以維持第η級(jí)水平掃描線G(n)或第η級(jí)柵極信號(hào)點(diǎn)Q(η)在非充電時(shí)期的低電位，并避免薄膜晶體管長(zhǎng)時(shí)間受柵極電壓應(yīng)力的影響；薄膜晶體管Τ52與薄膜晶體管Τ62可在第η級(jí)柵極信號(hào)點(diǎn)Q(n)處于高電位時(shí)打開，而將第一電路點(diǎn)P、第二電路點(diǎn)K的電位拉低以關(guān)閉薄膜晶體管T32、薄膜晶體管T42、薄膜晶體管T33、及薄膜晶體管T43，使之不影響第η級(jí)水平掃描線G(n)和第η級(jí)柵極信號(hào)點(diǎn)Q(n)充電；所述薄膜晶體管Tll與薄膜晶體管T22可以控制將前級(jí)GOA電路的開動(dòng)信號(hào)ST傳遞給本級(jí)GOA電路，使GOA電路可以逐級(jí)充放電；所述第η級(jí)柵極信號(hào)點(diǎn)Q(n)與第η級(jí)水平掃描線G(n)之間所連接的有自舉功能的自舉電容Cb，可在第η級(jí)水平掃描線G(n)電位提升時(shí)通過自舉電容Cb的耦合效應(yīng)使第η級(jí)柵極信號(hào)點(diǎn)Q (η)電位提升，從而獲得更高的第η級(jí)柵極信號(hào)點(diǎn)Q(n)電位及更小的GOA充電信號(hào)的阻容延遲(RC delay)。
[0011]如圖1所示的用于平板顯示的GOA電路單級(jí)架構(gòu)中GOA單元采用14個(gè)薄膜晶體管(Thin Film Transistor, TFT)兀件。
[0012]對(duì)于目前大部分的GOA電路，例如圖1所示的GOA電路，上拉控制電路模塊400中薄膜晶體管Tll柵極的峰值電位約等于第n-2級(jí)水平掃描線G(n-2)的電位Ve(n_2)，因此，第η級(jí)柵極信號(hào)點(diǎn)Q (η)可被薄膜晶體管Tll充至的電位約等于Ve(n_2)_Vth，第η級(jí)柵極信號(hào)點(diǎn)Q(η)在自舉前可被充至的電位易受到薄膜晶體管Tll閾值電壓Vth漂移的影響。
[0013]請(qǐng)參閱圖2，為現(xiàn)有用于平板顯示的GOA電路的多級(jí)架構(gòu)示意圖。圖2給出了現(xiàn)有用于平板顯示的GOA電路的一種多級(jí)連接方法，第一低頻時(shí)鐘信號(hào)LC1、第一低頻時(shí)鐘信號(hào)LC2、直流低電壓VSS、及4個(gè)高頻時(shí)鐘信號(hào)CKl?CK4的金屬線放置于面板左右兩側(cè)各級(jí)GOA電路的外圍。數(shù)個(gè)提供數(shù)據(jù)信號(hào)的數(shù)據(jù)線，數(shù)個(gè)提供掃描信號(hào)的掃描線，數(shù)個(gè)像素P陣列排布，每一像素P電性連接于一條數(shù)據(jù)線及一條掃描線；數(shù)個(gè)移位寄存器依序排列S (n-3) > S (n-2)、S(n_l)、S(n),每一移位寄存器分別輸出一柵極信號(hào)，以掃描顯不裝置中對(duì)應(yīng)的掃描線(gate line)，各移位寄存器分別電性連接第一低頻時(shí)鐘信號(hào)LC1、第二低頻時(shí)鐘信號(hào)LC2、直流低電壓VSS、四個(gè)高頻時(shí)鐘信號(hào)CKl?CK4中的一個(gè)高頻時(shí)鐘信號(hào)。具體地，第η級(jí)GOA電路分別接受第一低頻時(shí)鐘信號(hào)LC1、第二低頻時(shí)鐘信號(hào)LC2、直流低電壓VSS、高頻時(shí)鐘信號(hào)CKl?CK4中的I個(gè)高頻時(shí)鐘信號(hào)、第n-2級(jí)GOA電路產(chǎn)生的G(n_2)信號(hào)和開動(dòng)信號(hào)ST (n-2)、第n+2級(jí)GOA電路產(chǎn)生的G (n+2)信號(hào)，并產(chǎn)生G (η)、ST (η)和Q (η)信號(hào)。
[0014]由此可見，現(xiàn)有用于平板顯示的GOA電路中使用的薄膜晶體管元件數(shù)量較多，并且在顯示面板的左、右兩側(cè)都需要兩條金屬線來傳輸?shù)谝坏皖l時(shí)鐘信號(hào)LCl與第二低頻時(shí)鐘信號(hào)LC2，既不利于制作成本的降低，也不利于GOA電路尺寸的縮減。


【發(fā)明內(nèi)容】

[0015]本發(fā)明的目的在于提供一種用于平板顯示的互補(bǔ)型GOA電路，可以減小GOA電路的下拉維持電路模塊的尺寸，可以獲得尺寸精簡(jiǎn)的GOA電路，使GOA電路適合用于窄邊框或無邊框的平板顯示產(chǎn)品。
[0016]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種用于平板顯示的互補(bǔ)型GOA電路，包括:級(jí)聯(lián)的多個(gè)GOA單元，按照第η級(jí)GOA單元控制對(duì)顯示區(qū)域第η級(jí)水平掃描線G (η)充電，該第η級(jí)GOA單元包括上拉電路模塊、下拉電路模塊、下拉維持電路模塊、上拉控制電路模塊、第η級(jí)柵極信號(hào)點(diǎn)Q(n)的下拉電路模塊、及自舉電容Cbl ;所述上拉電路模塊、下拉電路模塊、下拉維持電路模塊、第η級(jí)柵極信號(hào)點(diǎn)Q(n)的下拉電路模塊、及自舉電容Cbl分別與第η級(jí)柵極信號(hào)點(diǎn)Q(n)及該第η級(jí)水平掃描線G(η)電性連接，所述上拉控制電路模塊與該第η級(jí)柵極信號(hào)點(diǎn)Q (η)電性連接。
[0017]所述上拉電路模塊包括:直接控制給顯示區(qū)域第η級(jí)水平掃描線G(η)進(jìn)行充電的薄膜晶體管Tl，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q(η)，薄膜晶體管Tl的漏極和源極分別輸入該第η級(jí)時(shí)鐘信號(hào)CK (η)和連接該第η級(jí)水平掃描線G (η)，所述薄膜晶體管Tl柵極的第η級(jí)柵極信號(hào)點(diǎn)Q(n)的電位可直接影響該第η級(jí)時(shí)鐘信號(hào)CK(η)對(duì)第η級(jí)水平掃描線G(n)充電。
[0018]所述下拉電路模塊包括:在充電結(jié)束時(shí)對(duì)第η級(jí)水平掃描線G(n)進(jìn)行放電的薄膜晶體管T3與對(duì)第η級(jí)柵極信號(hào)點(diǎn)Q(n)進(jìn)行放電的薄膜晶體管T4 ;薄膜晶體管T3的柵極電性連接于第n+2級(jí)水平掃描線G (n+2)，漏極和源極分別電性連接第η級(jí)水平掃描線G (η)與輸入直流低電壓VSS ;薄膜晶體管Τ4的柵極電性連接于該第n+2級(jí)水平掃描線G(n+2)，薄膜晶體管T4的漏極和源極分別連接第η級(jí)柵極信號(hào)點(diǎn)Q (η)和輸入直流低電壓VSS，薄膜晶體管Τ3與薄膜晶體管Τ4可以在第n+2級(jí)水平掃描線G(n+2)處于高電位時(shí)打開進(jìn)行放電。
[0019]所述下拉維持電路模塊包括:薄膜晶體管T5，其柵極電性連接于第一電路點(diǎn)P1，漏極和源極分別連接第η級(jí)水平掃描線G (η)和輸入直流低電壓VSS ;薄膜晶體管Τ6，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q (η)，漏極和源極分別電性連接于第二電路點(diǎn)Kl和輸入直流低電壓VSS ;薄膜晶體管T7，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q (η)，漏極和源極分別電性連接于第一電路點(diǎn)Pl和輸入直流低電壓VSS ;薄膜晶體管Τ8，其柵極電性連接于第二電路點(diǎn)Kl，其漏極輸入第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2，其源極電性連接第一電路點(diǎn)P ;薄膜晶體管T9，其柵極輸入第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2，其漏極輸入第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2，其源極電性連接第二電路點(diǎn)Kl0
[0020]所述第一電路點(diǎn)Pl可以周期性受第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2的充電而處于高電位，從而控制薄膜晶體管Τ5的打開，以維持第η級(jí)水平掃描線G(η)在非充電時(shí)期的低電位；所述薄膜晶體管Τ6與薄膜晶體管Τ7可在第η級(jí)柵極信號(hào)點(diǎn)Q(n)處于高電位時(shí)打開，而將第一電路點(diǎn)Pl電位拉低以關(guān)閉薄膜晶體管T5，使之不影響第η級(jí)水平掃描線G(η)充電。
[0021]所述上拉控制電路模塊包括薄膜晶體管Τ10，其柵極輸入第n-3級(jí)柵極信號(hào)點(diǎn)Q(n-3)，漏極和源極分別電性連接第n-2級(jí)水平掃描線G(n_2)和第η級(jí)柵極信號(hào)點(diǎn)Q(η)，所述第n-3級(jí)柵極信號(hào)點(diǎn)Q (n-3)控制負(fù)責(zé)GOA電路的上、下級(jí)之間信號(hào)傳遞的薄膜晶體管TlO的打開。
[0022]所述第η級(jí)柵極信號(hào)點(diǎn)Q(η)的下拉電路模塊包括薄膜晶體管Τ0，其柵極輸入第η級(jí)時(shí)鐘信號(hào)CK(η)，漏極和源極分別電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q(η)與第η級(jí)水平掃描線 G (η)。
[0023]所述GOA單元采用10個(gè)薄膜晶體管元件。
[0024]在顯示面板的左、右兩側(cè)都需要一條金屬線來傳輸?shù)谝坏皖l時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2。
[0025]采用Eldo SPICE軟件模擬，在第一低頻時(shí)鐘信號(hào)LCl處于開啟狀態(tài)時(shí)及第二低頻時(shí)鐘信號(hào)LC2處于開啟狀態(tài)時(shí)均能正常輸出第η級(jí)水平掃描線G (η)的波形，且兩種情況下的第η級(jí)水平掃描線G(η)的波形基本重合。
[0026]本發(fā)明的有益效果:本發(fā)明提供一種用于平板顯示的互補(bǔ)型GOA電路，通過顯示面板左右兩邊GOA電路的下拉維持電路模塊(G (n) pul I down)進(jìn)行互補(bǔ)的方法，來減小GOA電路的下拉維持電路模塊的尺寸，從而縮減GOA電路的尺寸，縮減GOA電路的尺寸可以使GOA電路更適合用于窄邊框或無邊框的顯示產(chǎn)品，并且可以減少GOA電路區(qū)在顯示面板制作過程中受塵埃影響的機(jī)會(huì)，有利于面板良率的提升。并且，本發(fā)明中GOA電路的上、下級(jí)之間的信號(hào)傳遞方法相較于目前主流的方法做了改進(jìn)，用一個(gè)峰值電壓更高的第n-3級(jí)柵極信號(hào)點(diǎn)Q(n_3)來控制負(fù)責(zé)GOA電路的上、下級(jí)之間信號(hào)傳遞的薄膜晶體管的打開，使GOA電路上、下級(jí)之間的信號(hào)傳遞受薄膜晶體管閾值電壓漂移的影響較目前方法更小，因此，可使GOA電路的輸出受薄膜晶體管元件閾值電壓漂移的影響變小，應(yīng)用本發(fā)明的GOA電路可以制作窄邊框或無邊框的平板顯示產(chǎn)品。
[0027]為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，然而附圖僅提供參考與說明用，并非用來對(duì)本發(fā)明加以限制。

【專利附圖】

【附圖說明】
[0028]下面結(jié)合附圖，通過對(duì)本發(fā)明的【具體實(shí)施方式】詳細(xì)描述，將使本發(fā)明的技術(shù)方案及其它有益效果顯而易見。
[0029]附圖中，
[0030]圖1為現(xiàn)有用于平板顯示的GOA電路的單級(jí)架構(gòu)示意圖；
[0031]圖2為現(xiàn)有用于平板顯示的GOA電路的多級(jí)架構(gòu)示意圖；
[0032]圖3為本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的單級(jí)架構(gòu)示意圖；
[0033]圖4為本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的時(shí)序圖；
[0034]圖5為本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的多級(jí)架構(gòu)示意圖；
[0035]圖6為本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的輸出波形的模擬圖。

【具體實(shí)施方式】
[0036]為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實(shí)施例及其附圖進(jìn)行詳細(xì)描述。柵極驅(qū)動(dòng)模塊包括:
[0037]請(qǐng)參閱圖3，為本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的單級(jí)架構(gòu)示意圖。包括:級(jí)聯(lián)的多個(gè)GOA單元，按照第η級(jí)GOA單元控制對(duì)顯示區(qū)域第η級(jí)水平掃描線G (η)充電，該第η級(jí)GOA單元包括上拉電路模塊1、下拉電路模塊2、下拉維持電路模塊3、上拉控制電路模塊4、第η級(jí)柵極信號(hào)點(diǎn)Q(n)的下拉電路模塊5、及自舉電容Cbl ;所述上拉電路模塊
1、下拉電路模塊2、下拉維持電路模塊3、第η級(jí)柵極信號(hào)點(diǎn)Q(η)的下拉電路模塊5、及自舉電容Cbl分別與第η級(jí)柵極信號(hào)點(diǎn)Q(n)及該第η級(jí)水平掃描線G(η)電性連接，所述上拉控制電路模塊4與該第η級(jí)柵極信號(hào)點(diǎn)Q(n)電性連接；
[0038]所述上拉電路模塊I包括:直接控制給顯示區(qū)域第η級(jí)水平掃描線G(η)進(jìn)行充電的薄膜晶體管Tl，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q(η)，薄膜晶體管Tl的漏極和源極分別輸入該第η級(jí)時(shí)鐘信號(hào)CK (η)和連接該第η級(jí)水平掃描線G (η)，所述薄膜晶體管Tl柵極的第η級(jí)柵極信號(hào)點(diǎn)Q(η)的電位可直接影響該第η級(jí)時(shí)鐘信號(hào)CK(η)對(duì)第η級(jí)水平掃描線G(n)充電；
[0039]所述下拉電路模塊2包括:在充電結(jié)束時(shí)對(duì)第η級(jí)水平掃描線G(n)進(jìn)行放電的薄膜晶體管T3與對(duì)第η級(jí)柵極信號(hào)點(diǎn)Q (η)進(jìn)行放電的薄膜晶體管Τ4 ;薄膜晶體管Τ3的柵極電性連接于第n+2級(jí)水平掃描線G (n+2)，漏極和源極分別電性連接第η級(jí)水平掃描線G (η)與輸入直流低電壓VSS ;薄膜晶體管Τ4的柵極電性連接于該第n+2級(jí)水平掃描線G(n+2)，薄膜晶體管T4的漏極和源極分別連接第η級(jí)柵極信號(hào)點(diǎn)Q (η)和輸入直流低電壓VSS，薄膜晶體管Τ3與薄膜晶體管Τ4可以在第n+2級(jí)水平掃描線G(n+2)處于高電位時(shí)打開進(jìn)行放電；
[0040]所述下拉維持電路模塊3包括的一組薄膜晶體管可以在GOA電路非充電時(shí)期保持第η級(jí)水平掃描線G(n)的低電位。所述下拉維持電路模塊3包括:薄膜晶體管T5，其柵極電性連接于第一電路點(diǎn)Pl，漏極和源極分別連接第η級(jí)水平掃描線G (η)和輸入直流低電壓VSS ;薄膜晶體管Τ6，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q (η)，漏極和源極分別電性連接于第二電路點(diǎn)Kl和輸入直流低電壓VSS ;薄膜晶體管Τ7，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q(n)，漏極和源極分別電性連接于第一電路點(diǎn)Pl和輸入直流低電壓VSS ;薄膜晶體管T8，其柵極電性連接于第二電路點(diǎn)K1，其漏極輸入第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2，其源極電性連接第一電路點(diǎn)P ;薄膜晶體管T9，其柵極輸入第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2，其漏極輸入第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2，其源極電性連接第二電路點(diǎn)Kl ;所述第一電路點(diǎn)Pl可以周期性受第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2的充電而處于高電位，從而控制薄膜晶體管T5的打開，以維持第η級(jí)水平掃描線G(n)在非充電時(shí)期的低電位，并避免薄膜晶體管長(zhǎng)時(shí)間受柵極電壓應(yīng)力的影響；所述薄膜晶體管T6與薄膜晶體管T7可在第η級(jí)柵極信號(hào)點(diǎn)Q(n)處于高電位時(shí)打開，而將第一電路點(diǎn)Pl電位拉低以關(guān)閉薄膜晶體管T5，使之不影響第η級(jí)水平掃描線G (η)充電。
[0041]所述上拉控制電路模塊4包括薄膜晶體管Τ10，其柵極輸入第n-3級(jí)柵極信號(hào)點(diǎn)Q(n-3)，漏極和源極分別電性連接第n-2級(jí)水平掃描線G(n_2)和第η級(jí)柵極信號(hào)點(diǎn)Q(η)；所述第n-3級(jí)柵極信號(hào)點(diǎn)Q(n-3)控制負(fù)責(zé)GOA電路的上、下級(jí)之間信號(hào)傳遞的薄膜晶體管TlO的打開，所述薄膜晶體管TlO可以控制將第n-3級(jí)GOA電路的柵極信號(hào)點(diǎn)Q(n_3)信號(hào)傳遞給本級(jí)GOA電路，使GOA信號(hào)可以逐級(jí)傳遞；
[0042]所述第η級(jí)柵極信號(hào)點(diǎn)Q (η)的下拉電路模塊5包括薄膜晶體管Τ0，其柵極輸入第η級(jí)時(shí)鐘信號(hào)CK(η)，漏極和源極分別電性連接于第η級(jí)柵極信號(hào)點(diǎn)Q(η)與第η級(jí)水平掃描線G(n);所述第η級(jí)柵極信號(hào)點(diǎn)Q(η)的下拉電路模塊5可以在非充電時(shí)期維持第η級(jí)柵極信號(hào)點(diǎn)Q (η)的低電位。
[0043]所述第η級(jí)柵極信號(hào)點(diǎn)Q(n)與第η級(jí)水平掃描線G(n)之間連接有自舉功能的自舉電容Cbl，可在第η級(jí)水平掃描線G(n)電位提升時(shí)通過自舉電容Cbl的耦合效應(yīng)使第η級(jí)柵極信號(hào)點(diǎn)Q(n)電位提升，從而獲得更高的第η級(jí)柵極信號(hào)點(diǎn)Q(n)電位及更小的GOA充電信號(hào)的阻容延遲。
[0044]圖4所示的本發(fā)明的GOA電路單級(jí)架構(gòu)中GOA單元僅用了 10個(gè)薄膜晶體管元件，而如圖1所示的目前用于平板顯示的GOA電路單級(jí)架構(gòu)中GOA單元采用14個(gè)薄膜晶體管元件。由此可見，本發(fā)明可以通過顯示面板兩側(cè)GOA電路的下拉維持電路模塊互補(bǔ)的方法來減少GOA電路的薄膜晶體管元件個(gè)數(shù)。
[0045]如圖3所示，本發(fā)明中負(fù)責(zé)上、下級(jí)間信號(hào)傳遞的薄膜晶體管TlO的柵極輸入第n-3級(jí)柵極信號(hào)點(diǎn)Q (n-3)，漏極和源極分別電性連接第n_2級(jí)水平掃描線G (n-2)和第η級(jí)柵極信號(hào)點(diǎn)Q (η);根據(jù)半導(dǎo)體器件物理常識(shí)，如果要使第η級(jí)柵極信號(hào)點(diǎn)Q (η)接受到來自薄膜晶體管TlO的充電，薄膜晶體管TlO的柵極與源極間的電壓差Vgs須不小于其閾值電壓 Vth,即 Vgs-Vth ^ O。
[0046]請(qǐng)參閱圖4并結(jié)合圖3，圖4為本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的時(shí)序圖。圖4中tl?t4為第η級(jí)水平掃描線G(n)充電前的準(zhǔn)備時(shí)間，t4?t5為G(n)的充電時(shí)間，t5后第η級(jí)水平掃描線G (η)被放電。本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的工作過程為:tl時(shí)，第n-3級(jí)時(shí)鐘信號(hào)CK(n-3)的電位開始抬升，第n_3級(jí)柵極信號(hào)點(diǎn)Q(n_3)自舉到高電位(約等于2倍第n-3級(jí)水平掃描線G(n-3)的高電位)，但薄膜晶體管TlO的漏極電性連接的第n-2級(jí)水平掃描線G (n-2)為低電位，第η級(jí)柵極信號(hào)點(diǎn)Q (η)未充電。t2時(shí)，第n-2級(jí)時(shí)鐘信號(hào)CK(n-2)的電位開始抬升，第n_2級(jí)水平掃描線G(n_2)被充至高電位，第n-3級(jí)柵極信號(hào)點(diǎn)Q(n-3)仍維持高的自舉電位(明顯高于第n_2級(jí)水平掃描線G(n_2)的高電位)，薄膜晶體管TlO打開給第η級(jí)柵極信號(hào)點(diǎn)Q(n)充電。第η級(jí)柵極信號(hào)點(diǎn)Q(n)電位抬升后，可打開薄膜晶體管T6與薄膜晶體管T7，從而拉低第一電路點(diǎn)Pl電位以關(guān)閉薄膜晶體管T5，使之不影響第η級(jí)水平掃描線G(n)充電。t3時(shí)，第n_3級(jí)時(shí)鐘信號(hào)CK(n_3)的電位開始下降，第n-3級(jí)柵極信號(hào)點(diǎn)Q (n-3)的電位也下降，第η級(jí)水平掃描線G (η)維持高電位，第η級(jí)柵極信號(hào)點(diǎn)Q(η)電位基本保持不變。t4時(shí)，第η級(jí)時(shí)鐘信號(hào)CK(η)的電位開始抬升，薄膜晶體管Tl打開，第η級(jí)柵極信號(hào)點(diǎn)Q(η)自舉到更高電位并控制薄膜晶體管Tl給第η級(jí)水平掃描線G(n)充電,第η級(jí)水平掃描線G(n)電位抬升。t5時(shí),第η級(jí)時(shí)鐘信號(hào)CK (η)開始下降，第n+2級(jí)水平掃描線G (n+2)電位抬升，薄膜晶體管T3與薄膜晶體管T4打開，以確保第η級(jí)水平掃描線G(n)與第η級(jí)柵極信號(hào)點(diǎn)Q(n)被拉至低電位。薄膜晶體管T6與薄膜晶體管T7在第η級(jí)柵極信號(hào)點(diǎn)Q(n)電位拉低后關(guān)閉，薄膜晶體管T4與薄膜晶體管TO可正常周期性打開，以維持第η級(jí)水平掃描線G(η)與第η級(jí)柵極信號(hào)點(diǎn)Q(η)在非充電時(shí)期的低電位。
[0047]如圖4所示，本發(fā)明上拉控制電路模塊4中薄膜晶體管TlO的柵極輸入的第n-3級(jí)柵極信號(hào)點(diǎn)Q(n_3)在自舉后的電位約是第n-2級(jí)水平掃描線G(n_2)高電位Ve(n_2)的2倍，即2Ve(n_2)，因此，第η級(jí)柵極信號(hào)點(diǎn)Q (η)可被薄膜晶體管TlO充至約等于Ve(n_2)，第η級(jí)柵極信號(hào)點(diǎn)Q(n)在自舉前可被充至的電位不易受到薄膜晶體管TlO閾值電壓Vth漂移的影響。
[0048]請(qǐng)參閱圖5并結(jié)合圖3，圖5為本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的多級(jí)架構(gòu)示意圖。圖5給出了本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的一種多級(jí)連接方法，顯示區(qū)域的每條掃描線(gate line)的兩端連接有GOA電路(其單級(jí)電路的架構(gòu)可參見圖3)，GOA電路可以從左、右兩邊對(duì)掃描線進(jìn)行充電和放電，以獲得均勻的充電效果。第一低頻時(shí)鐘信號(hào)LCl與第二低頻時(shí)鐘信號(hào)LC2中的一個(gè)低頻時(shí)鐘信號(hào)、直流低電壓VSS、及四個(gè)高頻時(shí)鐘信號(hào)CKl?CK4的金屬線放置于面板兩側(cè)各級(jí)GOA電路的外圍。數(shù)個(gè)提供數(shù)據(jù)信號(hào)的數(shù)據(jù)線，數(shù)個(gè)提供掃描信號(hào)的掃描線，數(shù)個(gè)像素P陣列排布，每一像素P電性連接于一條數(shù)據(jù)線及一條掃描線；數(shù)個(gè)移位寄存器依序排列S (n-3)、S (n-2)、S(n-l)、S (η)，每一移位寄存器分別輸出一柵極信號(hào)，以掃描顯示裝置中對(duì)應(yīng)的掃描線，各移位寄存器分別電性連接第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2中的一個(gè)低頻時(shí)鐘信號(hào)、直流低電壓VSS、四個(gè)高頻時(shí)鐘信號(hào)CKl?CK4中的一個(gè)高頻時(shí)鐘信號(hào)。具體地，第η級(jí)GOA電路分別接受第一低頻時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2中的一個(gè)低頻時(shí)鐘信號(hào)、直流低電壓VSS、四個(gè)高頻時(shí)鐘信號(hào)CKl?CK4中的一個(gè)高頻時(shí)鐘信號(hào)、第n-2級(jí)GOA電路產(chǎn)生的第n_2級(jí)柵極信號(hào)以掃描顯示裝置中對(duì)應(yīng)的掃描線G (n-2)、第n-3級(jí)GOA電路產(chǎn)生的第n_3級(jí)柵極信號(hào)點(diǎn)Q(n-3)、第n+2級(jí)GOA電路產(chǎn)生的第n+2級(jí)柵極信號(hào)以掃描顯示裝置中對(duì)應(yīng)的掃描線G (n+2)，并產(chǎn)生第η級(jí)柵極信號(hào)以掃描顯示裝置中對(duì)應(yīng)的掃描線G (η)和第η_3級(jí)柵極信號(hào)點(diǎn)Q(n)。圖5所示的多級(jí)連接方法可以保證GOA信號(hào)能逐級(jí)傳遞，并且各級(jí)GOA電路可以逐級(jí)從左、右兩邊對(duì)顯示區(qū)的水平掃描線進(jìn)行充電和放電。
[0049]與【背景技術(shù)】中圖2所示的GOA電路相比，圖2所示的GOA電路在顯示面板的左、右兩側(cè)都需要兩條金屬線來傳輸?shù)谝坏皖l時(shí)鐘信號(hào)LCl與第二低頻時(shí)鐘信號(hào)LC2，而如圖5所示的本發(fā)明的GOA電路在顯示面板的左、右兩側(cè)都僅需要一條金屬線來傳輸?shù)谝坏皖l時(shí)鐘信號(hào)LCl或第二低頻時(shí)鐘信號(hào)LC2。
[0050]請(qǐng)參閱圖6并結(jié)合圖3、圖5，圖6為本發(fā)明用于平板顯示的互補(bǔ)型GOA電路的輸出波形的模擬圖，采用的模擬軟件為Eldo SPICE軟件。依照本發(fā)明用Eldo SPICE軟件建立多級(jí)GOA電路，并代入某顯示面板生產(chǎn)線所制備的非晶硅薄膜晶體管元件的特性參數(shù)，對(duì)GOA電路在第一低頻時(shí)鐘信號(hào)LCl處于開啟(on)狀態(tài)及第二低頻時(shí)鐘信號(hào)LC2處于打開啟狀態(tài)時(shí)的第η級(jí)水平掃描線G(n)的輸出進(jìn)行模擬。由圖6的模擬結(jié)果可見，本發(fā)明用于平板顯示的互補(bǔ)型GOA電路在第一低頻時(shí)鐘信號(hào)LCl處于開啟狀態(tài)時(shí)及第二低頻時(shí)鐘信號(hào)LC2處于開啟狀態(tài)時(shí)均能正常輸出第η級(jí)水平掃描線G(n)的波形，且兩種情況下的第η級(jí)水平掃描線G(n)的波形基本重合。Eldo SPICE軟件模擬結(jié)果顯示本發(fā)明GOA電路可以正常給顯示面板的掃描線充電。
[0051]綜上所述，本發(fā)明提供一種用于平板顯示的互補(bǔ)型GOA電路，通過顯示面板左右兩邊GOA電路的下拉維持電路模塊(G(n)pull down)進(jìn)行互補(bǔ)的方法，來減小GOA電路的下拉維持電路模塊的尺寸，從而縮減GOA電路的尺寸，縮減GOA電路的尺寸可以使GOA電路更適合用于窄邊框或無邊框的顯示產(chǎn)品，并且可以減少GOA電路區(qū)在顯示面板制作過程中受塵埃影響的機(jī)會(huì)，有利于面板良率的提升。并且，本發(fā)明中GOA電路的上、下級(jí)之間的信號(hào)傳遞方法相較于目前主流的方法做了改進(jìn)，用一個(gè)峰值電壓更高的第n-3級(jí)柵極信號(hào)點(diǎn)Q(n-3)來控制負(fù)責(zé)GOA電路的上、下級(jí)之間信號(hào)傳遞的薄膜晶體管的打開，使GOA電路上、下級(jí)之間的信號(hào)傳遞受薄膜晶體管閾值電壓漂移的影響較目前方法更小，因此，可使GOA電路的輸出受薄膜晶體管元件閾值電壓漂移的影響變小，應(yīng)用本發(fā)明的GOA電路可以制作窄邊框或無邊框的平板顯示產(chǎn)品。
[0052]以上所述，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種用于平板顯示的互補(bǔ)型GOA電路，其特征在于，包括:級(jí)聯(lián)的多個(gè)GOA單元，按照第η級(jí)GOA單元控制對(duì)顯示區(qū)域第η級(jí)水平掃描線(G (η))充電，該第η級(jí)GOA單元包括上拉電路模塊、下拉電路模塊、下拉維持電路模塊、上拉控制電路模塊、第η級(jí)柵極信號(hào)點(diǎn)(Q(n))的下拉電路模塊、及自舉電容(Cbl);所述上拉電路模塊、下拉電路模塊、下拉維持電路模塊、第η級(jí)柵極信號(hào)點(diǎn)(Q(n))的下拉電路模塊、及自舉電容(Cbl)分別與第η級(jí)柵極信號(hào)點(diǎn)(Q(n))及該第η級(jí)水平掃描線(G(n))電性連接，所述上拉控制電路模塊與該第η級(jí)柵極信號(hào)點(diǎn)(Q(n))電性連接。
2.如權(quán)利要求1所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，所述上拉電路模塊包括:直接控制給顯示區(qū)域第η級(jí)水平掃描線(G(n))進(jìn)行充電的薄膜晶體管(Tl)，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)(Q(n))，薄膜晶體管(Tl)的漏極和源極分別輸入該第η級(jí)時(shí)鐘信號(hào)(CK(η))和連接該第η級(jí)水平掃描線(G(n))，所述薄膜晶體管(Tl)柵極的第η級(jí)柵極信號(hào)點(diǎn)(Q(n))的電位可直接影響該第η級(jí)時(shí)鐘信號(hào)(CK(η))對(duì)第η級(jí)水平掃描線(G(n))充電。
3.如權(quán)利要求1所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，所述下拉電路模塊包括:在充電結(jié)束時(shí)對(duì)第η級(jí)水平掃描線(G(n))進(jìn)行放電的薄膜晶體管(T3)與對(duì)第η級(jí)柵極信號(hào)點(diǎn)(Q(n))進(jìn)行放電的薄膜晶體管(T4);薄膜晶體管(T3)的柵極電性連接于第n+2級(jí)水平掃描線(G(n+2))，漏極和源極分別電性連接第η級(jí)水平掃描線(G(n))與輸入直流低電壓(VSS);薄膜晶體管(T4)的柵極電性連接于該第n+2級(jí)水平掃描線(G(n+2))，薄膜晶體管(T4)的漏極和源極分別連接第η級(jí)柵極信號(hào)點(diǎn)(Q(n))和輸入直流低電壓(VSS)，薄膜晶體管(T3)與薄膜晶體管(T4)可以在第n+2級(jí)水平掃描線(G(n+2))處于高電位時(shí)打開進(jìn)行放電。
4.如權(quán)利要求1所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，所述下拉維持電路模塊包括:薄膜晶體管(T5)，其柵極電性連接于第一電路點(diǎn)(P1)，漏極和源極分別連接第η級(jí)水平掃描線(G(n))和輸入直流低電壓(VSS);薄膜晶體管(T6)，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)(Q(η))，漏極和源極分別電性連接于第二電路點(diǎn)(Kl)和輸入直流低電壓(VSS);薄膜晶體管(Τ7)，其柵極電性連接于第η級(jí)柵極信號(hào)點(diǎn)(Q(η))，漏極和源極分別電性連接于第一電路點(diǎn)(PD和輸入直流低電壓(VSS);薄膜晶體管(Τ8)，其柵極電性連接于第二電路點(diǎn)(Kl)，其漏極輸入第一低頻時(shí)鐘信號(hào)(LCl)或第二低頻時(shí)鐘信號(hào)(LC2)，其源極電性連接第一電路點(diǎn)(P);薄膜晶體管(T9)，其柵極輸入第一低頻時(shí)鐘信號(hào)(LCl)或第二低頻時(shí)鐘信號(hào)(LC2)，其漏極輸入第一低頻時(shí)鐘信號(hào)(LCl)或第二低頻時(shí)鐘信號(hào)(LC2)，其源極電性連接第二電路點(diǎn)(Kl)。
5.如權(quán)利要求4所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，所述第一電路點(diǎn)(PD可以周期性受第一低頻時(shí)鐘信號(hào)(LCl)或第二低頻時(shí)鐘信號(hào)(LC2)的充電而處于高電位，從而控制薄膜晶體管(Τ5)的打開，以維持第η級(jí)水平掃描線(G(n))在非充電時(shí)期的低電位；所述薄膜晶體管(T6)與薄膜晶體管(T7)可在第η級(jí)柵極信號(hào)點(diǎn)(Q(n))處于高電位時(shí)打開，而將第一電路點(diǎn)(Pl)電位拉低以關(guān)閉薄膜晶體管(T5)，使之不影響第η級(jí)水平掃描線(G(n))充電。
6.如權(quán)利要求1所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，所述上拉控制電路模塊包括薄膜晶體管(TlO)，其柵極輸入第n-3級(jí)柵極信號(hào)點(diǎn)(Q(n-3))，漏極和源極分別電性連接第n-2級(jí)水平掃描線(G(n-2))和第η級(jí)柵極信號(hào)點(diǎn)(Q (η))，所述第η_3級(jí)柵極信號(hào)點(diǎn)(Q(n_3))控制負(fù)責(zé)GOA電路的上、下級(jí)之間信號(hào)傳遞的薄膜晶體管(TlO)的打開。
7.如權(quán)利要求1所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，所述第η級(jí)柵極信號(hào)點(diǎn)(Q(n))的下拉電路模塊包括薄膜晶體管(TO)，其柵極輸入第η級(jí)時(shí)鐘信號(hào)(CK(η))，漏極和源極分別電性連接于第η級(jí)柵極信號(hào)點(diǎn)(Q(n))與第η級(jí)水平掃描線(G(n))。
8.如權(quán)利要求1所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，所述GOA單元采用10個(gè)薄膜晶體管元件。
9.如權(quán)利要求1所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，在顯示面板的左、右兩側(cè)都需要一條金屬線來傳輸?shù)谝坏皖l時(shí)鐘信號(hào)(LCl)或第二低頻時(shí)鐘信號(hào)(LC2)。
10.如權(quán)利要求1所述的用于平板顯示的互補(bǔ)型GOA電路，其特征在于，采用EldoSPICE軟件模擬，在第一低頻時(shí)鐘信號(hào)(LCl)處于開啟狀態(tài)時(shí)及第二低頻時(shí)鐘信號(hào)(LC2)處于開啟狀態(tài)時(shí)均能正常輸出第η級(jí)水平掃描線(G(n))的波形，且兩種情況下的第η級(jí)水平掃描線(G(n))的波形基本重合。
【文檔編號(hào)】G09G3/36GK104167191SQ201410318442
【公開日】2014年11月26日 申請(qǐng)日期:2014年7月4日 優(yōu)先權(quán)日:2014年7月4日
【發(fā)明者】虞曉江 申請(qǐng)人:深圳市華星光電技術(shù)有限公司