專利名稱：輸出緩沖器控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路的輸出緩沖器控制電路。具體來說，本發(fā)明涉及一種輸出緩沖器中所使用的柵極電壓控制技術(shù)，該輸出緩沖器能夠通過改變輸出用晶體管的柵極電壓值來改變輸出電流值。
在半導(dǎo)體集成電路中，集成電路的輸出電流是其重要特性之一。半導(dǎo)體集成電路的輸出電流是輸出緩沖器能夠通過的最大允許電流。例如，集成電路的一個標(biāo)準(zhǔn)就是低電平輸出電流IOL。在此低電平輸出電流IOL中，有必要對一個輸出緩沖器為驅(qū)動發(fā)光二極管(LED)陣列而需要輸出的最大電流進(jìn)行規(guī)定以便和其它輸出緩沖器進(jìn)行比較。例如，在電源電壓為VDD=1.8至5.5V且低電平輸出電壓為VOL=0.4V的條件下，低電平輸出電流為IOL=20mA。
當(dāng)采用MOS晶體管進(jìn)行輸出時，該MOS晶體管的輸出電流為I=1/2×μ×Cox×W/L×(VGS-Vth)2,(其中，μ為載流子的遷移率，COX為柵極絕緣層的靜電電容，W為溝道寬度，L為溝道長度，VGS為柵-源電壓，Vth為門限電壓)。在上述輸出電流公式中，遷移率μ可根據(jù)載流子的密度進(jìn)行粗略估計(jì)。遷移率μ有隨載流子密度的減低而增大的趨向，但是，由于它具有飽和的傾向，所以它的增大不能超過一預(yù)定值。與此同時，還有一種方法可以使柵極絕緣層變薄以增大柵極電容COX并使溝道長度L變短，從而使輸出電流增大。但是，這種方法可能會因以下原因而造成可靠性的降低，即，它不僅增加了制造難度，還可能破壞絕緣層或熱載流子的產(chǎn)生，而且還會使門限電壓Vth發(fā)生變化。另外，晶體管的柵-源電壓VGS或門限電壓Vth會受到電路條件的制約，因而其自由度很小。
在現(xiàn)有條件下，人們曾經(jīng)廣泛采用這樣一種方法，即，通過增加MOS晶體管的溝道寬度W來增大輸出電流。具體地說，低電源電壓的集成電路，其柵-源電壓VGS很小，因而通過增大輸出晶體管的溝道寬度W就可以使低電平輸出電流ILO得到保證。但是，這種方法帶來的弊端在于，它使芯片的尺寸增大，進(jìn)而使其成本上升。一般來說，輸出緩沖器都被安排在芯片焊點(diǎn)電極的旁邊(焊點(diǎn)將電極與外層部分相連)，因此，近幾年來，制造過程被細(xì)分為根據(jù)焊點(diǎn)電極的四周情況來確定芯片尺寸。即，當(dāng)輸出MOS晶體管的溝道寬度W增加時，它將直接導(dǎo)致芯片尺寸的增加。
在日本未決專利申請NO.HEI 3-247013中揭示了一種實(shí)現(xiàn)大電流輸出的技術(shù)。該技術(shù)通過另一種使輸出電流增加的方法使得輸出晶體管的柵-源電壓VGS超過了電源電壓VDD，因此，該技術(shù)與傳統(tǒng)輸出緩沖器相比增大了柵-源電壓VGS。

圖1的電路圖是對上述專利中說明的原始輸出緩沖器的一種改進(jìn)。參考圖1，該輸出緩沖器利用升壓電路20將電源電壓VDD放大至高于電源電壓的電壓VCC，而且電壓VCC被提供作為具有CMOS結(jié)構(gòu)的反相器26和反相器27的電源電壓。因此，用于驅(qū)動n-MOS晶體管QNO的反相器26和27通過在柵極上提供大于電源電壓VDD的柵極輸入來驅(qū)動晶體管QNO，所以，即使采用與傳統(tǒng)輸出晶體管相同的溝道寬度，也能增大流過輸出晶體管的輸出電流。
根據(jù)日本未決專利申請NO.HEI 3-247013所述的輸出緩沖器能夠在不增加MOS晶體管溝道寬度W的情況下使輸出電流變?yōu)榇箅娏鳎簿褪钦f，它不會增加芯片的尺寸。但是，這種輸出緩沖器不僅會在輸出電流過大時加劇不必要的電流損耗，而且還會帶來一些副作用，即，它會因流入或流出的大輸出電流所伴隨的電源電壓或地電位的波動而激起電磁干擾。也就是說，參考圖1，在上述輸出緩沖器中，輸出用n-MOS晶體管QNO的柵極輸入(反相器27的輸出信號電壓)的幅值等于升壓電路20的升壓輸出電壓VCC的幅值。但是，由于升壓電路20的升壓輸出電壓VCC是根據(jù)電源電壓VDD而確定的，因而晶體管QNO的柵極輸入也最終取決于電源電壓VDD。
此處，假設(shè)該輸出緩沖器即使在電源電壓VDD為最小值的情況下也可以保證輸出電流。在這種情況下，當(dāng)電源電壓VDD向最大值方向波動時，或者當(dāng)帶有此輸出緩沖器的半導(dǎo)體集成電路被用于具有高電源電壓的應(yīng)用器件時，電磁干擾會因輸出電流太大而增加。另外，它還會產(chǎn)生不必要的電流損耗。雖然此輸出緩沖器在電源電壓VDD最大時可以保證足夠的輸出電流，但是當(dāng)電源電壓VDD變?yōu)樽钚≈禃r，它就不能保證提供足夠的輸出電流。
另外，上述專利公開中的輸出緩沖器不能用于通用集成電路。這是因?yàn)椋捎谳敵鲇镁w管QNO的柵極電壓在集成電路的設(shè)計(jì)階段就被固定為升壓電路20的輸出電壓值VCC，所以它不能適用于各類應(yīng)用器件所需的多種輸出電流。
由上所述，本發(fā)明的一個目的就是提供一種能夠解決上述問題的輸出緩沖器控制電路，這種輸出緩沖器控制電路能夠根據(jù)用于各用戶的程序或屏蔽選項(xiàng)(Mask option)而使輸出用MOS晶體管的柵極電壓可變，從而在無電磁干擾(因過大的輸出電流和不必要的電流損耗而造成)的情況下為集成電路應(yīng)用器件提供最佳輸出電流。
本發(fā)明的另一個目的是提供一種輸出緩沖器控制電路，在此電路中，輸出用MOS晶體管的柵極電壓是可變化的，因而它就能夠變化出各種輸出電流以滿足各類應(yīng)用器件的需要，使得該輸出緩沖器控制電路很容易用于通用集成電路。
根據(jù)本發(fā)明的第一方案，為了達(dá)到上述目的，提供了一種輸出緩沖器控制電路，該電路包括多個電壓源端，其上分別輸入電壓值相互不同的直流電壓；絕緣柵場效應(yīng)晶體管，用于為輸出端提供電流；電壓選擇裝置，用于從多個電壓源端上輸入的直流電壓中選出一個電壓；以及裝置，響應(yīng)待輸出至外層部分的源輸出信號，而將電壓選擇裝置選擇的輸出電壓以與上述源輸出信號周期相同的形式輸入至絕緣柵場效應(yīng)晶體管的柵極。
根據(jù)本發(fā)明的第二方案，在第一方案中，本發(fā)明提供的輸出緩沖器控制電路，它的特征在于其電壓選擇裝置的輸出電壓是在制造過程中就已被固定選出的。
根據(jù)本發(fā)明的第三方案，在第一方案中，本發(fā)明提供的輸出緩沖器控制電路，它的特征在于其電壓選擇裝置的輸出電壓能夠根據(jù)外層部分的程序化控制信號而有選擇性地改變?yōu)槎鄠€直流電壓中的任何一個電壓。
根據(jù)本發(fā)明的第四方案，本發(fā)明提供了一種輸出緩沖器控制電路，該電路包括多個電壓源端，其上分別輸入電壓值相互不同的直流電壓；輸出用絕緣柵場效應(yīng)晶體管，用于為輸出端提供電流；電平轉(zhuǎn)換裝置，該裝置上輸入有上述多個電壓源端上的多個直流電壓之一以及一個從外層部分輸入的待通過絕緣柵場效應(yīng)晶體管輸出的源輸出信號，該裝置可響應(yīng)源輸出信號而以與源輸出信號周期相同的形式為絕緣柵場效應(yīng)晶體管的柵極提供輸入的電壓，同時它還可在沒有源輸出信號時終止輸入電壓；以及一條處于多個電壓源端的任意一端與電平轉(zhuǎn)換裝置的電壓輸入點(diǎn)之間的電線。
根據(jù)本發(fā)明的第五方案所述，本發(fā)明提供了一種輸出緩沖器控制電路，該電路包括多個電壓源端，其上分別輸入有電壓值相互不同的直流電壓；電壓選擇裝置，該裝置可響應(yīng)外層部分輸入的程序化控制信號而從輸入到多個電壓源端的多個直流電壓中選出一個電壓；輸出用絕緣柵場效應(yīng)晶體管，用于為輸出端提供電流；介于電壓選擇裝置與絕緣柵場效應(yīng)晶體管之間的電平轉(zhuǎn)換裝置，該裝置可響應(yīng)待通過輸出用絕緣柵場效應(yīng)晶體管輸出的源輸出信號而以與源輸出信號周期相同的形式為絕緣柵場效應(yīng)晶體管的柵極提供電壓選擇裝置所選擇輸出的電壓，同時它還可在沒有源輸出信號時終止輸入電壓。
根據(jù)本發(fā)明的第六方案，本發(fā)明提供了一個由第五方案所述的輸出緩沖器控制電路構(gòu)成的第一輸出緩沖器控制電路以及一含有第五方案所述的電平轉(zhuǎn)換裝置和輸出用絕緣柵場效應(yīng)晶體管的第二輸出緩沖器控制電路，其第一輸出緩沖器控制電路的電平轉(zhuǎn)換裝置的電壓輸入點(diǎn)與第二輸出緩沖器控制電路的電平轉(zhuǎn)換裝置的電壓輸入點(diǎn)連接在一起，因而使得第一輸出緩沖器控制電路和第二輸出緩沖器控制電路可以共同使用第一輸出緩沖器控制電路的電壓選擇裝置。
根據(jù)本發(fā)明的第七方案，本發(fā)明提供了多個如第五方案所述的輸出緩沖器控制電路，其中的各個輸出緩沖器控制電路的相應(yīng)電壓源端分別連接在一起。
根據(jù)本發(fā)明的第八方案，本發(fā)明提供了一種輸出緩沖器控制電路，該電路包括N個電壓源端(N為大于2的自然數(shù))，其上分別輸入有電壓值相互不同的直流電壓；輸出用n溝道MOS場效應(yīng)晶體管，其連接于輸出端與地電位之間以提供一條電流通路；具有N組轉(zhuǎn)換電路的電壓選擇裝置，其轉(zhuǎn)換電路包括p溝道MOS場效應(yīng)晶體管和可利用p溝道MOS場效應(yīng)晶體管的柵電極來執(zhí)行開關(guān)操作的模擬開關(guān)以及受外層部分的二進(jìn)制控制信號控制的高電壓源，該電壓選擇裝置將一個具有最大電位的電壓源端上的電壓加載到各轉(zhuǎn)換電路的高電壓源上，它還能夠?qū)⑤斎胫辽鲜鯪個電壓源端上的N個直流電壓分配給各轉(zhuǎn)換電路的p溝道MOS場效應(yīng)晶體管的源極上，該裝置還能夠?qū)⑼鈱硬糠职l(fā)出的N個二進(jìn)制控制信號以二進(jìn)制控制信號的形式分配給各轉(zhuǎn)換電路，并且能使各轉(zhuǎn)換電路的p溝道MOS場效應(yīng)晶體管的漏極連接在一起；以及介于電壓源與輸出用n溝道MOS場效應(yīng)晶體管的柵極之間的電平轉(zhuǎn)換裝置，該裝置含有多個開關(guān)，它們可以根據(jù)待通過輸出用n溝道MOS場效應(yīng)晶體管輸出至外層部分的一個源輸出信號來執(zhí)行開關(guān)操作，而且電壓源與電壓選擇裝置的N個p溝道MOS場效應(yīng)晶體管的公共漏極相連。
根據(jù)本發(fā)明的第九方案，本發(fā)明提供了一種輸出緩沖器控制電路，該電路包括N個電壓源端(N為大于2的自然數(shù))，其上分別輸入有電壓值相互不同的直流電壓；輸出用n溝道MOS場效應(yīng)晶體管，其連接于輸出端與地電位之間以提供一條電流通路；具有N組轉(zhuǎn)換電路的電壓選擇裝置，其轉(zhuǎn)換電路可利用來自外層部分的二進(jìn)制控制信號以及它的一個反轉(zhuǎn)信號來改變介于高電平電壓源與地電位之間的兩條并行電流通路，從而響應(yīng)該二進(jìn)制控制信號而產(chǎn)生一個二進(jìn)制控制信號，而且還能利用產(chǎn)生的二進(jìn)制控制信號來控制p溝道MOS場效應(yīng)晶體管的開關(guān)狀態(tài)，該電壓選擇裝置可將一個具有最大電位的電壓源端上的電壓加載到各轉(zhuǎn)換電路的高電壓源上，它還能夠?qū)⑤斎胫辽鲜鯪個電壓源端上的N個直流電壓分配給各轉(zhuǎn)換電路的p溝道MOS場效應(yīng)晶體管的源極上，該裝置還能夠?qū)⑼鈱硬糠职l(fā)出的N個二進(jìn)制控制信號以二進(jìn)制控制信號的形式分配給各轉(zhuǎn)換電路，并且能使各轉(zhuǎn)換電路的p溝道MOS場效應(yīng)晶體管的漏極連接在一起；以及電平轉(zhuǎn)換裝置，在此裝置中，上述電壓源與上述電壓選擇裝置的N個p溝道MOS場效應(yīng)晶體管的公共漏極相連接，該裝置用于產(chǎn)生周期與源輸出信號相同、幅值與電壓源的高電平電壓相同的二進(jìn)制控制信號。該裝置還可在輸入待通過輸出用n溝道MOS場效應(yīng)晶體管輸出的源輸出信號時，利用源輸出信號及其產(chǎn)生的反轉(zhuǎn)信號來改變介于電壓源與地電位之間的并行電流通路，以為輸出用n溝道MOS場效應(yīng)晶體管提供一個柵極輸入。
根據(jù)本發(fā)明的第十方案，在第一至第九方案中的任何一方案中，本發(fā)明所提供的輸出緩沖器控制電路的特征在于，在其上輸入有電壓值相互不同的直流電壓的多個電壓源端包括輸入電源電壓的電壓源端，輸入高于電源電壓的直流電壓的電壓源端以及輸入低于電源電壓的直流電壓的電壓源端。
通過以下的詳細(xì)文字說明并參考附圖，本發(fā)明的上述及其它目的以及新穎特征都將變得更為清楚。但是，應(yīng)該特別注意的是，附圖的目的是起說明性作用，其意圖并不是作為對本發(fā)明的限制。
圖1的電路圖顯示了現(xiàn)有技術(shù)中的輸出緩沖器控制電路的實(shí)例；圖2的框圖顯示了本發(fā)明所述輸出緩沖器控制電路的結(jié)構(gòu)；圖3的電路圖顯示了根據(jù)本發(fā)明第一實(shí)施例的柵極電壓選擇電路；圖4的電路圖顯示了根據(jù)本發(fā)明第一實(shí)施例的電平轉(zhuǎn)換電路；圖5的電路圖顯示了根據(jù)本發(fā)明第一實(shí)施例的輸出緩沖器；圖6的電路圖顯示了根據(jù)本發(fā)明第二實(shí)施例的柵極電壓選擇電路；圖7的框圖顯示了根據(jù)本發(fā)明第三實(shí)施例的輸出緩沖器控制電路的結(jié)構(gòu)；圖8的框圖顯示了根據(jù)本發(fā)明第四實(shí)施例的輸出緩沖器控制電路的結(jié)構(gòu)；以下將參考附圖對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說明。圖2的框圖顯示了本發(fā)明所述輸出緩沖器控制電路的結(jié)構(gòu)。參考圖2，這個根據(jù)本發(fā)明的輸出緩沖器控制電路1包括柵極電壓選擇電路2，電平轉(zhuǎn)換電路3以及輸出緩沖器4。圖3、圖4和圖5分別顯示了柵極電壓選擇電路2、電平轉(zhuǎn)換電路3以及輸出緩沖器4的一個實(shí)例。
參考圖2，柵極電壓選擇電路2可根據(jù)選擇信號S1、S2和S3的組合而從外層部分輸入的三個DC電壓(VDD+α)、VDD、(VDD-β)中選出一個電壓。電平轉(zhuǎn)換電路3可響應(yīng)待輸出至外層部分的信號Vout而將柵極電壓選擇電路2的DC輸出電壓V1改變?yōu)殚_或關(guān)的狀態(tài)，從而將其作為構(gòu)成輸出緩沖器4的n-MOS晶體管的柵極輸入電壓V2。也就是說，在該電路中進(jìn)行了將輸出用n-MOS晶體管QNO(圖5)的柵極輸入的幅值從源輸出信號Vout的幅值VDD轉(zhuǎn)換為柵極電壓選擇電路2的輸出電壓V1的電平轉(zhuǎn)換操作。輸出緩沖器4含有n-MOS晶體管QNO，其源極接地、漏極開路，因此，它可以響應(yīng)電平轉(zhuǎn)換電路3輸出的柵極輸入V2而通過輸出端5向外層部分的負(fù)載提供輸出電流。
在圖3所示的第一實(shí)施例中的柵極電壓選擇電路2中，輸出用晶體管QNO的高電平柵極輸入V2可被外層部分程序化地改變。參考圖3，建立了三個選擇信號S1、S2和S3，使得其中僅有任意一個信號是高電平(H)，而其它兩個信號則保持低電平(L)。現(xiàn)在，假設(shè)選擇信號S1為“H”，而選擇信號S2和S3都為“L”。在這種情況下，圖3中的最上層顯示了一個其上加載有電壓(VDD+α)的電平轉(zhuǎn)換器7A，其中的n-MOS晶體管QN1變?yōu)閷?dǎo)通狀態(tài)，而n-MOS晶體管QN2則變?yōu)榻刂範(fàn)顟B(tài)。因此，晶體管QN1的漏極電平變?yōu)椤癓”并且此“L”電平被加載至p-MOS晶體管Qp-MOS2的柵極上，從而使p-MOS晶體管Qp-MOS2變?yōu)閷?dǎo)通狀態(tài)，而n-MOS晶體管QN2的漏極電平則變?yōu)?VDD+α)。另外，由于上述n-MOS晶體管QN2的漏極電平(VDD+α)在n-MOS晶體管Qp-MOSl的柵極上形成了反饋，所以p-MOS晶體管Qp-MOS1將完全變?yōu)榻刂範(fàn)顟B(tài)，并且n-MOS晶體管QN1的漏極電平變?yōu)榈仉娢弧Ｗ罱K，p-MOS晶體管QP7的輸出將在柵極電壓為地電位時變?yōu)閷?dǎo)通狀態(tài)。
另一方面，在其上加有電壓VDD的中間層的電平轉(zhuǎn)換器7B中，由于控制信號S2為“L”，所以使得反相器6B的輸出變?yōu)椤癏”。因此，由于n-MOS晶體管QN3變?yōu)榻刂範(fàn)顟B(tài)，而n-MOS晶體管QN4變?yōu)閷?dǎo)通狀態(tài)，所以柵極上加有電壓(VDD+α)的p-MOS晶體管Qp-MOS8和Qp-MOS9將變?yōu)橥耆刂範(fàn)顟B(tài)。
另外，在最下層的電平轉(zhuǎn)換器7C中，由于其上加有電壓(VDD-β)，所以一對輸出用p-MOS晶體管Qp-MOS10和Qp-MOS11將完全變?yōu)榻刂範(fàn)顟B(tài)，這與中間層的電平轉(zhuǎn)換器7B的狀態(tài)相同。
作為結(jié)果，柵極電壓選擇電路2將向輸出點(diǎn)N1輸出電壓(VDD+α)。即，輸出電壓V1等于(VDD+α)。另外，在此柵極電壓選擇電路2中，從用于選擇輸出電壓V1的輸出級p-MOS晶體管來看，當(dāng)其輸出最高電壓(VDD+α)時，只有晶體管QP1在工作，而當(dāng)其輸出低于電壓(VDD+α)的電壓VDD或(VDD-β)時，則有一對p-MOS晶體管QP8,QP9或QP10和QP11進(jìn)行工作，這是因?yàn)樗鼈兛煞乐箯妮敵鳇c(diǎn)N1產(chǎn)生的反向電流。即，假設(shè)在中間層電路選擇電壓VDD的實(shí)例中，輸出點(diǎn)N1的電位為(VDD+α)。該電位高于中間層的電路中的p-MOS晶體管QP9的阱電位(=VDD)。因此，如果沒有p-MOS晶體管QP9，則輸出點(diǎn)N1的電位(VDD+α)將流向p-MOS晶體管的阱，從而使電流從輸出點(diǎn)N1流出。通過使用晶體管QP9就可防止這種情況。
接下來，在選擇信號S1,S2和S3分別為S1=“L”,S2=“H”,S3=“L”的情況下，反相器6A的輸出變?yōu)椤癏”。因而n-MOS晶體管QN2變?yōu)閷?dǎo)通狀態(tài)，而n-MOS晶體管QN1變?yōu)榻刂範(fàn)顟B(tài)，然后p-MOS晶體管QP1的柵極電壓電平變?yōu)榈仉娢?。因此，p-MOS晶體管QP1變?yōu)閷?dǎo)通狀態(tài)，然后柵極電壓為(VDD+α)的用作輸出的p-MOS晶體管QP7進(jìn)入完全截止?fàn)顟B(tài)。另外，因?yàn)檫x擇信號S2為“H”，所以一對p-MOS晶體管QP8,QP9都變?yōu)閷?dǎo)通狀態(tài)。還有，由于選擇信號S3為“L”，因而反相器7C的輸出為“H”，所以，一對p-MOS晶體管QP10,QP11在其柵極上加有電壓(VDD+α)時將進(jìn)入完全截止?fàn)顟B(tài)。因此，輸出點(diǎn)N1的電壓將變?yōu)閂1=VDD。
接下來，在選擇信號S1,S2和S3分別為S1=“L”,S2=“L”,S3=“H”的情況下，反相器6A的輸出變?yōu)椤癏”。因而n-MOS晶體管QN2變?yōu)閷?dǎo)通狀態(tài)，而n-MOS晶體管QN1變?yōu)榻刂範(fàn)顟B(tài)，然后p-MOS晶體管QP1的柵極電壓電平變?yōu)榈仉娢弧Ｒ虼?，p-MOS晶體管QP1變?yōu)閷?dǎo)通狀態(tài)，然后柵極電壓為(VDD+α)的輸出用p-MOS晶體管QP7進(jìn)入完全截止?fàn)顟B(tài)。另外，因?yàn)檫x擇信號S2為“L”，因而反相器7B的輸出為“H”。因此，一對p-MOS晶體管QP8,QP9在其柵極上加有電壓(VDD+α)時將共同進(jìn)入完全截止?fàn)顟B(tài)。另外，因?yàn)檫x擇信號S2為“H”，所以一對p-MOS晶體管QP10,QP11都變?yōu)閷?dǎo)通狀態(tài)。其結(jié)果是，輸出點(diǎn)N1的電壓將變?yōu)閂1=(VDD-β)。
如上所述，本實(shí)施例中的柵極電壓選擇電路能夠根據(jù)外層部分發(fā)出的選擇信號S1,S2和S3的組合來選擇輸出電壓。由于通過程序可以控制三個選擇信號中哪個信號為高電平，因此就可以根據(jù)條件來控制柵極電壓。例如，選擇信號S2為高電平，而且n-MOS晶體管QNO的柵極輸入電平為VDD，當(dāng)單獨(dú)提供的電源檢測裝置(未示出)檢測出電源電壓VDD下降時，輸出電流將不會受電源電壓降低的影響而保持不變，因?yàn)槿绻绦驅(qū)⑦x擇信號S1變?yōu)楦唠娖?，可使得晶體管QNO的柵極輸入電壓被提升為(VDD+α)。
圖4的電路圖顯示了電平轉(zhuǎn)換電路3的實(shí)例。參考圖4，當(dāng)源輸出信號Vout為“L”時，n-MOS晶體管QN7變?yōu)榻刂範(fàn)顟B(tài)，而n-MOS晶體管QN8變?yōu)閷?dǎo)通狀態(tài)。因此，晶體管QN8的漏極電平變?yōu)椤癓”，由于另一側(cè)的p-MOS晶體管QP12的柵極上為“L”電平，所以p-MOS晶體管QP12變?yōu)閷?dǎo)通狀態(tài)。結(jié)果，n-MOS晶體管QN7的漏極電平變?yōu)閂1。另外，由于上述n-MOS晶體管QN7的漏極電平V1被加載到p-MOS晶體管QP13的柵極并形成了反饋，所以p-MOS晶體管QP13變?yōu)橥耆刂範(fàn)顟B(tài)，從而使n-MOS晶體管QN8的漏極電平變?yōu)榈仉娢?。最終，輸出點(diǎn)N2的電位V2將變?yōu)殡娢籚1(即，前級的柵極電壓選擇電路2的輸出電平)。而當(dāng)源輸出信號Vout為“H”時，輸出點(diǎn)N2的電位V2將相反地變?yōu)榈仉娢弧?br> 根據(jù)上述操作，圖4所示的電平轉(zhuǎn)換電路3將在輸出點(diǎn)N2輸出頻率與源輸出信號Vout相同的信號V2。即，電平轉(zhuǎn)換電路3將源輸出信號Vout轉(zhuǎn)換成幅值為V1的信號V2。
接下來，參考圖6，其中顯示了一個根據(jù)本發(fā)明第二實(shí)施例的柵極電壓選擇電路。此柵極電壓選擇電路能夠通過屏蔽選項(xiàng)來改變電壓選擇。參考圖6，在第二實(shí)施例中，通過屏蔽選項(xiàng)在三個輸入點(diǎn)8A、8B和8C中的任一點(diǎn)與輸出點(diǎn)80之間建立一條電線連接(本例中的輸入點(diǎn)為8C)，而此電線連接在制造過程中間就已完成。因此，可在輸入點(diǎn)8A的外部選擇加載電壓(VDD+α)，在輸入點(diǎn)8B上加載電壓VDD，在輸入點(diǎn)8C上加載電壓(VDD-β)，這樣就可以將它們以輸出電壓V1的形式輸入到下一級的電平轉(zhuǎn)換電路中。
由于通過屏蔽選項(xiàng)就可以選擇是否哪個電壓將被選中以作為輸出電壓V1，所以就可以根據(jù)集成電路應(yīng)用器件所需的輸出電流來選擇晶體管QN10的柵極輸入幅值。第二實(shí)施例的自由度較小，與圖3所示的第一實(shí)施例中的柵極電壓選擇電路相比，第二實(shí)施例的優(yōu)點(diǎn)在于其電路尺寸較小。
接下來參考圖7，其中的框圖顯示了一個根據(jù)本發(fā)明第三實(shí)施例的輸出緩沖器控制電路。該實(shí)施例含有多個如第一實(shí)施例所述的輸出緩沖器控制電路，因此它可適用于多個輸出端。參考圖7，其中有兩個輸出緩沖器控制電路1A和1B。輸出緩沖器控制電路1A和1B都與第一實(shí)施例中的輸出緩沖器控制電路相同。盡管兩個控制電路1A和1B共同擁有三個電壓(VDD+α)、VDD、(VDD-β)，但選擇信號S1、S2和S3，源輸出信號Vout1和Vout2，以及輸出端5A和5B在各控制電路1A和1B中是獨(dú)立存在的。
在第三實(shí)施例中，當(dāng)有程序使得輸出緩沖器控制電路1A的選擇信號S1A為“H”且輸出緩沖器控制電路1B的選擇信號S3B為“H”，將能改變各輸出端中的輸出電流量，從而使輸出端5A的輸出電流較大而輸出端5B的輸出電流較小。
圖8的框圖顯示了根據(jù)本發(fā)明第四實(shí)施例的輸出緩沖器控制電路。參考圖8，該實(shí)施例也有兩個輸出緩沖器控制電路1A和1C。但是，其各控制電路結(jié)構(gòu)的不同之處在于，控制電路1A的結(jié)構(gòu)與第一實(shí)施例中的結(jié)構(gòu)相同，而控制電路1C則不包含柵極電壓選擇電路。兩個控制電路共用一個柵極電壓選擇電路，這就使得控制電路1A的柵極電壓選擇電路2的輸出也被輸入至控制電路1C的電平轉(zhuǎn)換電路。在本實(shí)施例的輸出緩沖器控制電路中，無法使各輸出端的輸出電流量不同，因?yàn)檩敵龆?A和5B具有相同的輸出電流量。但是，其優(yōu)點(diǎn)在于它減小了電路的尺寸。
另外，在上述所有實(shí)施例中，從外層部分加載的三類直流電壓分別為高于電源電壓的電壓(VDD+α)、電源電壓VDD或低于電源電壓的電壓(VDD-β)。但是，本發(fā)明并不受此限制。當(dāng)輸入直流電壓的數(shù)目超過2個時，可獲得與上述實(shí)施例相同的操作和結(jié)果。在這種情況下，為了使用可編程柵極電壓選擇電路，就應(yīng)該以可由程序使用的選擇信號的形式來使用與所需輸入直流電壓數(shù)目相同的二進(jìn)制控制信號。應(yīng)對程序進(jìn)行設(shè)置，使得這些選擇信號中應(yīng)只有一個信號的狀態(tài)與其它信號的狀態(tài)相反。另外，也沒有必要一定將電壓分為電源電壓和高于電源電壓的電壓或低于電源電壓的電壓。在本發(fā)明中也可以只使用高于電源電壓的電壓或低于電源電壓的電壓。
如上所述，本發(fā)明中的輸出緩沖器控制電路含有電壓選擇裝置和電平轉(zhuǎn)換裝置。電壓選擇裝置用于對外層部分加載的高于電源電壓的電壓、電源電壓以及低于電源電壓的電壓進(jìn)行選擇。電平轉(zhuǎn)換裝置可通過響應(yīng)待輸出至外層部分的信號而將選定電壓與輸出用MOS晶體管的柵極輸入聯(lián)系起來，從而將源輸出信號的幅值從電源電壓水平轉(zhuǎn)換為由電壓選擇裝置選定的電壓水平。
因此，根據(jù)本發(fā)明所述，由于輸出用MOS晶體管的柵極輸入的幅值根據(jù)用戶程序或屏蔽選項(xiàng)是可變的，所以本發(fā)明提供的輸出緩沖器控制電路就能夠?yàn)榧呻娐窇?yīng)用器件提供最佳的輸出電流，而且它不會產(chǎn)生電磁干擾也不會出現(xiàn)不必要的電流損耗。
因?yàn)楸景l(fā)明所述的輸出緩沖器控制電路的輸出用MOS晶體管的柵極電壓是可變的，而且此可變電壓能夠變換出應(yīng)用器件所需的各種輸出電流，所以在它被應(yīng)用于通用集成電路時，它將大大提高該集成電路的多用途性。
盡管對本發(fā)明的說明采用了特定的形式，但這些說明僅起到說明性的目的。應(yīng)該明白，任何對本發(fā)明所作的修改和變換都不會脫離以下權(quán)利要求的精神或范圍。
權(quán)利要求
1．一種輸出緩沖器控制電路，包括多個電壓源端，其上分別輸入有電壓值相互不同的直流電壓；絕緣柵場效應(yīng)晶體管，用于為輸出端提供電流；電壓選擇裝置，用于從所述多個電壓源端上輸入的直流電壓中選出一個電壓；裝置，響應(yīng)待輸出至外層部分的源輸出信號而將所述電壓選擇裝置的輸出電壓以與所述源輸出信號周期相同的形式輸入至所述絕緣柵場效應(yīng)晶體管的柵極。
2．如權(quán)利要求1所述的輸出緩沖器控制電路，其特征在于所述電壓選擇裝置的輸出電壓是在制造過程中就已被固定選出的。
3．如權(quán)利要求1所述的輸出緩沖器控制電路，其特征在于所述電壓選擇裝置的輸出電壓能夠根據(jù)外層部分的程序化控制信號而有選擇性地變化成為多個所述直流電壓中的任何一個電壓。
4．一種輸出緩沖器控制電路，包括多個電壓源端，其上分別輸入有電壓值相互不同的直流電壓；輸出用絕緣柵場效應(yīng)晶體管，用于為輸出端提供電流；電平轉(zhuǎn)換裝置，該裝置上輸入有所述多個電壓源端上的多個直流電壓之一以及一個從外層部分輸入的待通過所述輸出用絕緣柵場效應(yīng)晶體管輸出的源輸出信號，該裝置響應(yīng)所述源輸出信號而以與所述源輸出信號周期相同的形式為絕緣柵場效應(yīng)晶體管的柵極提供所述的一個輸入電壓，而在沒有源輸出信號時終止輸入電壓；以及電線，處于所述多個電壓源端的任意一端與所述電平轉(zhuǎn)換裝置的電壓輸入點(diǎn)之間。
5．一種輸出緩沖器控制電路，包括多個電壓源端，其上分別輸入有電壓值相互不同的直流電壓；電壓選擇裝置，其響應(yīng)外層部分輸入的程序化控制信號而從輸入到多個電壓源端的多個直流電壓中選出一個電壓；輸出用絕緣柵場效應(yīng)晶體管，用于為輸出端提供電流；介于所述電壓選擇裝置與所述輸出用絕緣柵場效應(yīng)晶體管之間的電平轉(zhuǎn)換裝置，該裝置響應(yīng)待通過所述輸出用絕緣柵場效應(yīng)晶體管輸出的源輸出信號而以與源輸出信號周期相同的方式為所述絕緣柵場效應(yīng)晶體管的柵極提供所述電壓選擇裝置所選擇輸出的電壓，同時它還可在沒有源輸出信號時終止輸入電壓。
6．如權(quán)利要求5所述的輸出緩沖器控制電路，其特征在于包括一個由權(quán)利要求5所述的輸出緩沖器控制電路構(gòu)成的第一輸出緩沖器控制電路以及一含有權(quán)利要求5所述的電平轉(zhuǎn)換裝置和輸出用絕緣柵場效應(yīng)晶體管的第二輸出緩沖器控制電路，且所述第一輸出緩沖器控制電路的電平轉(zhuǎn)換裝置的電壓輸入點(diǎn)與所述第二輸出緩沖器控制電路的電平轉(zhuǎn)換裝置的電壓輸入點(diǎn)連接在一起，因而使得所述第一輸出緩沖器控制電路和所述第二輸出緩沖器控制電路可以共同使用所述第一輸出緩沖器控制電路的電壓選擇裝置。
7．如權(quán)利要求5所述的輸出緩沖器控制電路，其特征在于包括多個輸出緩沖器控制電路，其中的各個輸出緩沖器控制電路的相應(yīng)電壓源端分別連接在一起。
8．一種輸出緩沖器控制電路，包括N個電壓源端(N為大于2的自然數(shù))，其上分別輸入有電壓值相互不同的直流電壓；輸出用n溝道MOS場效應(yīng)晶體管，其連接于輸出端與地電位之間以提供一條電流通路；具有N組轉(zhuǎn)換電路的電壓選擇裝置，其轉(zhuǎn)換電路包括p溝道MOS場效應(yīng)晶體管和可利用所述p溝道MOS場效應(yīng)晶體管的柵電極來執(zhí)行開關(guān)操作的模擬開關(guān)以及受外層部分的二進(jìn)制控制信號控制的高電壓源，該電壓選擇裝置將一個具有最大電位的電壓源端上的電壓加載到各轉(zhuǎn)換電路的所述高電壓源上，它還能夠?qū)⑤斎胫了鯪個電壓源端上的N個直流電壓分配給所述各轉(zhuǎn)換電路的所述p溝道MOS場效應(yīng)晶體管的源極上，該裝置還能夠?qū)⑼鈱硬糠职l(fā)出的N個二進(jìn)制控制信號以所述二進(jìn)制控制信號的形式分配給所述各轉(zhuǎn)換電路，并且能使所述各轉(zhuǎn)換電路的所述p溝道MOS場效應(yīng)晶體管的漏極連接在一起；以及介于電壓源與所述輸出用n溝道MOS場效應(yīng)晶體管的柵極之間的電平轉(zhuǎn)換裝置，該裝置含有多個開關(guān)，它們可以根據(jù)待通過所述輸出用n溝道MOS場效應(yīng)晶體管輸出至外層部分的一個源輸出信號來執(zhí)行開關(guān)操作，而且所述電壓源與所述電壓選擇裝置的N個p溝道MOS場效應(yīng)晶體管的公共漏極相連。
9．一種輸出緩沖器控制電路，包括N個電壓源端(N為大于2的自然數(shù))，其上分別輸入有電壓值相互不同的直流電壓；輸出用n溝道MOS場效應(yīng)晶體管，其連接于輸出端與地電位之間以提供一條電流通路；具有N組轉(zhuǎn)換電路的電壓選擇裝置，其轉(zhuǎn)換電路可利用來自外層部分的二進(jìn)制控制信號以及它的一個反轉(zhuǎn)信號來改變介于高電平電壓源與地電位之間的兩條并行電流通路，從而響應(yīng)所述二進(jìn)制控制信號而產(chǎn)生一個二進(jìn)制控制信號，而且還能利用產(chǎn)生的二進(jìn)制控制信號來控制p溝道MOS場效應(yīng)晶體管的開關(guān)狀態(tài)，該電壓選擇裝置可將一個具有最大電位的電壓源端上的電壓加載到所述各轉(zhuǎn)換電路的所述高電壓源上，它還能夠?qū)⑤斎胫了鯪個電壓源端上的N個直流電壓分配給所述各轉(zhuǎn)換電路的所述p溝道MOS場效應(yīng)晶體管的源極上，該裝置還能夠?qū)⑼鈱硬糠职l(fā)出的N個二進(jìn)制控制信號以所述二進(jìn)制控制信號的形式分配給所述各轉(zhuǎn)換電路，并且能使所述各轉(zhuǎn)換電路的所述p溝道MOS場效應(yīng)晶體管的漏極連接在一起；以及電平轉(zhuǎn)換裝置，在此裝置中，所述電壓源與所述電壓選擇裝置的N個p溝道MOS場效應(yīng)晶體管的公共漏極相連接，該裝置用于產(chǎn)生周期與所述源輸出信號相同、幅值與所述電壓源的高電平電壓相同的二進(jìn)制控制信號，該裝置還可在輸入要通過輸出用n溝道MOS場效應(yīng)晶體管輸出的源輸出信號時，利用源輸出信號及其產(chǎn)生的反轉(zhuǎn)信號來改變介于電壓源與地電位之間的并行電流通路，以為輸出用n溝道MOS場效應(yīng)晶體管提供一個柵極輸入。
10．如權(quán)利要求1到9中任何一個所述的輸出緩沖器控制電路，其特征在于，在其上輸入有電壓值相互不同的直流電壓的多個電壓源端包括輸入電源電壓的電壓源端，輸入高于電源電壓的直流電壓的電壓源端以及輸入低于電源電壓的直流電壓的電壓源端。
全文摘要
一種輸出緩沖器控制電路,包括:多個電壓源端,其上分別輸入有電壓值相互不同的直流電壓;絕緣柵場效應(yīng)晶體管,用于為輸出端提供電流;電壓選擇裝置,用于從所述多個電壓源端上的輸入直流電壓中選出一個電壓;裝置,響應(yīng)待輸出至外層部分的源輸出信號而將所述電壓選擇裝置的輸出電壓以與所述源輸出信號周期相同的形式輸入至所述絕緣柵場效應(yīng)晶體管的柵極。
文檔編號H03K17/687GK1233110SQ9910299
公開日1999年10月27日 申請日期1999年3月12日 優(yōu)先權(quán)日1998年3月13日
發(fā)明者北尾一郎 申請人:日本電氣株式會社