專利名稱：電壓控制振蕩器電路及電壓控制振蕩方法
技術領域：
本發(fā)明涉及能夠根據一個從外部加載的控制電壓來改變振蕩頻率的電壓控制振蕩器電路及一種電壓控制振蕩方法。更具體地說，本發(fā)明目的在于提供一種適合于通過采用一個鎖相環(huán)(PLL)電路來實現電壓控制振蕩器電路的技術。
通常意義上所說的電壓控制振蕩器電路是，例如，一種如

圖1所示的電路。在日本電子、信息及通訊工程師學會出版的由T.OKUYAMA和T.ENOMTO著述的“3GHz GaAs PLL時鐘脈沖發(fā)生器”中對這種常規(guī)電壓控制振蕩器電路作了更詳細地說明。
如圖1所示，常規(guī)的電壓控制振蕩器電路具有反相器1011到1013。這些反相器1011到1013將從一個輸入端TI輸入進來的信號反相，并將該極性反相的信號從一個輸出端To輸出。通常，這樣的一種電路被稱作“環(huán)形振蕩器”。此種環(huán)形振蕩器是通過將奇數號的反相器(圖1中的三個反相器)連成環(huán)形而形成的。
即，第一反相器1011由一個增強型場效應晶體管(E-FET)QE1，一個第一耗盡型場效應晶體管(D-FET)QD1，及一個第二耗盡型場效應晶體管QD2組成。(E-FET)QE1的源電極S接地，而其柵電極G被連到輸入端TI。第一(D-FET)QD1的柵電極G被連到(E-FET)QE1的漏電極D，而第一(D-FET)QD1的源電極S被連到(E-FET)QE1的此漏電極D，而其漏電極D還與一個電源Vd相連。第二(D-FET)QD2的源電極S被連到該(E-FET)QE1的漏電極D，而此第二(D-FET)QD2的漏電極D與電源Vd相連。(E-FET)QE1的漏電極D及第一(D-FET)QD1的源電極S均被連到輸出端To，而第二(D-FET)QD2的柵電極G被連到一個電壓控制端Tc。此電壓控制端Tc上加載了一個用于改變振蕩頻率的控制電壓Vc。其應被注意的是反相器1012和1013的結構與上述反相器1011的結構相同。
在此環(huán)形振蕩器電路配置中，反相器1011中的各個結構元件中的(E-FET)QE1被用作一個驅動下一級反相器1012的驅動電路，而第一(D-FET)QD1則構成了此(E-FET)QE1的負載。通過與此負載晶體管即第一(D-FET)QD1并聯的第二D-FET QD2可以對流過反相器1011的負載電流進行控制。在此反相器1011中流過的電流是流過QD1的恒定電流與流過QD2的可變電流(由控制電壓Vc來改變)加和在一起所產生的電流。此總電流可以確定反相器1011的傳播延遲時間(tpd)。反相器1012及反相器1013都是以與上述反相器1011類似的方式進行操作的。
由于該電壓控制振蕩器電路的振蕩頻率是隨整個電路配置的傳播延遲時間而變化的，所以可以根據控制電壓Vc來對此振蕩頻率進行控制。例如，當通過降低此控制電壓Vc來減小流過第二(D-FET)QD2的電流時，則其對應于此電源電壓Vd的上拉力將變弱。其結果是，這些反相器每個的傳播延遲時間tpd均將增大，于是該電壓控制振蕩器電路的振蕩頻率將降低。相反，當通過增加此控制電壓Vc來增大流過第二(D-FET)QD2的電流時，則其對應于此電源電壓Vd的上拉力將變強。其結果是，這些反相器每個的傳播延遲時間tpd均將減小，于是該電壓控制振蕩器電路的振蕩頻率將增大。
圖2所示為類似于圖1所示的電壓控制振蕩器電路的電壓控制振蕩器電路中所用的D-FET的臨界電壓Vt與振蕩頻率的關系示意圖，即用于表示通過其振蕩電路可以在多種頻率上進行振蕩的臨界電壓Vt的允許變化范圍的曲線圖示。圖2所示的該曲線圖示的橫坐標為該D-FET的臨界電壓[V]，而其縱坐標則表示此電壓控制振蕩器電路的振蕩頻率(VCO振蕩頻率)[GHz]。換句話說，圖2所示為在控制電壓從0.1V變化到0.8V的情況下，其上該常規(guī)電壓控制振蕩器電路可以以多種頻率進行振蕩的多種臨界電壓的允許變化范圍的仿真結果。在此仿真計算中，與本常規(guī)電壓控制振蕩器電路相同，采用了一個由9組采用GaAsD-FET及GaAs E-FET的反相器構成的環(huán)形振蕩器。另外，電源電壓被選擇為2[V]。
如圖2所示，當常規(guī)電壓控制振蕩器電路以1[GHz]的頻率進行振蕩時，D-FET的臨界電壓Vt的允許可變范圍被定義為-0.70[V]到-0.30[V]，即0.40[V]。
由于在制造此D-FET時所出現的質量不穩(wěn)定，D-FET的臨界電壓Vt有可能會偏移開或偏離開設定值。在此情況中，盡管構成了該反相器的第一D-FET QD1的柵源電壓Vgs為一個恒定電壓(=0[V])，但由于流過第一D-FET QD1的電流發(fā)生了變化，所以振蕩頻率仍將從一個理想頻率偏移開。
電壓控制振蕩器電路主要用在PLL電路的回路中，要求其響應一個輸入電壓以一個預選頻率(例如，1[GHz])進行振蕩。然而，上述電壓控制振蕩器電路也可能會被用在一個PLL電路中，由于D-FET的臨界電壓Vt的允許變化范圍較窄，所以此電壓控制振蕩器將不能在穩(wěn)定狀態(tài)下進行振蕩。
與現有技術相同，例如，日本未決專利公報(JP-A-Heisei 6-334515)中公開了“相位同步振蕩器電路”。在此種相位同步振蕩器電路中，環(huán)形振蕩器由第一到第五反相器鏈，基本反相器鏈，以及第一到第五選擇器構成。在第一到第五反相器鏈中，兩組反相器；4組反相器；8組反相器；16組反相器；及32組反相器被分別彼此串聯在一起。在基本反相器鏈中，偶數號的反相器被彼此串聯在一起。第一到第五選擇器控制是否將這些第一到第五反相器鏈的每一個接入到該回路中。另外，此相位同步振蕩器電路還包括相位比較電路，及遞加/遞減計數器。該相位比較電路對輸入時鐘信號的相位及從該環(huán)形振蕩器中產生的振蕩器時鐘信號的相位進行比較。遞加/遞減計數器計算對應于從此相位比較電路中引出的輸出信號的振蕩器時鐘信號的遞加/遞減。根據由此遞加/遞減計數器所加載的信號，對第一到第五選擇器進行控制以使振蕩器時鐘信號的相位與輸入時鐘信號的相位保持同步。
另外，日本未決專利公報(JP-A-Heisei 5-136657)中公開了“環(huán)形振蕩器電路”。在此種環(huán)形振蕩器電路中，第一環(huán)形振蕩器是以將第一到第五反相器彼此串聯在一起連成一個環(huán)形的方式來構成的，其中這些反相器分別夾在N-溝道晶體管之間。另外，為了簡單地串聯這些第一到第五反相器，在第一反相器的負極及第三反相器的正極之間提供了P-溝道晶體管?？刂聘鱾€N-溝道及P-溝道晶體管的導通/截止狀態(tài)可以切換這些反相器的級數。
還有，日本未決專利公報(JP-A-Heisei 7-254847)中公開了“振蕩器電路及PLL電路”。在此種振蕩器電路/PLL電路中，環(huán)形振蕩器以如下方式構成。即，一組反相器以多級形式連在一起，從包括終級反相器在內的奇數號反相器中引出信號，而所引出的這些信號通過選擇器反饋到第一級反相器的輸入端。另外，電流可以通過多個電流控制MOSFET提供給各個反相器，應反饋給第一級反相器輸入端的信號由選擇器切換以粗略地改變振蕩頻率。而通過改變電流控制MOSFET的柵電壓可以精細地調節(jié)振蕩頻率。
另外，日本未決專利公報(JP-A-Showa 61-65620)還還公開了“振蕩器電路”。此種振蕩器電流配備有第一反相器序列，第二反相器序列，以及反相器序列切換裝置。在第一反相器序列中，偶數號的反相器被彼此串聯成一個環(huán)形。在第二反相器序列中，預定數目的反相器彼此串聯在一起。響應外部加載的信號，反相器序列切換裝置可以切換第一反相器序列與第二反相器序列的一部分。
另外，日本未決專利公報(JP-A-Showa 60-62147)中公開了“偏壓發(fā)生電路”。根據存儲器的狀態(tài)，諸如待命狀態(tài)，此偏壓發(fā)生電路切換用于構成該環(huán)形振蕩器的反相器的級數。由于這些反相器的級數發(fā)生了變化，所以將減少待命狀態(tài)過程中無效的能耗。
然而，上述常規(guī)技術中沒有一種考慮了反相器中所用的耗盡型場效應晶體管的臨界電壓的允許變化范圍。因此，這些常規(guī)技術均將不能解決上述問題。即，當臨界電壓偏移開所設定的值很多時，將不能實現穩(wěn)定的振蕩。
本發(fā)明是為了解決常規(guī)技術的上述問題，因此其目的是提供一種能夠擴展耗盡型場效應晶體管的臨界電壓的允許變化范圍的電壓控制振蕩器電路及電壓控制振蕩方法，其中電壓控制振蕩器可以在理想頻率上進行振蕩。
為了實現上述目標，根據本發(fā)明的第一方面的電壓控制振蕩器電路的特征在于包括彼此串聯在一起的n個(n為一個正奇數)反相器；包含一個作為選擇器場效應晶體管的場效應晶體管并用于根據該選擇器場效應晶體管的臨界電壓產生一個選擇信號的選擇器控制電路；及用于根據從選擇器控制電路中產生的選擇信號選擇來自該n個反相器的第(n-i)個(i為一個小于n的正奇數)的輸出信號及來自該n個反相器的第n個的另一輸出信號中的任一個的選擇器。
在根據第一方面的電壓控制振蕩器電路中，選擇器控制電路以如此一種方式產生選擇信號當選擇器場效應晶體管的臨界電壓小于或等于一個預定值時，選擇器選擇來自n個反相器的第(n-i)個的輸出信號，而當選擇器場效應晶體管的臨界電壓大于該預定值時，選擇器選擇來自n個反相器的第n個的輸出信號。另外，包含在該選擇器控制電路中的選擇器場效應晶體管優(yōu)選地是通過與制造該n個反相器中所包含的場效應晶體管的處理相同的處理制造而成的。
具體地說，該選擇器控制電路包括選擇器場效應晶體管，其漏電極與電源相連；具有兩個接線端的電阻，其中一個接線端與該選擇器場效應晶體管的柵電極及其源電極相連，而其另一接線端則被接地；及觸發(fā)器(31)，將來自電阻(R)的一端的電壓信號設置于其上，與外部施加的復位信號(Rs)同步，該觸發(fā)器將所述設置的電壓信號作為選擇信號(SEL)提供到選擇器(2)上。
另一種方案為，該選擇器控制電路包括選擇器場效應晶體管，其漏電極與電源相連；另一個場效應晶體管，其源電極被接地，其柵電極及漏電極與該場效應晶體管的柵電極及源電極相連；觸發(fā)器(31)，將來自電阻(R)的一端的電壓信號設置于其上，與外部施加的復位信號(Rs)同步，該觸發(fā)器將所述設置的電壓信號作為選擇信號(SEL)提供到選擇器(2)上。
根據本發(fā)明，電壓控制振蕩器電路的特征如下。在由n個反相器構成的環(huán)形計數器中提供該選擇器。當構成了這些反相器每一個的輸出側負載的耗盡型場效應晶體管的臨界電壓從設定值沿減小方向偏移時，選擇器控制電路是以如下方式進行操作的。即，此選擇器控制電路使選擇器選擇輸入到某個輸入端中的信號。相反，當上述臨界電壓沿增大方向偏移開設定值時，選擇器控制電路將使選擇器選擇輸入到另一輸入端中的信號。
現在，當選擇器耗盡型場效應晶體管的臨界電壓沿使得此臨界電壓變得小于或等于一個預選值(設定值)方向偏移，由此使該n個反相器每一個的傳播延遲時間延長以降低振蕩頻率時，由于來自n個反相器的第(n-i)個的輸出信號被選擇器選中，所以用于構成該環(huán)形振蕩器的反相器的總個數將減少，而此環(huán)形振蕩器將沿振蕩頻率的增大方向進行操作。
另一方面，當選擇器耗盡型場效應晶體管的臨界電壓沿使得此臨界電壓變得大于一個預選值(使得值)的方向偏移，由此使該n個反相器每一個的傳播延遲時間縮短以增大振蕩頻率時，由于來自n個反相器的第n個的輸出信號被選擇器選中，所以用于構成該環(huán)形振蕩器的反相器的總個數將增加，而此環(huán)形振蕩器將沿振蕩頻率的減小方向進行操作。
其結果是，通過改變選擇器耗盡型場效應晶體管的臨界電壓將減輕振蕩頻率的變化程度。
類似地，為了實現上述目標，根據本發(fā)明第二方面的一種電壓控制振蕩方法的特征在于包括(a)提供彼此串聯在一起的n個(n是一個正奇數)反相器；(b)根據作為選擇器場效應晶體管的場效應晶體管的臨界電壓產生一個選擇信號；及(c)根據在(b)步驟中產生的選擇信號選擇來自n個反相器的第(n-i)個(i為一個小于n的正奇數)的輸出信號及來自n個反相器的第n個的另一輸出信號中的任一個，以將所選擇的信號提供給該n個反相器的第一個。
在根據本發(fā)明第二方面的電壓控制振蕩方法中，(b)步驟包括(d)判斷該選擇器場效應晶體管的臨界電壓是否小于或等于一個預選值；(e)當(b)步驟判斷出選擇器場效應晶體管的臨界電壓小于或等于該預選值時，產生使來自該n個反相器的第(n-i)個的輸出信號被選中的選擇信號；及(f)當(b)步驟判斷出選擇器場效應晶體管的臨界電壓大于該預選值時，產生使來自該n個反相器的第n個的輸出信號被選中的選擇信號。
在此情況中，上述(d)步驟包括
(g)產生一個對應于該n個反相器的臨界電壓的電壓；及(h)根據在步驟(g)中產生的電壓判斷選擇器場效應晶體管的臨界電壓是否小于或等于該預選值。
類似地，為了實現上述目的，根據本發(fā)明第三方面的一種電壓控制振蕩器電路特征在于包括彼此串聯在一起的n個(n為一個正奇數)反相器；包含作為一個選擇器場效應晶體管的場效應晶體管并用于根據該選擇器場效應晶體管的臨界電壓產生選擇信號的選擇信號發(fā)生裝置；及用于根據選擇信號發(fā)生裝置中所產生的選擇信號選擇來自該n個反相器的第(n-i)個(i為一個小于n的正奇數)的輸出信號及來自n個反相器的第n個的另一輸出信號中的一個，以將所選信號提供給該n個反相器的第一個的選擇裝置。
在根據本發(fā)明第三方面的電壓控制振蕩器電路中，選擇信號發(fā)生裝置包括用于判斷選擇器場效應晶體管的臨界電壓是否小于或等于一個預選值的判斷裝置；當判斷裝置判斷出選擇器場效應晶體管的臨界電壓小于或等于該預選值時產生使來自該n個反相器的第(n-i)個的輸出信號被選中的選擇信號的第一裝置；及當判斷裝置判斷出選擇器場效應晶體管的臨界電壓大于該預選值時產生使來自該n個反相器的第n個的輸出信號被選中的選擇信號的第二裝置。
在此情況中，上述判斷裝置包括用于產生一個對應于該n個反相器的臨界電壓的電壓的第三裝置；及用于根據第三裝置中所產生的電壓判斷選擇器場效應晶體管的臨界電壓是否小于或等于該預選值的第四裝置。
接下來將結合附圖對本發(fā)明進行更詳細地說明，其中圖1所示為常規(guī)電壓控制振蕩器電路的電路結構示意圖；圖2所示為圖1所示的常規(guī)電壓控制振蕩器電路中的D-FET的臨界電壓Vt與振蕩頻率的關系示意圖，即用于表示通過其振蕩器電路可以在多種頻率上進行振蕩的臨界電壓Vt的允許變化范圍的曲線圖示；圖3所示為用于表示根據本發(fā)明的第一實施例的電壓控制振蕩器電路的配置的電路圖；圖4所示為用于顯示在圖3所示的電壓控制振蕩器電路中所采用的一個選擇器的結構示例的電路配置示意圖；圖5所示為圖3所示的常規(guī)電壓控制振蕩器電路的D-FET的臨界電壓Vt與振蕩頻率的關系示意圖，即用于表示通過其振蕩器電路可以在多種頻率上進行振蕩的臨界電壓Vt的允許變化范圍的曲線圖示；圖6所示為用于表示根據本發(fā)明的第二實施例的電壓控制振蕩器電路的配置的電路圖。
現在將參照附圖對根據本發(fā)明的一個實施例的電壓控制振蕩器電路進行說明。其應被理解的是在下面所提到的示例中，根據本發(fā)明“i”被選為“2”。第一電壓控制振蕩器電路的配置圖3所示為用于表示根據本發(fā)明的第一實施例的電壓控制振蕩器電路的配置的電路圖。此第一電壓控制振蕩器(VCO)由“n”個反相器11到1n；一個選擇器2；及一個選擇器控制電路3構成。符號“n”是一個正整數并被選為奇數。各個反相器11到1n將一輸入信號的極性反相，并隨后輸出該極性反相的信號。選擇器2根據加載到一個選擇端S上的選擇信號SEL選擇加載到第一輸入端I1上的第一輸入信號IN1及加載到第二輸入端I2上的第二輸入信號IN2中的任一個。隨后，此選擇器2將所選的輸入信號作為一個選中信號OUT從一個輸出端“O”輸出。選擇器控制電路3產生選擇信號(SEL)以加載到選擇器2的選擇端S上。
位于第一級的反相器11的一個輸入端與選擇器2的輸出端O相連，而此第一級反相器11的輸出端與第二級反相器12的輸入端相連。第二級反相器12的輸出端與第三級反相器13的輸入端相連。其余的反相器以串聯方式與此類似地與隨后的反相器相連。終級(即第n級)反相器1n的輸出端被連到選擇器2的第二輸入端I2上。另外，第(n-2)級反相器1n-2的輸出端則被連到選擇器2的第一輸入端I1上。
采用上述電路配置，形成了如此一種環(huán)形振蕩器，其包含一條第一路徑及第二路徑。第一路徑被定義為從選擇器2(O)開始經過反相器11，反相器12,…，及反相器1n-2一直到選擇器(I1)。第二路徑被定義為從選擇器2(O)開始經過反相器11，反相器12,…，及反相器1n一直到選擇器(I2)。根據由選擇器控制電路3提供的選擇信號SEL，在此電壓控制振蕩器電路中可以選擇該第一路徑及第二路徑的任一個。反相器及選擇器的詳細電路配置圖4所示為用于詳細表示各個反相器11到1n的一個結構示例，及選擇器的一個結構示例的電路圖。
與常規(guī)反相器類似，這些反相器11到1n的每一個均由一個增強型場效應晶體管(E-FET)QE1，一個第一耗盡型場效應晶體管(D-FET)QD1及一個第二耗盡型場效應晶體管QD2構成。(E-FET)QE1的源電極S接地，而其柵電極G與輸入端TI相連。第一(D-FET)QD1的柵電極G與(E-FET)QE1的漏電極D相連，而此第一(D-FET)QD1的源電極S則與該(E-FET)QE1的漏電極相連，而其漏電極D與電源Vd相連。第二(D-FET)QD2的源電極S與該(E-FET)QE1的漏電極D相連，而此第二(D-FET)QD2的漏電極D與電源Vd相連。(E-FET)QE1的漏電極D及(D-FET)QD1的源電極S均被連到輸出端To上，而第二(D-FET)QD2的柵電極G則被連到電壓控制端Tc上。此電壓控制端Tc上加載有一個用于改變振蕩頻率的控制電壓Vc。
選擇器2由一個第一NOR電路21，一個第二NOR電路22，一個第三NOR電路23，及一個反相電路24構成。NOR電路21到23對兩個輸入信號求或運算，并隨后將“求或”后的信號反相。反相電路24將一組輸入信號反相并隨后輸出反相后的輸入信號。
在此情況中，第一NOR電路21的第一輸入端TI1被連到第一輸入端I1，而輸入信號IN1從反相器1n-1加載到此第一輸入端上。第一NOR電路21的第二輸入端TI2被連到選擇端S，選擇信號SEL由控制電路3輸入。
第三NOR電路23的第一輸入端被連到第二輸入端I2，而輸入信號IN2從反相器1n加載到此第一輸入端上。第三NOR電路23的第二輸入端被連到反相電路24的輸出端TO2，而通過將選擇信號SEL反相而產生的信號被輸入到此輸入端中。反相電路24的輸入端TI3與選擇端S相連，而選擇信號SEL通過選擇端S輸入到此輸入端TI3。
另外，第一NOR電路21的輸出端TO1被連到第二NOR電路22的第一輸入端，而第三NOR電路23的輸出端被連到第二NOR電路22的第二輸入端。此第二NOR電路22的輸出端被連到通過其輸出選中信號OUT的輸出端“O”。
第一NOR電路21是通過在每個反相器11到1n的電路配置中額外采用一個增強型場效應晶體管QE3而構成的。換句話說，第一NOR電路21由一個第二增強型場效應晶體管QE2，一個第三增強型場效應晶體管QE3，一個第三耗盡型場效應晶體管QD3，及一個第四耗盡型場效應晶體管QD4構成。第二(E-FET)QE2的源電極S接地，其柵電極G與第一輸入端TI1相連。第三(E-FET)QE3的柵電極G被接地，其漏電極D與第二(E-FET)QE2的漏電極D相連，其柵電極G則與第二輸入端TI2相連。選擇信號SEL加載到此輸入端TI2上。
第三(D-FET)QD3的柵電極G及源電極S均與第二(E-FET)QE2的漏電極D相連，而其漏電極D則與電源Vd相連。另外，第四(D-FET)QD4的源電極S與第二(E-FET)QE2的漏電極D相連，而其漏電極D則與電源Vd相連。另外，第四(D-FET)QD4的柵電極G與電壓控制端Tc相連。在此電壓控制端Tc上加載了用于改變振蕩頻率的控制電壓Vc。其應被理解的是第二NOR電路22及第三NOR電路23的電路配置與上述第一NOR電路的電路配置相同。
反相電路24由一個第四增強型場效應晶體管QE4及一個第五耗盡型場效應晶體管QD5構成。第四(E-FET)QE4的源電極S接地，其柵電極G與第三輸入端TI3相連。此輸入端TI3上加載了選擇信號SEL。第五(D-FET)QD5的柵電極G及源電極S均與第四(E-FET)QE4的漏電極D相連，而漏電極D則與電源Vd相連。
如圖3所示，選擇器控制電路3由一個第六耗盡型場效應晶體管(D-FET)QD6，一個電阻R，及一個觸發(fā)器31構成。其應被注意的是第六(D-FET)QD6是通過與每個反相器的第一(D-FET)QD1的制造處理相同的處理來制造的。第六(D-FET)QD6的漏電極D與電源Vd相連，而其柵電極G及源電極S則均與電阻R的一個接線端相連。此電阻的另一接線端接地。觸發(fā)器31被構造成一個D型觸發(fā)器。此觸發(fā)器31的一個數據輸入端D與第六(D-FET)QD6的柵電極G/源電極S，以及電阻R的一個末端相連。觸發(fā)器31的輸出端則與選擇器2的選擇端S相連，而此選擇端S上加載有選擇信號。由一個控制電路(未示出)輸入的復位信號Rs被輸入到觸發(fā)器31的時鐘輸入端C中。電壓控制振蕩器電路的操作當每個反相器中所包含的第一D-FET QD1的臨界電壓Vt沿上述電路配置中所說明的增加方向從設定值偏移或偏離開時，流過此(D-FET)QD1的電流將增大。其結果是，這些反相器每一個的傳播延遲時間均將縮短，由此電壓控制振蕩器電路的振蕩頻率將變得高于理想頻率。在此情況中，由于第六(D-FET)QD6是以與第一(D-FET)QD1相同的處理制造而成的，所以其臨界電壓也將沿與第一(D-FET)QD1相似的方向從設定值偏移開。其結果是，由于流過第六(D-FET)QD6的電流增大了，流過電阻R的電流也將增大，于是觸發(fā)器31的數據輸入端D處的電壓將增大。
相反，當每個反相器中所包含的第一(D-FET)QD1的臨界電壓Vt沿上述電路配置中所說明的減小方向從設定值偏移或偏離開時，流過此(D-FET)QD1的電流將減小。其結果是，這些反相器每一個的傳播延遲時間均將延長，由此電壓控制振蕩器電路的振蕩頻率將變得低于理想頻率。在此情況中，由于流過第六(D-FET)QD6的電流將類似地減小，流過電阻R的電流也將減小，于是觸發(fā)器31的數據輸入端D處的電壓將減小。
當輸入了復位信號Rs時，觸發(fā)器31根據加載到數據輸入端D上的電壓被設置為高電平或低電平。
在此實施例中，在電阻R的電阻值是以當上述臨界電壓Vt在設定值之內時將此觸發(fā)器設置為低電平的方式來確定的情況中，如果此臨界電壓Vt在此設定值之內，或沿減小方向偏移開該設定值，則當輸入復位信號時觸發(fā)器31的輸出電壓將被固定為低電平。其結果是，選擇器2選擇第一輸入信號IN1。如上所述，由于選擇器2是通過在反相器中另外增加第三E-FET QE3而形成的，所以選擇器2的傳播延遲時間將對應于這兩組反相器。其結果是，在此情況中，形成在電壓控制振蕩器電路中的環(huán)形振蕩器等價于將n個反相器彼此連成一個環(huán)形的一種電路配置。
相反，當上述臨界電壓Vt沿增加方向偏移開設定值時，如果輸入了復位信號Rs，則觸發(fā)器31的輸出將被固定為高電平。其結果是，選擇器2將選擇第二輸入信號IN2。在此情況中，電壓控制振蕩器電路等價于將(n+2)個反相器彼此連成一個環(huán)形的一種電路配置。其結果是，與臨界電壓Vt沿減小方向偏移的情況相比，該環(huán)形振蕩器的總傳播延遲時間延長有這兩級反相器的傳播延遲時間。因而，電壓控制振蕩器電路的振蕩頻率將降低。
因此，將減輕下文中所提及的困難。即，因為上述臨界電壓Vt沿增大方向偏移開設定值而使電壓控制振蕩器電路的振蕩頻率增大。其應被理解的是由于只有當輸入了復位信號Rs時才設置觸發(fā)器31，所以只要適當選擇用于輸入該復位信號Rs的時序，將能夠避免出現在操作環(huán)形振蕩器的同時切換環(huán)形振蕩器的級數的情況。因此，不會出現操作變得不穩(wěn)定的問題。
另一方面，在電阻R的電阻值是以當上述臨界電壓Vt在設定值之內時而將此觸發(fā)器變?yōu)楦唠娖降姆绞絹泶_定的情況中，該電壓控制振蕩器電路等價于將(n+2)個反相器彼此連成一個環(huán)形的一種電路配置。在此情況中，當臨界電壓Vt沿減小方向偏移開設定值時，如果輸入了復位信號Rs，則觸發(fā)器31的輸出將被固定為低電平。其結果是，選擇器2將選擇第一輸入信號IN1。在此情況中，電壓控制振蕩器電路等價于將n個反相器彼此連成一個環(huán)形的一種環(huán)形振蕩器。因此，與臨界電壓Vt沿減小方向偏移的情況相比，環(huán)形振蕩器的總傳播延遲時間將縮短有這兩級反相器的傳播延遲時間。因而，電壓控制振蕩器電路的振蕩頻率將增大。
因此，將減輕下文中所提及的困難。即，因為上述臨界電壓Vt沿減小方向偏移開設定值而使電壓控制振蕩器電路的振蕩頻率減小。
圖5所示為圖3所示的電壓控制振蕩器電路中的耗盡型場效應晶體管的臨界電壓Vt與振蕩頻率之間的關系示意圖。其橫坐標表示該D-FET的臨界電壓[V]，而縱坐標表示電壓控制振蕩器電路的振蕩頻率(VCO振蕩頻率)[GHz]。換句話說，圖5表示在控制電壓從0.1V變化到0.8V的情況下，在其上下文中所提及的電壓控制振蕩器能夠以多種頻率進行振蕩的多種臨界電壓的允許變化范圍的仿真結果。在此仿真計算中，與此電壓控制振蕩器電路相同，采用了一個環(huán)形振蕩器。此環(huán)形振蕩器由11組采用GaAs D-FET及GaAs E-FET的反相器(包括兩組用于構成選擇器的反相器)組成。另外，在此仿真計算中，電源電壓被選為2V。
如圖5所示，在根據此第一實施例的電壓控制振蕩器電路中，電壓控制振蕩器能夠以1[GHz]的頻率進行振蕩的D-FET的臨界電壓的允許變化范圍被定義為-0.92V到-0.30V，即0.62V。其結果是，與常規(guī)可變范圍(0.40V)相比，此可變范圍(0.62V)可以提高了大約55％。于是將能夠獲得與常規(guī)電壓控制振蕩器電路相比其D-FET的臨界電壓的允許變化范圍被增寬的電壓控制振蕩器電路。
其還應被注意的是在根據第一實施例的電壓控制振蕩器電路中所采用的是可以在高頻范圍內操作的GaAs D-FET和GaAs E-FET。另外，即使當反相器和選擇器是由通常所采用的可在稍低頻率范圍內操作的多個MOS FET構成的時，也可以獲得類似的效果。
另外，本實施例中選擇器2由3組NOR電路及一個反相器電路組成。另選地，也可以通過采用能夠根據選擇信號SEL來選擇第一輸入信號IN2及第二輸入信號IN2中的任一個的切換電路來構成此選擇器2。如上所述，由于選擇器2中的每個NOR電路及反相器電路均是由E-FET和D-FET構成的，所以其具有可以將整個電壓控制振蕩器很容易地集成化的優(yōu)點。第二電壓控制振蕩器電路的配置現在參照附圖對本發(fā)明的第二實施例進行說明。圖6所示為用于顯示根據本發(fā)明的第二實施例的電壓控制振蕩器電路的配置的電路圖。在根據本第二實施例的此電壓控制振蕩器電路中，取代第一實施例中的選擇器控制電路的電阻所用的是一個耗盡型場效應晶體管(D-FET)。
如圖6所示，根據此第二實施例的選擇器控制電路4由一個第七耗盡型場效應晶體管QD7，一個第八耗盡型場效應晶體管QD8，及一個觸發(fā)器41構成。此第八(D-FET)QD8的漏電極D與電源Vd相連，而其柵電極G及源電極S則均與第七(D-FET)QD7的柵電極及其漏電極D相連。第七(D-FET)QD7的源電極S接地。觸發(fā)器41被構造成一個D型觸發(fā)器。此觸發(fā)器41的數據輸入端D與第八(D-FET)QD8的柵電極G/源電極S，以及第七(D-FET)QD7的柵電極G/漏電極D相連。觸發(fā)器41的輸出端Q與選擇器2的選擇端S相連，由此輸出選擇信號SEL。來自控制電路(未示出)的復位信號被輸入到觸發(fā)器41的時鐘輸入端C中。第二電壓控制振蕩器的操作另外，在上述第二實施例的電路配置中，由于第七D-FET QD7可以具有與第一實施例中所采用的電阻R相類似的功能，所以其能夠實現與第一實施例相類似的效果。
而且，由于此第二實施例的電壓控制振蕩器電路不再需要電阻R，所以用于該電阻的制造處理將被省略，從而降低了生產成本。
通過采用上述的電路配置，根據本發(fā)明的電壓控制振蕩器電路可以提供如下的優(yōu)點。即此電壓控制振蕩器電路包含用于環(huán)形振蕩器中的選擇器，及選擇器控制電路。在此選擇器中，從第(n-2)個反相器中引出的輸出信號被輸入此選擇器的一個輸入端中，從第n個反相器引出的輸出信號被輸入到其另一個輸入端中，根據選擇信號輸出這些輸出信號中的任一個。選擇器控制電路則以如下步驟進行操作。當構成了每個反相器的輸出側負載的耗盡型場效應晶體管的臨界電壓沿減小方向偏移開設定值時，此選擇器控制電路使選擇器選擇輸入某一個輸入端中的信號。相反，當上述臨界電壓沿增大方向偏移開設定值時，此選擇器控制電路使選擇器選擇輸入到另一個輸入端中的信號。其結果是，通過改變耗盡型場效應晶體管的臨界電壓將減輕振蕩頻率的變化程度。因此，其能夠獲得具有一個較寬的臨界電壓可變范圍的電壓控制振蕩器。
另外，該選擇器控制電路包括觸發(fā)器，第二耗盡型場效應晶體管及第三耗盡型場效應晶體管。當復位信號輸入進觸發(fā)器中時，此觸發(fā)器獲得加載到數據輸入端上的電壓，并輸出對應于此輸入電壓的選擇信號。此第二耗盡型場效應晶體管的源電極接地，而其柵電極及漏電極均被連到該觸發(fā)器的數據輸入端上。第三耗盡型場效應晶體管的源電極及漏電極被分別連到第二耗盡型場效應晶體管的柵電極及漏電極上。此第三耗盡型場效應晶體管的漏電極與電源相連，而此晶體管是通過與第二耗盡型場效應晶體管相同的處理制造而成的。其結果是，不再需要電阻，并由此能夠省略用于此電阻的制造處理，從而降低了總生產成本。
具體地說，構成了本選擇器的反相器電路，第一NOR電路，第二NOR電路及第三NOR電路是由耗盡型場效應晶體管及增強型場效應晶體管來構成的。其結果是，可以以集成形式來制造本電壓控制振蕩器電路。
權利要求
1．電壓控制振蕩器電路，其特征在于包括彼此串聯在一起的n個(n為一個正奇數)反相器(11到1n)；包含一個作為選擇器場效應晶體管(QD6或QD8)的場效應晶體管并用于根據所述選擇器場效應晶體管的臨界電壓產生一個選擇信號的選擇器控制電路(3或4)；及用于根據所述選擇器控制電路中所產生的選擇信號選擇來自所述n個反相器(11到1n)的第(n-i)個(i為一個小于n的正奇數)的輸出信號和來自所述n個反相器(11到1n)的第n個的另一輸出信號中的任一個以向所述n個反相器(11到1n)的第一個提供所述選擇信號(SEL)的選擇器(2)。
2．一種如權利要求1所述的電壓控制振蕩器電路，其特征在于所述選擇器控制電路產生所述選擇信號(SEL)使得當所述選擇器場效應晶體管(QD6或QD8)的臨界電壓小于或等于一個預選值時，所述選擇器(2)選擇來自n個反相器(11到1n)的所述第(n-i)個的輸出信號，而當所述選擇器場效應晶體管(QD6或QD8)的臨界電壓大于所述預選值時，所述選擇器(2)選擇來自n個反相器(11到1n)的所述第n個的輸出信號。
3．如權利要求2的電壓控制振蕩器電路，其特征在于所述選擇器控制電路(3或4)中所包含的選擇器場效應晶體管(QD6或QD8)是通過與所述n個反相器(11到1n)中所包含的場效應晶體管的制造過程相同的過程制造而成的。
4．如權利要求3所述的電壓控制振蕩器電路，其特征在于所述選擇器控制電路(3)包括所述選擇器場效應晶體管(QD6)的漏電極(D)與電源相連；具有兩個接線端的電阻(R)，其中一個接線端與所述選擇器場效應晶體管(QD6)的柵電極(G)及其源電極(S)相連，而其另一接線端則接地；及觸發(fā)器(31)，將來自電阻(R)的一端的電壓信號設置于其上，與外部施加的復位信號(Rs)同步，該觸發(fā)器將所述設置的電壓信號作為選擇信號(SEL)提供到選擇器(2)上。
5．如權利要求4所述的電壓控制振蕩器電路，其特征在于所述電阻(R)的電阻值是這樣來確定的，即當所述臨界電壓小于或等于所述預選值時，所述觸發(fā)器(31)輸出的選擇信號(SEL)是由所述選擇器(2)從n個反相器(11到1n)中的第(n-i)個反相器選擇出的輸出信號。
6．如權利要求4所述的電壓控制振蕩器電路，其特征在于所述電阻(R)的電阻值是這樣來確定的，即當所述臨界電壓大于所述預選值時，所述觸發(fā)器(31)輸出的選擇信號(SEL)是由所述選擇器(2)從n個反相器(11到1n)中的第n個反相器選擇出的輸出信號。
7．如權利要求4所述的電壓控制振蕩器電路，其特征在于所述觸發(fā)器(31)保持所述選擇信號(SEL)的邏輯狀態(tài)一直到所述復位信號(Rs)輸入到所述觸發(fā)器(31)中。
8．如權利要求3所述的電壓控制振蕩器電路，其特征在于所述選擇器控制電路(4)包括所述選擇器場效應晶體管(QD8)，其漏電極(D)與電源相連；另一個場效應晶體管(QD7)，其源電極(S)接地，而其柵電極(G)和漏電極(D)則與所述場效應晶體管(QD8)的柵電極(G)和源電極(S)相連；及觸發(fā)器(31)，將來自電阻(R)的一端的電壓信號設置于其上，與外部施加的復位信號(Rs)同步，該觸發(fā)器將所述設置的電壓信號作為選擇信號(SEL)提供到選擇器(2)上。
9．如權利要求8所述的電壓控制振蕩器電路，其特征在于另一場效應晶體管(QD7)的輸出電壓特性被確定為使得當所述臨界電壓小于或等于所述預選值時，所述觸發(fā)器(41)輸出可以使所述選擇器(2)選中來自n個反相器(11到1n)的所述第(n-i)個的輸出信號的選擇信號(SEL)。
10．如權利要求8所述的電壓控制振蕩器電路，其特征在于另一場效應晶體管(QD7)的輸出電壓特性被確定為使得當所述臨界電壓大于所述預選值時，所述觸發(fā)器(41)輸出可以使所述選擇器(2)選中來自n個反相器(11到1n)的所述第n個的輸出信號的選擇信號(SEL)。
11．如權利要求8所述的電壓控制振蕩器電路，其特征在于所述觸發(fā)器(41)保持所述選擇信號(SEL)的邏輯狀態(tài)一直到所述觸發(fā)器(41)中輸入了所述其后復位信號(Rs)。
12．如權利要求4或8所述的電壓控制振蕩器電路，其特征在于所述n個反相器(11到1n)的每一個均包括增強型場效應晶體管(QE1)，其源電極(S)接地，其柵電極(G)被連到每個所述n個反相器(11到1n)的輸入端(TI)上；第一耗盡型場效應晶體管(QD1)，其柵電極(G)及源電極(S)與所述增強型場效應晶體管(QE1)的漏電極(D)相連，而其漏電極(D)則與電源相連；及第二耗盡型場效應晶體管(QD2)，其源電極(S)與所述增強型場效應晶體管(QE1)的漏電極(D)相連，而其漏電極(D)與電源相連，其柵極(G)則與所述n個反相器(11到1n)的每一個的電壓控制端(Tc)相連，其中，從外部向所述電壓控制端(Tc)加載了一個用于控制振蕩頻率的控制電壓(Vc)。
13．如權利要求4或8所述的電壓控制振蕩器電路，其特征在于所述選擇器包括用于將來自所述選擇器控制電路(3或4)的選擇信號(SEL)的極性反相的反相電路(24)；用于對來自所述n個反相器(11到1n)的第(n-i)個的輸出信號及來自所述選擇器控制電路(3或4)的選擇信號(SEL)求或運算并將“求或”后的信號反相的第一NOR電路(21)；用于對來自所述n個反相器(11到1n)的第n個的輸出信號及來自所述反相電路(24)的輸出信號求或運算并將“求或”后的信號反相的第二NOR電路(22)；及用于對來自所述第一NOR電路(21)的輸出信號及來自所述第二NOR電路(22)的輸出信號求或運算并將“求或”后的信號反相的第三NOR電路(23)。
14．電壓控制振蕩方法，其中振蕩頻率根據外部施加的控制電壓(Vc)而變化，其特征在于包括如下步驟(a)提供彼此串聯在一起的n個(n是一個正奇數)反相器(11到1n)；(b)根據作為選擇器場效應晶體管(QD6或QD8)的場效應晶體管的臨界電壓產生一個選擇信號；及(c)根據在(b)步驟中產生的選擇信號(SEL)選擇來自n個反相器(11到1n)的第(n-i)個(i為一個小于n的正奇數)的輸出信號和n個反相器(11到1n)的第n個的輸出信號中的任一個，以將所述選擇信號提供給所述n個反相器(11到1n)第一個。
15．如權利要求14所述的電壓控制振蕩方法，其中所述(b)步驟包括(d)判斷所述選擇器場效應晶體管(QD6或QD8)的臨界電壓是否小于或等于一個預選值；(e)當(b)步驟判斷出選擇器場效應晶體管(QD6或QD8)的臨界電壓小于或等于該預選值時，產生使得來自所述n個反相器(11到1n)的第(n-i)個的輸出信號被選中的選擇信號；及(f)當(b)步驟判斷出選擇器場效應晶體管(QD6或QD8)的臨界電壓大于該預選值時產生使得來自所述n個反相器(11到1n)的第n個的輸出信號被選中的選擇信號。
16．如權利要求15所述的電壓控制振蕩方法，其特征在于所述(d)步驟包括(g)產生一個對應于所述n個反相器(11到1n)的臨界電壓的電壓；及(h)根據在步驟(g)中產生的電壓判斷選擇器場效應晶體管(QD6或QD8)的臨界電壓是否小于或等于該預選值。
全文摘要
壓控振蕩器電路,由n個反相器構成一個環(huán)形振蕩器,選擇器控制電路根據從第二耗盡型場效應晶體管的臨界電壓產生選擇信號,并從n個反相器選擇第(n－i)個的輸出信號或從n個反相器的第n個的另一輸出信號的任一個以將所選輸出信號提供給n個反相器的第一個。結果,通過根據第一耗盡型場效應晶體管的臨界電壓的變化量來改變反相器的總級數而使電壓控制振蕩器以恒定的頻率進行振蕩。因此,該耗盡型場效應晶體管的臨界電壓的允許可變范圍將被增寬。
文檔編號H03K3/00GK1235418SQ99102739
公開日1999年11月17日 申請日期1999年3月3日 優(yōu)先權日1998年3月3日
發(fā)明者金子信 申請人:日本電氣株式會社