本申請涉及電路，尤其涉及一種同步時鐘信號生成電路及方法。

背景技術(shù)：

1、集成電路可分為同步電路和異步電路，異步電路大量應(yīng)用于如異步sram、異步fifo等，異步電路的特點是功耗低、速度快，只有信號跳變時產(chǎn)生功耗，而同步電路的控制信號沒有翻轉(zhuǎn)。但異步電路會存在多路異步信號到達路徑存在延遲、會引入信號競爭、異步時序分析工作量大、eda工具對異步時序不支持需人工分析等設(shè)計難點，因此可將異步信號轉(zhuǎn)換為同步信號，以進行同步控制。然而，在異步信號轉(zhuǎn)換為同步信號過程中，為保證信號在時鐘同步系統(tǒng)中能被完整地采樣，需要對對同步信號進行加寬處理，也即直接擴沿同步信號的脈寬，但直接對同步信號中各時序單元進行加寬處理時，可能會導(dǎo)致波形異常，使用該異常的同步信號進行信號采樣時，將不能完整采樣到時鐘域中的信號。

技術(shù)實現(xiàn)思路

1、本申請的主要目的在于提供一種同步時鐘信號生成電路及方法，以確保能夠產(chǎn)生滿足脈寬要求以及脈沖建立、保持時間要求的同步信號。

2、為實現(xiàn)上述目的，本申請第一方面提供了一種同步時鐘信號生成電路，包括：異步時鐘采樣電路、一級高電平脈沖擴沿電路、二級高電平脈沖擴沿電路及波形整合電路；所述異步時鐘采樣電路的輸入端用于與外部的異步時鐘信號發(fā)生器電連接，所述異步時鐘采樣電路的輸出端分別與所述一級高電平脈沖擴沿電路、所述波形整合電路的輸入端電連接，所述異步時鐘采樣電路用于對所述異步時鐘信號發(fā)生器傳輸?shù)亩嗦樊惒綍r鐘信號進行采樣，生成脈沖信號；所述一級高電平脈沖擴沿電路用于對所述脈沖信號中高電平信號的脈寬進行延長，得到第一高電平脈沖擴沿信號；所述二級高電平脈沖擴沿電路的輸入端與所述一級高電平脈沖擴沿電路的輸出端電連接，所述二級高電平脈沖擴沿電路的輸出端與所述波形整合電路的輸入端電連接，所述二級高電平脈沖擴沿電路用于對所述第一高電平脈沖擴沿信號中高電平信號的脈寬進行延長，得到第二高電平脈沖擴沿信號；所述波形整合電路的輸出端用于與外部的同步時鐘信號接收器電連接，所述波形整合電路用于對所述脈沖信號及所述第二高電平脈沖擴沿信號進行整合，輸出同步時鐘信號至所述同步時鐘信號接收器。

3、本申請第二方面提供了一種同步時鐘信號生成方法，應(yīng)用于如本申請第一方面所述的同步時鐘信號生成電路，該同步時鐘信號生成方法包括：異步時鐘采樣電路對異步時鐘信號發(fā)生器傳輸?shù)亩嗦樊惒綍r鐘信號進行采樣，生成脈沖信號；一級高電平脈沖擴沿電路對所述脈沖信號中高電平信號的脈寬進行延長，得到第一高電平脈沖擴沿信號；二級高電平脈沖擴沿電路對所述第一高電平脈沖擴沿信號中高電平信號的脈寬進行延長，得到第二高電平脈沖擴沿信號；波形整合電路對所述脈沖信號及所述第二高電平脈沖擴沿信號進行整合，輸出同步時鐘信號至所述同步時鐘信號接收器。

4、從上述描述可知，本申請通過異步時鐘采樣電路將輸入的多路異步時鐘信號轉(zhuǎn)換為脈沖信號，然后再對脈沖信號進行兩級高電平脈沖擴沿，得到一個預(yù)設(shè)脈寬的脈沖信號，將該擴沿后的脈沖信號與初始的脈沖信號進行整合，從而能夠?qū)σ粋€時鐘周期中的最后一個時鐘脈沖信號的脈寬進行加寬，由此可以得到滿足時鐘脈寬條件，以及滿足時序單元建立時間與保持時間要求的同步時鐘信號。

技術(shù)特征：

1.一種同步時鐘信號生成電路，其特征在于，包括：異步時鐘采樣電路、一級高電平脈沖擴沿電路、二級高電平脈沖擴沿電路及波形整合電路；

2.根據(jù)權(quán)利要求1所述的同步時鐘信號生成電路，其特征在于，所述異步時鐘采樣電路包括第一或門電路，所述第一或門電路包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管及第三nmos管；

3.根據(jù)權(quán)利要求1所述的同步時鐘信號生成電路，其特征在于，所述一級高電平脈沖擴沿電路包括第一反相器、第二反相器、第三反相器、第四反相器、第四nmos管及第五nmos管；

4.根據(jù)權(quán)利要求3所述的同步時鐘信號生成電路，其特征在于，所述第一反相器、所述第二反相器、所述第三反相器及所述第四反相器均包括第四pmos管及第六nmos管；

5.根據(jù)權(quán)利要求1所述的同步時鐘信號生成電路，其特征在于，所述二級高電平脈沖擴沿電路包括第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第七nmos管、第八nmos管及電阻；

6.根據(jù)權(quán)利要求5所述的同步時鐘信號生成電路，其特征在于，還包括脈寬調(diào)制電路，所述二級高電平脈沖擴沿電路還包括第九nmos管、第十nmos管及第十一nmos管；

7.根據(jù)權(quán)利要求6所述的同步時鐘信號生成電路，其特征在于，所述脈寬調(diào)制電路包括第一選擇電路、第二選擇電路及第三選擇電路，所述第一選擇電路對應(yīng)于所述第九nmos管，所述第二選擇電路對應(yīng)于所述第十nmos管，所述第三選擇電路對應(yīng)于所述第十一nmos管，所述第一選擇電路、所述第二選擇電路及所述第三選擇電路均包括傳輸門及第十反相器；

8.根據(jù)權(quán)利要求7所述的同步時鐘信號生成電路，其特征在于，所述傳輸門包括第五pmos管及第十二nmos管；所述第十二nmos管的柵極與所述第十反相器的第一端電連接，所述第五pmos管的柵極與所述第十反相器的第二端電連接，所述第五pmos管的漏極與所述第十二nmos管的源極均與所述第六反相器的第二端電連接，所述第五pmos管的源極與所述第十二nmos管的漏極均與對應(yīng)的nmos管的柵極電連接，所述第五pmos管的襯底與電源正極電連接，所述第十二nmos管的襯底與電源負(fù)極電連接。

9.根據(jù)權(quán)利要求1所述的同步時鐘信號生成電路，其特征在于，所述波形整合電路包括第二或門電路及第十一反相器，所述第二或門電路的第一輸入端與所述異步時鐘采樣電路的輸出端電連接，所述第二或門電路的第二輸入端與所述二級高電平脈沖擴沿電路的輸出端電連接，所述第二或門電路的輸出端與所述第十一反相器的第一端電連接，所述第十一反相器的第二端用于與所述同步時鐘信號接收器電連接。

10.一種同步時鐘信號生成方法，其特征在于，應(yīng)用于如權(quán)利要求1至9任一項所述的同步時鐘信號生成電路，所述同步時鐘信號生成方法包括：

技術(shù)總結(jié)
本申請?zhí)峁┝艘环N同步時鐘信號生成電路及方法，該同步時鐘信號生成電路包括：依次電連接的異步時鐘采樣電路、一級高電平脈沖擴沿電路、二級高電平脈沖擴沿電路及波形整合電路，且異步時鐘采樣電路的輸出端還與波形整合電路的輸入端連接。通過異步時鐘采樣電路將輸入的多路異步時鐘信號轉(zhuǎn)換為脈沖信號，然后再對脈沖信號進行兩級高電平脈沖擴沿，得到一個預(yù)設(shè)脈寬的脈沖信號，將該擴沿后的脈沖信號與初始的脈沖信號進行整合，從而能夠?qū)σ粋€時鐘周期中的最后一個時鐘脈沖信號的脈寬進行加寬，由此可以得到滿足時鐘脈寬條件，以及滿足時序單元建立時間與保持時間要求的同步時鐘信號。

技術(shù)研發(fā)人員：賈柱良,張燚,何凱,莫玉舒,張超建,邱玉泉
受保護的技術(shù)使用者：深圳市國微電子有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6