本發(fā)明屬于doherty功率放大器，具體地涉及一種級(jí)聯(lián)式doherty功率放大器。

背景技術(shù)：

1、射頻功率放大器是通信基站系統(tǒng)中發(fā)射機(jī)末端的關(guān)鍵元件。功率放大器的效率對(duì)于系統(tǒng)功耗以及散熱起著很大的重用。尤其是5g系統(tǒng)中，massive?mimo的架構(gòu)對(duì)系統(tǒng)功耗以及設(shè)備體積提除了更高的要求，因此提高功率放大器的效率成為設(shè)計(jì)中的越來(lái)越重要指標(biāo)。

2、doherty放大器是提高功率放大器效率的一種常用的手段。為了進(jìn)一步提升級(jí)聯(lián)功放整體的效率，可以將單末級(jí)doherty改成級(jí)聯(lián)doherty。如圖1所示，級(jí)聯(lián)doherty的原理是先將單個(gè)驅(qū)動(dòng)放大器和單個(gè)末級(jí)放大器級(jí)聯(lián)起來(lái)形成一個(gè)高增益的單路功率放大器，然后再將兩個(gè)高增益的單路放大器采用doherty電路的方式進(jìn)行合成。這樣由于單個(gè)末級(jí)放大器的增益相對(duì)比較高，因此單個(gè)驅(qū)動(dòng)放大器的輸出功率就會(huì)減小，同時(shí)由于另一路的驅(qū)動(dòng)放大器工作在高效率的c類(lèi)狀態(tài)，使得整個(gè)驅(qū)動(dòng)放大器消耗的功率大大減小。這樣就提升了級(jí)聯(lián)功放整體的效率。

3、但是這樣的級(jí)聯(lián)doherty放大器存在以下缺點(diǎn)：

4、1、驅(qū)動(dòng)功率放大器和末級(jí)功率放大器的工藝參數(shù)往往不一樣，比如閾值電壓、跨導(dǎo)、單位尺寸柵極漏極寄生參數(shù)會(huì)有所不同。這樣使得級(jí)聯(lián)電路性能產(chǎn)生波動(dòng)，這種性能的波動(dòng)在doherty合路中更為明顯。從而影響產(chǎn)品的一致性。

5、2、驅(qū)動(dòng)功率放大器和末級(jí)功率放大器閾值電壓的不同使得兩者需要各自獨(dú)立的供電電路實(shí)現(xiàn)不同的供電電壓。這樣使得電路復(fù)雜性大大增加。

技術(shù)實(shí)現(xiàn)思路

1、針對(duì)上述存在的技術(shù)問(wèn)題，本發(fā)明目的在于提供一種級(jí)聯(lián)式doherty功率放大器，將驅(qū)動(dòng)晶體管和末級(jí)晶體管集成在一塊晶片上，驅(qū)動(dòng)晶體管和末級(jí)晶體管的柵極和漏極交錯(cuò)放置，并且驅(qū)動(dòng)晶體管和末級(jí)晶體管處于隔離狀態(tài)，驅(qū)動(dòng)晶體管和末級(jí)晶體管具有相同的工藝參數(shù)，相位也具有高度的一致性，降低了成本，提高了級(jí)聯(lián)功放整體的效率。

2、為了解決現(xiàn)有技術(shù)中的這些問(wèn)題，本發(fā)明提供的技術(shù)方案是：

3、一種級(jí)聯(lián)式doherty功率放大器，包括主放大器，及至少一個(gè)輔放大器，所述主放大器和輔放大器分別包括前級(jí)驅(qū)動(dòng)放大器和末級(jí)放大器，所述前級(jí)驅(qū)動(dòng)放大器包括驅(qū)動(dòng)輸入匹配電路，所述前級(jí)驅(qū)動(dòng)放大器和末級(jí)放大器間通過(guò)輸入匹配電路連接，所述末級(jí)放大器連接輸出匹配電路，主路輸出匹配電路與輔路匹配放大器通過(guò)延遲線連接，所述前級(jí)驅(qū)動(dòng)放大器包括第一晶體管，所述末級(jí)放大器包括第二晶體管，所述第一晶體管和所述第二晶體管集成在一塊晶片上，所述第一晶體管和所述第二晶體管的柵極和漏極交錯(cuò)放置，所述第一晶體管的柵極與所述第二晶體管的漏極在所述晶片的同一側(cè)，所述第一晶體管的漏極與所述第二晶體管的柵極在所述晶片的另一側(cè)，所述第一晶體管和所述第二晶體管處于隔離狀態(tài)，所述第一晶體管和所述第二晶體管具有相同的工藝參數(shù)。

4、優(yōu)選的技術(shù)方案中，所述晶片上所述第一晶體管和所述第二晶體管間設(shè)置有隔離地孔。

5、優(yōu)選的技術(shù)方案中，所述第一晶體管采用多單元結(jié)構(gòu)，柵極連接阻尼電阻。

6、優(yōu)選的技術(shù)方案中，所述第一晶體管和第二晶體管的柵極供電分別通過(guò)輸入匹配電路和驅(qū)動(dòng)輸入匹配電路后在同一個(gè)引腳相連。

7、優(yōu)選的技術(shù)方案中，主路第一晶體管的柵極和輔路第一晶體管的柵極分別連接主路驅(qū)動(dòng)輸入匹配電路和輔路驅(qū)動(dòng)輸入匹配電路，所述主路驅(qū)動(dòng)輸入匹配電路和輔路驅(qū)動(dòng)輸入匹配電路與輸入功分器相連，輔路輸出匹配電路與輸出延遲線的連接點(diǎn)作為最后信號(hào)輸出端。

8、優(yōu)選的技術(shù)方案中，所述延遲線的電長(zhǎng)度根據(jù)主路第二晶體管的輸出阻抗電長(zhǎng)度以及主路輸出匹配電路的電長(zhǎng)度進(jìn)行調(diào)節(jié)，延遲線的電長(zhǎng)度、主路第二晶體管的輸出阻抗等效電長(zhǎng)度以及主路輸出匹配電路的電長(zhǎng)度相加為90度的整數(shù)倍。

9、優(yōu)選的技術(shù)方案中，輔路第二晶體管的輸出阻抗的等效電長(zhǎng)度與輔路輸出匹配電路的電長(zhǎng)度相加為180度的整數(shù)倍。

10、優(yōu)選的技術(shù)方案中，主路輸入匹配電路由第一集成無(wú)源器件實(shí)現(xiàn)，主路輸出匹配電路和延遲線由第二集成無(wú)源器件實(shí)現(xiàn)，輔路輸入匹配電路由第三集成無(wú)源器件實(shí)現(xiàn)，輔路輸出匹配電路由第四集成無(wú)源器件實(shí)現(xiàn)，輸入功分器、主路驅(qū)動(dòng)輸入匹配電路及輔路驅(qū)動(dòng)輸入匹配電路由第五集成無(wú)源器件實(shí)現(xiàn)，所有集成無(wú)源器件與集成有第一晶體管和第二晶體管的主路晶片和輔路晶片均放置于封裝底座，所述第五集成無(wú)源器件位于所述第一集成無(wú)源器件和所述第三集成無(wú)源器件的中間位置，并且位于所述主路晶片和輔路晶片的中間位置。

11、優(yōu)選的技術(shù)方案中，主路第二晶體管的柵極通過(guò)第一鍵合線組連接第一集成無(wú)源器件，主路第一晶體管的漏極通過(guò)第二鍵合線組連接第一集成無(wú)源器件，主路第二晶體管的漏極通過(guò)第三鍵合線組連接第二集成無(wú)源器件，主路第一晶體管的柵極通過(guò)第四鍵合線組連接第五集成無(wú)源器件，輔路第二晶體管的柵極通過(guò)第七鍵合線組連接第三集成無(wú)源器件，輔路第一晶體管的漏極通過(guò)第八鍵合線組連接第三集成無(wú)源器件，輔路第二晶體管的漏極通過(guò)第六鍵合線組連接第四集成無(wú)源器件，輔路第一晶體管的柵極通過(guò)第五鍵合線組連接第五集成無(wú)源器件，第一集成無(wú)源器件通過(guò)第十鍵合線組與第五集成無(wú)源器件連接，第三集成無(wú)源器件通過(guò)第九鍵合線組與第五集成無(wú)源器件連接，第二集成無(wú)源器件通過(guò)第十三鍵合線組與第四集成無(wú)源器件連接，輸入信號(hào)引腳通過(guò)第十一鍵合線組連接第五集成無(wú)源器件，輸出信號(hào)引腳通過(guò)第十二鍵合線組連接第二集成無(wú)源器件，主路柵極供電引腳通過(guò)第十四鍵合線組連接第一集成無(wú)源器件，輔路柵極供電引腳通過(guò)第十六鍵合線組連接第三集成無(wú)源器件，主路第二晶體管漏極供電引腳通過(guò)第十五鍵合線組連接第二集成無(wú)源器件，主路第一晶體管漏極供電引腳通過(guò)第十八鍵合線組連接第一集成無(wú)源器件，輔路第二晶體管漏極供電引腳通過(guò)第十七鍵合線組連接第四集成無(wú)源器件，輔路第一晶體管漏極供電引腳通過(guò)第十九鍵合線組連接第三集成無(wú)源器件。

12、相對(duì)于現(xiàn)有技術(shù)中的方案，本發(fā)明的優(yōu)點(diǎn)是：

13、1、級(jí)聯(lián)doherty效率相比傳統(tǒng)的class?ab加doherty末級(jí)可以較大程度的提高效率。由于將級(jí)聯(lián)兩級(jí)集成在同一晶片上，因此具有相同的工藝參數(shù)，比如閾值電壓、跨導(dǎo)、單位尺寸柵極漏極寄生參數(shù)。從而使得兩者的開(kāi)啟電壓完全一致，相位也具有高度的一致性，使得級(jí)聯(lián)doherty性能的不一致問(wèn)題得到妥善解決。

14、2、柵壓的一致性使得兩級(jí)柵壓可以通過(guò)同一pin腳供電，相比傳統(tǒng)的方案，柵壓供電數(shù)目減小一倍。很大程度提高了級(jí)聯(lián)doherty的易用性，簡(jiǎn)化電路布局，節(jié)省成本。

15、3、由于將級(jí)聯(lián)兩級(jí)集成在同一晶片上，使得散熱較少的驅(qū)動(dòng)芯片也能分擔(dān)末級(jí)輸出的能量耗散。在一定程度上降低了器件整體的熱阻。

16、4、采用將驅(qū)動(dòng)的柵極與末級(jí)的漏極置于同一側(cè)以及驅(qū)動(dòng)的漏極與末級(jí)的柵極置于同一側(cè)的布局方式。使得兩級(jí)doherty級(jí)聯(lián)時(shí)走線不需要跨線。改善穩(wěn)定性，同時(shí)很大程度上簡(jiǎn)化了電路設(shè)計(jì)。

17、5、將以前只能用mmic解決的問(wèn)題，采用分立晶體管加匹配的形式實(shí)現(xiàn)，進(jìn)一步降低了成本。