本實用新型涉及電信領(lǐng)域，特別是涉及一種基于FPGA的梳狀譜信號發(fā)生器。

背景技術(shù)：

梳狀譜發(fā)生器是寬帶捷變頻頻率綜合器的一項關(guān)鍵技術(shù)，能夠簡單、高效地產(chǎn)生多功能捷變頻雷達頻率源需要的低雜散、低相位噪聲的基頻信號。

常用的梳狀譜實現(xiàn)方式，主要有以下兩種：

方式一：利用儲能元件充放電得到持續(xù)時間較短的信號，通過脈沖成行網(wǎng)絡(luò)整形形成滿足要求的脈沖波形，這類器件包括隧道二極管、階躍恢復(fù)二極管、雪崩晶體三極管、俘越二極管和脈沖放電管等。基本實現(xiàn)方式是利用隧道二極管特殊的能帶結(jié)構(gòu)產(chǎn)生隧道電流，可得到振幅為幾百mV，上升沿達幾十ps的窄脈沖。基本實現(xiàn)原理圖如圖1所示。

利用方式一產(chǎn)生梳狀譜，主要存在以下問題：

1、階躍管利用電荷儲存效應(yīng)產(chǎn)生階躍恢復(fù)的性質(zhì)，與電感構(gòu)成振蕩回路后可生產(chǎn)振幅為幾V到十幾V的ns和亞ns脈沖；雪崩晶體管和俘越二極管利用晶體管的雪崩擊穿特性，生成振幅可達幾十V到幾百V的脈沖；脈沖放電管利用高壓電將火花隙擊穿后產(chǎn)生電離，可產(chǎn)生幅度超過幾百V的亞ns脈沖。目前，上述器件為主的電路由于存在放電拖尾現(xiàn)象，所產(chǎn)生的脈沖波形不穩(wěn)定；

2、梳狀譜的帶寬不能實時調(diào)制；

3、梳狀譜的譜間隔不能實時調(diào)制；

4、梳狀譜的帶寬以外的諧波大；

5、功率譜不平坦；

6、靈活性差，可生產(chǎn)性差及體積較大。

方式二：梳狀譜的實現(xiàn)主要由驅(qū)動放大器、偏置電路、匹配網(wǎng)絡(luò)和脈沖發(fā)生器組成，其中，脈沖發(fā)生器的設(shè)計是梳狀譜電路設(shè)計的重點。利用階躍恢復(fù)二極管(SRD)的強非線性特點來產(chǎn)生窄電路脈沖?；緦崿F(xiàn)原理圖如圖2所示。

利用方式二產(chǎn)生梳狀譜，主要存在以下問題：

1、要使SRD產(chǎn)生的諧波能量不能反竄到放大器中，需要在偏置電路與脈沖發(fā)生器之間，必須設(shè)計合適的匹配網(wǎng)絡(luò)，將放大的功率有效地加在SRD上，最大限度地產(chǎn)生更強的極窄電流脈沖，這種實現(xiàn)方式難度大，質(zhì)量差；

2、梳狀譜的帶寬不能實時調(diào)制；

3、梳狀譜的譜間隔不能實時調(diào)制

4、梳狀譜的帶寬以外的諧波大；

5、功率譜不平坦；

6、靈活性差，可生產(chǎn)性差及體積較大。

上述兩種梳狀譜的實現(xiàn)方式，是基于模擬電路實現(xiàn)的，都存在帶寬、譜間隔不能夠?qū)崟r調(diào)制、靈活性差、梳狀譜質(zhì)量差的普遍問題。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于：針對現(xiàn)有梳狀譜發(fā)生方式存在的帶寬、譜間隔不能夠?qū)崟r調(diào)制、靈活性差、梳狀譜質(zhì)量差的技術(shù)問題，提出一種基于FPGA的梳狀譜信號發(fā)生器。

本實用新型采用的技術(shù)方案如下：

一種基于FPGA的梳狀譜信號發(fā)生器，包括FPGA芯片，所述FPGA芯片的輸出端與DAC數(shù)模轉(zhuǎn)換器的數(shù)字信號輸入端連接、DAC數(shù)模轉(zhuǎn)換器的模擬信號輸出端與低通濾波器的輸入端連接、低通濾波器的輸出端與上變頻模塊的輸入端連接。在輸入控制信號的參與下，由FPGA產(chǎn)生所需梳狀譜對應(yīng)的數(shù)字信號，經(jīng)FPGA處理，由DAC實現(xiàn)數(shù)模轉(zhuǎn)換輸出帶梳狀譜的中頻信號，再由低通濾波器輸出，由上變頻模塊將梳狀譜信號搬移到需要設(shè)定的頻段。上變頻模塊的靈活多變，可以選擇輸出幾個GHz，甚至幾十個GHz的梳狀譜信號。

上述方案中，所述FPGA內(nèi)部包括用于合成數(shù)字基帶信號的DDS模塊，所述DDS模塊包括：頻率控制寄存器、高速相位累加器和正弦計算器。頻率控制寄存器用于裝載并寄存用戶輸入的頻率控制碼、高速相位累加器用于根據(jù)頻率控制碼在每個時鐘周期內(nèi)進行相位累加，得到一個相位值、正弦計算器用于對相位值計算數(shù)字化正弦波幅度。FPGA內(nèi)部DDS模塊形成基帶信號，由外部控制信號決定梳狀譜的譜密度和譜帶寬，DDS內(nèi)部信號合成，合成后的信號經(jīng)數(shù)字濾波器進行數(shù)字濾波，再經(jīng)數(shù)字上變頻實現(xiàn)數(shù)字梳狀譜的合成，產(chǎn)生的數(shù)字信號不易受外界干擾。

上述方案中，所述FPGA芯片的控制信號輸入端還連接有外部控制信號輸出端連接，具體為外部控制信號輸出端與DDS模塊相連以輸入頻率相位控制字。DDS模塊對其輸入信號進行合成。

所述外部控制信號輸出端具體為控制器輸出端或鍵盤。

上述方案中，所述FPGA芯片選用FLEX10K芯片，所述DAC數(shù)模轉(zhuǎn)換器選用ADV7120芯片，F(xiàn)LEX10K的引腳1與ADV7120芯片的引腳25連接以向ADV7120芯片提供使能信號，F(xiàn)LEX10K的引腳2與ADV7120芯片的引腳15連接以向ADV7120芯片提供時鐘信號，F(xiàn)LEX10K的引腳9、引腳11、引腳12、引腳14、引腳16、引腳17、引腳18、引腳19分別與ADV7120芯片的R0-R7引腳相連以向ADV7120芯片提供所需梳狀譜對應(yīng)的數(shù)字信號，所述ADV7120芯片的G0-G7引腳、R0-R7引腳、IOG引腳、IOR引腳接地，IOG引腳連接到低通濾波器的輸入端以輸出梳狀譜。只需占有一個R通道，當(dāng)需要三路梳狀譜產(chǎn)生時，G通道、B通道均可接入電路。

上述方案中，所述低通濾波器為帶有寬帶放大器的LC低通濾波器，所述LC低通濾波器包括依次連接的低通濾波電路、寬帶放大電路與射極跟隨器；

所述低通濾波電路包括濾波電感L1、濾波電容C1，所述濾波電感L1的一端與DAC數(shù)模轉(zhuǎn)換器的模擬信號輸出端連接；

所述寬帶放大電路包括放大器Q1，所述放大器Q1的基極連接有對地可調(diào)電阻R1到地，發(fā)射極連接有對地電阻R2、旁路電容C2到地，集電極連接有電感L2到電源,調(diào)節(jié)R1可以實現(xiàn)三極管工作在線性放大區(qū)，加入對地電阻R2引入直流負反饋穩(wěn)定Q點，調(diào)節(jié)旁路電容C2、電感L2可以實現(xiàn)調(diào)節(jié)頻率覆蓋范圍以及頻率覆蓋范圍內(nèi)信號的放大；采用寬帶放大電路可以對一個頻帶內(nèi)的信號進行放大，并非只能對單點頻率信號放大，頻譜發(fā)生器擁有較寬的頻帶，引入寬帶放大電路能夠?qū)Ω鱾€頻率信號進行處理。

所述射極跟隨器包括放大器Q2，所述放大器Q2的基極通過耦合電容C3與放大器Q1的集電極連接，并通過偏置電阻Rb連接到集電極，發(fā)射極通過電阻Re連接到地，并通過耦合電容C4與上變頻模塊的輸入端連接，集電極通過π型電路連接到電源VCC，所述π型電路包括電感L3、并聯(lián)在電感兩端的電容C5、電容C6，電容C5、電容C6另一端共地。π型電路可以消除寄生振蕩，引入射極跟隨器，隔開輸入級和輸出級，避免后級負載對前級放大倍數(shù)的影響。

綜上，由于采用了上述技術(shù)方案，本實用新型的有益效果是：

本實用新型為基于FPGA的梳狀譜信號發(fā)生器，優(yōu)于模擬梳狀譜發(fā)生器，在輸入控制信號的參與下，由FPGA內(nèi)部DDS合成可靈活改變的基帶梳狀譜信號，經(jīng)過內(nèi)部數(shù)字低通濾波器和數(shù)字上變頻算法產(chǎn)生相應(yīng)梳狀譜的數(shù)字信號，由DAC實現(xiàn)數(shù)模轉(zhuǎn)換輸出帶梳狀譜的中頻信號，再由低通濾波器輸出，由上變頻模塊將梳狀譜信號搬移到需要設(shè)定的頻段，輸出所需的梳狀譜。本新型實現(xiàn)方式為數(shù)字實現(xiàn)方式，較傳統(tǒng)模擬實現(xiàn)方式，該設(shè)計靈活，在輸入控制信號的參與下，可設(shè)定任意梳狀譜信號帶寬、任意譜間隔的信號；此外，上變頻模塊靈活多變，可以選擇輸出幾個GHz，甚至幾十個GHz的梳狀譜信號。生成的梳狀譜具有平坦度好、受溫度等環(huán)境因素影響小、帶寬可靈活配置等優(yōu)點。

附圖說明

圖1是傳統(tǒng)梳狀譜實現(xiàn)方式一的原理框圖；

圖2是傳統(tǒng)梳狀譜實現(xiàn)方式二的原理框圖；

圖3是本實用新型的原理框圖；

圖4是本實用新型FPGA內(nèi)部處理流程圖；

圖5是本實用新型FPGA與DAC數(shù)模轉(zhuǎn)換器的電路連接圖；

圖6是本實用新型低通濾波器的電路原理圖；

具體實施方式

為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。

如圖所示，一種基于FPGA的梳狀譜信號發(fā)生器，包括FPGA芯片，F(xiàn)PGA芯片的輸出端與DAC數(shù)模轉(zhuǎn)換器的數(shù)字信號輸入端連接、DAC數(shù)模轉(zhuǎn)換器的模擬信號輸出端與低通濾波器的輸入端連接、低通濾波器的輸出端與上變頻模塊的輸入端連接。在輸入控制信號的參與下，由FPGA產(chǎn)生所需梳狀譜對應(yīng)的數(shù)字信號，經(jīng)FPGA處理，由DAC實現(xiàn)數(shù)模轉(zhuǎn)換輸出帶梳狀譜的中頻信號，再由低通濾波器輸出，由上變頻模塊將梳狀譜信號搬移到需要設(shè)定的頻段。上變頻模塊的靈活多變，可以選擇輸出幾個GHz，甚至幾十個GHz的梳狀譜信號。

優(yōu)選地，F(xiàn)PGA內(nèi)部包括用于合成數(shù)字基帶信號的DDS模塊，DDS模塊包括：頻率控制寄存器、高速相位累加器和正弦計算器。頻率控制寄存器用于裝載并寄存用戶輸入的頻率控制碼、高速相位累加器用于根據(jù)頻率控制碼在每個時鐘周期內(nèi)進行相位累加，得到一個相位值、正弦計算器用于對相位值計算數(shù)字化正弦波幅度。FPGA內(nèi)部DDS模塊形成基帶信號，由外部控制信號決定梳狀譜的譜密度和譜帶寬，DDS內(nèi)部信號合成，合成后的信號經(jīng)數(shù)字濾波器進行數(shù)字濾波，再經(jīng)數(shù)字上變頻實現(xiàn)數(shù)字梳狀譜的合成，產(chǎn)生的數(shù)字信號不易受外界干擾。

優(yōu)選地，F(xiàn)PGA芯片的控制信號輸入端還連接有外部控制信號輸出端連接，具體為外部控制信號輸出端與DDS模塊相連以輸入頻率相位控制字。DDS模塊對其輸入信號進行合成。

外部控制信號輸出端具體為控制器輸出端或鍵盤。

優(yōu)選地，F(xiàn)PGA芯片選用FLEX10K芯片，DAC數(shù)模轉(zhuǎn)換器選用ADV7120芯片，F(xiàn)LEX10K的引腳1與ADV7120芯片的引腳25連接以向ADV7120芯片提供使能信號，F(xiàn)LEX10K的引腳2與ADV7120芯片的引腳15連接以向ADV7120芯片提供時鐘信號，F(xiàn)LEX10K的引腳9、引腳11、引腳12、引腳14、引腳16、引腳17、引腳18、引腳19分別與ADV7120芯片的R0-R7引腳相連以向ADV7120芯片提供所需梳狀譜對應(yīng)的數(shù)字信號，ADV7120芯片的G0-G7引腳、R0-R7引腳、IOG引腳、IOR引腳接地，IOG引腳連接到低通濾波器的輸入端以輸出梳狀譜。只需占有一個R通道，當(dāng)需要三路梳狀譜產(chǎn)生時，G通道、B通道均可接入電路。

優(yōu)選地，低通濾波器為帶有寬帶放大器的LC低通濾波器，LC低通濾波器包括依次連接的低通濾波電路、寬帶放大電路與射極跟隨器；

低通濾波電路包括濾波電感L1、濾波電容C1，濾波電感L1的一端與DAC數(shù)模轉(zhuǎn)換器的模擬信號輸出端連接；

寬帶放大電路包括放大器Q1，放大器Q1的基極連接有對地可調(diào)電阻R1到地，發(fā)射極連接有對地電阻R2、旁路電容C2到地，集電極連接有電感L2到電源,調(diào)節(jié)R1可以實現(xiàn)三極管工作在線性放大區(qū)，加入對地電阻R2引入直流負反饋穩(wěn)定Q點，調(diào)節(jié)旁路電容C2、電感L2可以實現(xiàn)調(diào)節(jié)頻率覆蓋范圍以及頻率覆蓋范圍內(nèi)信號的放大；采用寬帶放大電路可以對一個頻帶內(nèi)的信號進行放大，并非只能對單點頻率信號放大，頻譜發(fā)生器擁有較寬的頻帶，引入寬帶放大電路能夠?qū)Ω鱾€頻率信號進行處理。

射極跟隨器包括放大器Q2，放大器Q2的基極通過耦合電容C3與放大器Q1的集電極連接，并通過偏置電阻Rb連接到集電極，發(fā)射極通過電阻Re連接到地，并通過耦合電容C4與上變頻模塊的輸入端連接，集電極通過π型電路連接到電源VCC，π型電路包括電感L3、并聯(lián)在電感兩端的電容C5、電容C6，電容C5、電容C6另一端共地。π型電路可以消除寄生振蕩，引入射極跟隨器，隔開輸入級和輸出級，避免后級負載對前級放大倍數(shù)的影響。

以上僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。