本實用新型屬于頻率合成器技術(shù)領(lǐng)域，涉及一種小型化寬帶低雜散微波頻率合成器。

背景技術(shù)：

目前，測試設(shè)備的發(fā)展趨勢是小型化、模塊化、標(biāo)準(zhǔn)化?？蛻敉ǔＯＭ麑⒐δ懿煌哪K進行組合，即可搭建出具備多種參數(shù)測試能力的測試設(shè)備。這就使得組件測試設(shè)備的模塊必須具備小型化、模塊化、標(biāo)準(zhǔn)化的要求。

微波頻率合成器是一種重要的微波測試設(shè)備，國內(nèi)鮮有標(biāo)準(zhǔn)的小型化、模塊化產(chǎn)品。這主要限制于具有較寬頻帶且具有較高性能指標(biāo)的微波頻率合成器的實現(xiàn)方案較為復(fù)雜，實現(xiàn)小型化難度較大。

技術(shù)實現(xiàn)要素：

本實用新型要解決的技術(shù)問題是：提供一種小型化、寬頻帶、低雜散的微波頻率合成器。

本實用新型采取的技術(shù)方案為： 一種小型化寬帶低雜散微波頻率合成器，包括100MHz恒溫晶振和鑒頻鑒相器一以及FPGA控制電路，100MHz恒溫晶振輸出端連接到鑒頻鑒相器一的參考輸入端，鑒頻鑒相器一的輸出端連接到環(huán)路濾波器輸入端，環(huán)路濾波器輸出端連接到壓控振蕩器一的壓控端，壓控振蕩器一輸出端經(jīng)功分器一分為兩路，其中一路經(jīng)除N分頻器一后連接到鑒頻鑒相器一的射頻輸入端，F(xiàn)PGA控制電路連接到除N分頻器一的控制端，F(xiàn)PGA控制電路用于設(shè)置除N分頻器一的N值在27-35間變化；

功分器一的另一路輸出端連接到AD9914型的DDS的參考信號端，F(xiàn)PGA控制電路與DDS的控制端連接，F(xiàn)PGA控制電路用于設(shè)置DDS輸出500MHz-750MHz帶寬的差分信號，DDS輸出端連接到雙端轉(zhuǎn)單端變壓器的輸入端，雙端轉(zhuǎn)單端變壓器的輸出端連接到放大器一的輸入端，放大器一的輸出端連接到鑒頻鑒相器二的參考輸入端，鑒頻鑒相器二的輸出端連接到環(huán)路濾波器二的輸入端，環(huán)路濾波器輸出端連接到壓控振蕩器二的壓控端，壓控振蕩器二輸出端經(jīng)功分器二分為兩路，其中一路依次經(jīng)過連接的四分頻器、低通濾波器以及除N分頻器二后連接到鑒頻鑒相器二的射頻輸入端，另一路連接到放大器二，F(xiàn)PGA控制電路連接到除N分頻器二的控制端和四分頻器的控制端，F(xiàn)PGA控制電路用于設(shè)置除N分頻器的N值在4-6間變化。

本實用新型的有益效果：與現(xiàn)有技術(shù)相比，本實用新型效果如下：

1）本實用新型將高參考時鐘DDS輸出信號作為鎖相環(huán)電路的參考信號，且DDS的參考時鐘可以變化。采用這種頻率合成方案，可以提高DDS的輸出帶寬，進而降低了鎖相環(huán)的倍頻次數(shù)，同時由于DDS的參考可變，可以通過改變參考信號使DDS存在的固有雜散遠(yuǎn)離環(huán)路濾波器通帶，降低輸出信號雜散抑制。這種方式大大簡化了寬帶微波頻率合成器的設(shè)計電路，且輸出信號指標(biāo)有效改善，從而使微波頻率合成器實現(xiàn)小型化、寬頻帶、低雜散的效果；

2）本發(fā)明采用高參考時鐘DDS的應(yīng)用，充分利用其高頻率分辨率、寬帶輸出、低雜散的特性，可通過單個鎖相環(huán)電路，可以使輸出信號頻率和帶寬得到提高，同時保證了輸出信號具有良好的指標(biāo)；

3）將兩種優(yōu)勢技術(shù)結(jié)合，以簡單有效的方式實現(xiàn)了寬帶微波頻率合成器小型化設(shè)計。

附圖說明

圖1為本實用新型的控制連接結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖及具體的實施例對本實用新型進行進一步介紹。

實施例：如圖1所示，一種小型化寬帶低雜散微波頻率合成器，包括100MHz恒溫晶振1、鑒頻鑒相器一2、環(huán)路濾波器一3、壓控振蕩器一4、功分器一5、除N分頻器一 6、AD9914型DDS 7、雙端轉(zhuǎn)單端變壓器8、放大器一9、鑒頻鑒相器二10、環(huán)路濾波器二14、壓控振蕩器二15、功分器二16、四分頻器 13、低通濾波器12、除N分頻器二11、放大器二17和FPGA控制電路18；

100MHz恒溫晶振1信號輸出端101連接到鑒頻鑒相器一2的參考輸入端，鑒頻鑒相器一2的信號輸出端102連接到環(huán)路濾波器3輸入端，環(huán)路濾波器3信號輸出端103連接到壓控振蕩器一4的壓控端，壓控振蕩器一4信號輸出端104經(jīng)功分器一5分為兩路，其中一路信號輸出端106輸入除N分頻器一6的輸入端，除N分頻器一6的信號輸出端107連接到鑒頻鑒相器一2的射頻輸入端，F(xiàn)PGA控制電路的信號控制端302連接到除N分頻器一6的控制端，F(xiàn)PGA控制電路18用于設(shè)置除N分頻器一的N值在27-35間變化；

功分器一5的另一路信號輸出端105連接到AD9914型的DDS的參考信號端，F(xiàn)PGA控制電路18與DDS 7的控制端連接，通過FPGA控制電路18設(shè)置DDS 7輸出500MHz-750MHz帶寬的差分信號，DDS 7信號輸出端108連接到雙端轉(zhuǎn)單端變壓器8的輸入端，雙端轉(zhuǎn)單端變壓器8的信號輸出端109連接到放大器一9的輸入端進行信號放大，放大器一9的信號輸出端110連接到鑒頻鑒相器二10的參考輸入端，鑒頻鑒相器二10的信號輸出端201連接到環(huán)路濾波器二14的輸入端，環(huán)路濾波器14信號輸出端202連接到壓控振蕩器二15的壓控端，壓控振蕩器二15信號輸出端203經(jīng)功分器二16分為兩路，其中一路信號輸出端204依次經(jīng)過連接的四分頻器13、低通濾波器14以及除N分頻器二15后連接到鑒頻鑒相器二206的射頻輸入端，另一路信號輸出端208連接到放大器二17后經(jīng)信號輸出端209獲得最終寬帶微波信號，F(xiàn)PGA控制電路18信號輸出端301連接到四分頻器13的控制端，F(xiàn)PGA控制電路18另一信號輸出端303連接到除N分頻器二11的控制端，F(xiàn)PGA控制電路用于設(shè)置除N分頻器的N值在4-6間變化。

上述鑒頻鑒相器一、環(huán)路濾波器一、壓控振蕩器一、功分器一、除N分頻器一構(gòu)成一個PLLa電路，通過FPGA控制電路控制除N分頻器一改變分頻比，可使恒溫晶振輸出的100MHz信號經(jīng)該PLLa電路后，輸出一個頻率可變的信號作為AD9914型DDS的參考時鐘信號；環(huán)路濾波器二、壓控振蕩器二、功分器二、四分頻器、低通濾波器、除N分頻器二構(gòu)成一個PLLb電路，F(xiàn)PGA控制電路控制PLLb電路的除N分頻器b的分頻比以及四分頻器，DDS參考時鐘可變與分頻比可變的PLLb電路，使得DDS輸出雜散遠(yuǎn)離載波，進而改善射頻輸出信號的雜散抑制度。

以上所述，僅為本實用新型的具體實施方式，但本實用新型的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實用新型揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本實用新型的保護范圍之內(nèi)，因此，本實用新型的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準(zhǔn)。