技術(shù)總結(jié)
本發(fā)明提供了一種時鐘緩沖器驅(qū)動電路及FPGA，該電路包括：驅(qū)動電路及輸出電路，驅(qū)動電路及輸出電路及各電路對應(yīng)的控制電路均由MOS管實(shí)現(xiàn)。本發(fā)明采用mos管來實(shí)現(xiàn)時鐘緩沖器驅(qū)動電路，這種簡單的驅(qū)動電路既能提供較強(qiáng)的驅(qū)動能力，又保證了芯片的功耗以及版圖面積。
技術(shù)研發(fā)人員：李永;溫長清;包朝偉;唐萬韜
受保護(hù)的技術(shù)使用者：深圳市國微電子有限公司
文檔號碼：201611209485
技術(shù)研發(fā)日：2016.12.23
技術(shù)公布日：2017.06.13