本發(fā)明涉及微功率無線通信技術(shù)領(lǐng)域，具體涉及一種低噪聲放大器及其控制方法。

背景技術(shù)：

低噪聲放大器是一種噪聲系數(shù)很低的放大器，一般用作各類無線電接收機的高頻或中頻前置放大器，以及高靈敏度電子探測設(shè)備的放大電路。低噪聲放大器主要用于在保持低噪聲的條件下，放大天線從空中接收到的微弱信號并傳輸?shù)胶蠹墸捎谔幱谏漕l接收的最前端，低噪聲放大器對于整個接收機性能有重要影響。低噪聲放大器的主要性能設(shè)計要求包括輸入阻抗匹配、噪聲系數(shù)低、足夠的增益，以及合適的功耗和線性度。

目前，寬帶低噪聲放大器主要包括圖1-3分別所示的共源型低噪聲放大器、共柵型低噪聲放大器和電阻反饋型低噪聲放大器，但是對上述低噪聲放大器的性能優(yōu)化時在滿足輸入阻抗匹配后不能同時優(yōu)化噪聲系數(shù)、增益和線性度，即不能實現(xiàn)輸入阻抗匹配、噪聲系數(shù)、增益和線性度的獨立優(yōu)化。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種低噪聲放大器及其控制方法，可以分別對低噪聲放大器的噪聲系數(shù)、帶寬、增益和輸入阻抗匹配進行獨立優(yōu)化調(diào)節(jié)。

第一方面，本發(fā)明中一種低噪聲放大器的技術(shù)方案是：

所述低噪聲放大器包括第一nmos晶體管單元、第二nmos晶體管單元、pmos晶體管單元和輸出級電路；

所述第一nmos晶體管單元的柵極連接所述低噪聲放大器的輸入端，源極連接電流源后接地，漏極分別與所述第二nmos晶體管單元的柵極和所述輸出級電路連接；

所述第二nmos晶體管的源極與所述輸入端連接，漏極與所述輸出級電路連接；

所述pmos晶體管單元的柵極與所述輸入端連接，源極連接于所述輸出級電路與第二nmos晶體管單元的漏極之間，漏極連接于所述第一nmos晶體管單元的漏極與第二nmos晶體管單元的柵極之間。

進一步地，本發(fā)明提供的一個優(yōu)選技術(shù)方案為：

所述第一nmos晶體管單元包括第一nmos晶體管和第二nmos晶體管；

所述第二nmos晶體管單元包括第三nmos晶體管和第四nmos晶體管；

所述pmos晶體管單元包括第一pmos晶體管和第二pmos晶體管；

所述輸入端包括正極輸入端和負(fù)極輸入端。

進一步地，本發(fā)明提供的一個優(yōu)選技術(shù)方案為：

所述第一nmos晶體管的柵極與所述正極輸入端連接，源極接地，漏極分別與所述第三nmos晶體管的柵極和所述輸出級電路連接；

所述第三nmos晶體管的源極與所述正極輸入端連接，漏極與所述輸出級電路連接；

所述第一pmos晶體管的柵極與所述正極輸入端連接，源極連接于所述輸出級電路與第三nmos晶體管的漏極之間，漏極連接于所述第一nmos晶體管的漏極與第三nmos晶體管的漏極柵極之間。

進一步地，本發(fā)明提供的一個優(yōu)選技術(shù)方案為：

所述第二nmos晶體管的柵極與所述負(fù)極輸入端連接，源極接地，漏極分別與所述第四nmos晶體管的柵極和所述輸出級電路連接；

所述第四nmos晶體管的源極與所述負(fù)極輸入端連接，漏極與所述輸出級電路連接；

所述第二pmos晶體管的柵極與所述負(fù)極輸入端連接，源極連接于所述輸出級電路與第四nmos晶體管的漏極之間，漏極連接于所述第二nmos晶體管的漏極與第四nmos晶體管的漏極柵極之間。

進一步地，本發(fā)明提供的一個優(yōu)選技術(shù)方案為：所述輸出級電路包括第三nmos晶體管單元、負(fù)載阻抗單元和輸出端子；

所述第三nmos晶體管單元的柵極和源極分別與所述第一nmos晶體管單元連接，漏極與所述負(fù)載阻抗單元連接；

所述負(fù)載阻抗單元的另一端與所述第二nmos晶體管單元連接；

所述輸出端子連接于所述第三nmos晶體管單元的漏極與所述負(fù)載阻抗單元之間。

進一步地，本發(fā)明提供的一個優(yōu)選技術(shù)方案為：

所述第三nmos晶體管單元包括第五nmos晶體管和第六nmos晶體管；

所述負(fù)載阻抗單元包括第一負(fù)載阻抗和第二負(fù)載阻抗；

所述輸出端子包括正極輸出端子和負(fù)極輸出端子。

進一步地，本發(fā)明提供的一個優(yōu)選技術(shù)方案為：

所述第五nmos晶體管的源極與所述第一nmos晶體管單元內(nèi)第一nmos晶體管的漏極連接，柵極與所述第一nmos晶體管單元內(nèi)第二nmos晶體管的漏極連接，漏極與所述第一負(fù)載阻抗連接；所述第一負(fù)載阻抗的另一端與所述第二nmos晶體管單元內(nèi)第三nmos晶體管的漏極連接；

所述第六nmos晶體管的源極與所述第一nmos晶體管單元內(nèi)第二nmos晶體管的漏極連接，柵極與所述第一nmos晶體管單元內(nèi)第一nmos晶體管的漏極連接，漏極與所述第二負(fù)載阻抗連接；所述第二負(fù)載阻抗的另一端與所述第二nmos晶體管單元內(nèi)第四nmos晶體管的漏極連接；

所述負(fù)極輸出端子連接于所述第五nmos晶體管的漏極與第一負(fù)載阻抗之間；

所述正極輸出端子連接于所述第六nmos晶體管的漏極與第二負(fù)載阻抗之間。

進一步地，本發(fā)明提供的一個優(yōu)選技術(shù)方案為：

所述低噪聲放大器的輸出信號帶寬為470mhz～510mhz。

第二方面，本發(fā)明中一種低噪聲放大器的控制方法的技術(shù)方案是：

所述控制方法包括：

改變所述第三nmos晶體管和第四nmos晶體管的跨導(dǎo)，調(diào)節(jié)所述低噪聲放大器的輸出信號的帶寬；

改變所述第一pmos晶體管和第二pmos晶體管的跨導(dǎo)對所述低噪聲放大器進行輸入阻抗匹配調(diào)節(jié)；

改變所述第一負(fù)載阻抗和第二負(fù)載阻抗的阻抗值，調(diào)節(jié)所述輸出信號的增益；

改變所述第一nmos晶體管和第二nmos晶體管的跨導(dǎo)，和/或改變所述第一負(fù)載阻抗和第二負(fù)載阻抗的阻抗值，調(diào)節(jié)所述輸出信號的噪聲系數(shù)。

本發(fā)明的有益效果是：

1、本發(fā)明提供的一種低噪聲放大器，其pmos晶體管單元的源極與第二nmos晶體管單元的漏極連接，pmos晶體管單元的漏極與第二nmos晶體管單元的柵極連接形成并聯(lián)反饋結(jié)構(gòu)，有利于對低噪聲放大器進行輸入阻抗調(diào)節(jié)；

2、本發(fā)明提供的一種低噪聲放大器的控制方法，可以分別對低噪聲放大器的噪聲系數(shù)、帶寬、增益和輸入阻抗匹配進行獨立優(yōu)化調(diào)節(jié)。

附圖說明

圖1：共源型低噪聲放大器原理示意圖；

圖2：共柵型低噪聲放大器原理示意圖；

圖3：電阻反饋型低噪聲放大器原理示意圖；

圖4：本發(fā)明實施例中一種低噪聲放大器原理示意圖；

圖5：一種寬帶低噪聲放大器原理示意圖；

圖6：圖5所示寬帶低噪聲放大器的輸出信號頻帶示意圖；

圖7：另一種寬帶低噪聲放大器原理示意圖；

圖8：圖7所示寬帶低噪聲放大器的輸出信號頻帶示意圖；

圖9：有源并聯(lián)反饋型低噪聲放大器原理示意圖；

其中，1：第一nmos晶體管；2：第二nmos晶體管；3：第三nmos晶體管；4：第四nmos晶體管；5：第一pmos晶體管；6：第二pmos晶體管；7：第五nmos晶體管；8：第六nmos晶體管。

具體實施方式

為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地說明，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

下面分別結(jié)合附圖，對本發(fā)明實施例提供的一種低噪聲放大器進行說明。

圖4為本發(fā)明實施例中一種低噪聲放大器原理示意圖，如圖所示，本實施例中低噪聲放大器包括第一nmos晶體管單元、第二nmos晶體管單元、pmos晶體管單元和輸出級電路。其中各單元/電路的連接關(guān)系為：

第一nmos晶體管單元的柵極連接低噪聲放大器的輸入端，第一nmos晶體管單元的源極連接電流源后接地，第一nmos晶體管單元的漏極分別與第二nmos晶體管單元的柵極和輸出級電路連接。

第二nmos晶體管的源極與低噪聲放大器的輸入端連接，第二nmos晶體管的漏極與輸出級電路連接。

pmos晶體管單元的柵極與低噪聲放大器的輸入端連接，pmos晶體管單元的源極連接于輸出級電路與第二nmos晶體管單元的漏極之間，pmos晶體管單元的漏極連接于第一nmos晶體管單元的漏極與第二nmos晶體管單元的柵極之間。

本實施例中pmos晶體管單元的源極與第二nmos晶體管單元的漏極連接，pmos晶體管單元的漏極與第二nmos晶體管單元的柵極連接形成并聯(lián)反饋結(jié)構(gòu)，有利于對低噪聲放大器進行輸入阻抗調(diào)節(jié)。

進一步地，本實施例中低噪聲放大器的各單元還包括下述結(jié)構(gòu)。

本實施例中第一nmos晶體管單元包括第一nmos晶體管1和第二nmos晶體管2，第二nmos晶體管單元包括第三nmos晶體管3和第四nmos晶體管4，pmos晶體管單元包括第一pmos晶體管5和第二pmos晶體管6，輸入端包括正極輸入端vin+和負(fù)極輸入端vin-。其中，第一nmos晶體管1和第二nmos晶體管2形成差分輸入對，下面分別對第一nmos晶體管1和第二nmos晶體管2的連接關(guān)系進行具體說明。

1、第一nmos晶體管1

本實施例中第一nmos晶體管1的柵極與正極輸入端vin+連接，其源極連接電流源后接地，其漏極分別與第三nmos晶體管3的柵極和輸出級電路連接。

第三nmos晶體管3的源極與正極輸入端vin+連接，其漏極與輸出級電路連接。

第一pmos晶體管5的柵極與正極輸入端vin+連接，其源極連接于輸出級電路與第三nmos晶體管3的漏極之間，其漏極連接于第一nmos晶體管1的漏極與第三nmos晶體管3的漏極柵極之間。

2、第二nmos晶體管2

本實施例中第二nmos晶體管2的柵極與負(fù)極輸入端vin-連接，其源極連接電流源后接地，其漏極分別與第四nmos晶體管4的柵極和輸出級電路連接。

第四nmos晶體管4的源極與負(fù)極輸入端vin-連接，其漏極與輸出級電路連接。

第二pmos晶體管6的柵極與負(fù)極輸入端vin-連接，其源極連接于輸出級電路與第四nmos晶體管4的漏極之間，其漏極連接于第二nmos晶體管2的漏極與第四nmos晶體管4的漏極柵極之間。

本實施例中可以采用電流復(fù)用技術(shù)將輸入信號同時輸入到第一nmos晶體管1、第二nmos晶體管2、第一pmos晶體管3和第二pmos晶體管4。當(dāng)?shù)谝籶mos晶體管3和第二pmos晶體管4導(dǎo)通后，可以用于導(dǎo)通大部分的直流電流，而第三nmos晶體管3、第四nmos晶體管4和輸出級電路流經(jīng)較少的直流電流，從而可以降低輸出級電路內(nèi)負(fù)載阻抗對大電流信號的壓降。

進一步地，本實施例中低噪聲放大器的輸出級電路還包括下述結(jié)構(gòu)。

本實施例中輸出級電路包括第三nmos晶體管單元、負(fù)載阻抗單元和輸出端子，其中，

第三nmos晶體管單元的柵極和源極分別與第一nmos晶體管單元連接，漏極與負(fù)載阻抗單元連接。負(fù)載阻抗單元的另一端與第二nmos晶體管單元連接。輸出端子連接于第三nmos晶體管單元的漏極與負(fù)載阻抗單元之間。下面對各單元進行具體說明。

本實施例中第三nmos晶體管單元包括第五nmos晶體管7和第六nmos晶體管8，負(fù)載阻抗單元包括第一負(fù)載阻抗9和第二負(fù)載阻抗10，輸出端子包括正極輸出端子vout+和負(fù)極輸出端子vout-。其中，

1、第五nmos晶體管7

本實施例中第五nmos晶體管7的源極與第一nmos晶體管1的漏極連接，第五nmos晶體管7的柵極與第二nmos晶體管2的漏極連接，第五nmos晶體管7的漏極與第一負(fù)載阻抗9連接；第一負(fù)載阻抗9的另一端與第三nmos晶體管3的漏極連接。

2、第六nmos晶體管8

第六nmos晶體管8的源極與第二nmos晶體管2的漏極連接，第六nmos晶體管8柵極與第一nmos晶體管1的漏極連接，第六nmos晶體管8漏極與第二負(fù)載阻抗10連接；第二負(fù)載阻抗10的另一端與第四nmos晶體管4的漏極連接。

3、輸出端子

負(fù)極輸出端子vout-連接于第五nmos晶體管7的漏極與第一負(fù)載阻抗9之間，正極輸出端子vout+連接于第六nmos晶體管8的漏極與第二負(fù)載阻抗10之間。

本發(fā)明還提供了一種低噪聲放大器的控制方法，并給出了具體實施例。

本實施例中可以按照下述方法分別對低噪聲放大器的增益、帶寬、噪聲系數(shù)和輸入阻抗匹配進行獨立優(yōu)化調(diào)節(jié)。具體為：

1、帶寬

現(xiàn)有技術(shù)中主要包括兩種寬頻帶低噪聲放大器的設(shè)計方法，具體為：

圖5為一種寬帶低噪聲放大器原理示意圖，圖6為圖5所示寬帶低噪聲放大器的輸出信號頻帶示意圖，如圖所示，該低噪聲放大器包括多個窄帶低噪聲放大器，從而實現(xiàn)所需要的寬頻帶范圍。這種設(shè)計方法能夠獲得較高的放大器增益、較好的噪聲系數(shù)和較低的功耗，以及解決放大器后級的帶外線性度問題，但是這種寬帶低噪聲放大器的芯片尺寸較大且增益曲線不夠平坦。

圖7為另一種寬帶低噪聲放大器原理示意圖，圖8為圖7所示寬帶低噪聲放大器的輸出信號頻帶示意圖，如圖所示，該低噪聲放大器包括一個寬頻帶的低噪聲放大器實現(xiàn)所需要的寬頻帶范圍。這種設(shè)計方法能夠獲得較好的輸入阻抗匹配。

本實施例中低噪聲放大器的控制方法結(jié)合了上述兩種設(shè)計方法，首先通過改變第三nmos晶體管3和第四nmos晶體管4的跨導(dǎo)，調(diào)節(jié)低噪聲放大器的輸出信號的帶寬，獲得所需要的寬頻帶范圍。然后通過低噪聲放大器的外圍電路，可以采用巴倫電路獲取該寬頻帶范圍內(nèi)的特定頻率。例如低噪聲放大器的輸出信號的期望頻率為470mhz和790mhz兩個頻段，首先改變第三nmos晶體管3和第四nmos晶體管4的跨導(dǎo)，使得低噪聲放大器輸出470mhz～790mhz頻段，然后利用巴倫電路將輸出信號頻率調(diào)節(jié)到470mhz和790mhz對應(yīng)的窄帶頻率上。

2、輸入阻抗匹配調(diào)節(jié)

圖9為有源并聯(lián)反饋型低噪聲放大器原理示意圖，如圖所示，在nmos晶體管的漏極和柵極之間設(shè)置一條并聯(lián)反饋支路，該支路包括串聯(lián)的電阻rf和源極跟隨器，通過調(diào)節(jié)該并聯(lián)反饋支路使得rin＝rs，即實現(xiàn)了低噪聲放大器的輸入阻抗匹配。其中，rin為輸入阻抗，rs為源阻抗。

本發(fā)明中低噪聲放大器也采用了并聯(lián)反饋結(jié)構(gòu)，即pmos晶體管單元的源極與第二nmos晶體管單元的漏極連接，pmos晶體管單元的漏極與第二nmos晶體管單元的柵極連接形成并聯(lián)反饋結(jié)構(gòu)，從而可以通過改變第一pmos晶體管5和第二pmos晶體管6的跨導(dǎo)對低噪聲放大器進行輸入阻抗匹配調(diào)節(jié)。

3、增益

本實施例中可以通過改變第一負(fù)載阻抗和第二負(fù)載阻抗的阻抗值，調(diào)節(jié)輸出信號的增益。同時，輸出級電路分別與第一nmos晶體管單元、第二nmos晶體管單元和pmos晶體管單元是相互獨立的，所以可以分別對輸入阻抗和增益調(diào)節(jié)獨立進行優(yōu)化。

4、噪聲系數(shù)

本實施例中可以按照下式(1)計算得到圖9所示的低噪聲放大器的噪聲系數(shù)：

其中，av為該低噪聲放大器的增益，rs為源阻抗，gm_in為晶體管的跨導(dǎo)；gamma為晶體管溝道噪聲系數(shù)，對于飽和區(qū)工作的長溝道晶體管其值約為2/3，同時gamma隨著晶體管的特征尺寸的減小而變大；alpha為晶體管跨導(dǎo)與其漏極零偏置時漏極小信號導(dǎo)納的比值，一般的值為1。

較高的增益av為抑制電阻rf的噪聲貢獻，較高的晶體管的跨導(dǎo)gm_in可以抑制晶體管的噪聲貢獻，增加增益av和跨導(dǎo)gm_in可以抑制噪聲放大器輸出側(cè)的負(fù)載阻抗的噪聲貢獻。如前所述本發(fā)明中低噪聲放大器也采用了并聯(lián)反饋結(jié)構(gòu)，因此可以通過改變第一nmos晶體管和第二nmos晶體管的跨導(dǎo)，和/或改變第一負(fù)載阻抗和第二負(fù)載阻抗的阻抗值，調(diào)節(jié)輸出信號的噪聲系數(shù)。

本實施例中可以分別對低噪聲放大器的噪聲系數(shù)、帶寬、增益和輸入阻抗匹配進行獨立優(yōu)化調(diào)節(jié)。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。