1.一種帶電感雙電源供電的運算放大器(10)，其特征在于，包括前置放大器(11)和主放大級電路(13)；所述前置放大器(11)包括第一開關(guān)(M1)、第二開關(guān)(M2)、第三開關(guān)(M3)、第四開關(guān)(M4)、第五開關(guān)(M5)、第一電感(L1)及第二電感(L2)；所述主放大級電路(13)包括第六開關(guān)(M6)、第七開關(guān)(M7)、第八開關(guān)(M8)、第九開關(guān)(M9)、第十開關(guān)(M10)、第十一開關(guān)(M11)、第十二開關(guān)(M12)及第十三開關(guān)(M13)；其中，
所述第一電感(L1)、所述第四開關(guān)(M4)、所述第二開關(guān)(M2)及所述第一開關(guān)(M1)依次串接于電壓源(VDD)與接地端(GND)之間；所述第二電感(L2)、所述第五開關(guān)(M5)及所述第三開關(guān)(M3)依次串接于電壓源(VDD)與所述第二開關(guān)(M2)和所述第一開關(guān)(M1)串接形成的節(jié)點(C)處之間；所述第四開關(guān)(M4)與所述第五開關(guān)(M5)的控制端輸入反饋電平(VCMFB)，所述第二開關(guān)(M2)的控制端電連接至第一輸入端(VIN1)，所述第三開關(guān)(M3)的控制端電連接至第二輸入端(VIN2)，所述第一開關(guān)(M1)的控制端輸入第五電壓(VB5)；
所述第十二開關(guān)(M12)、所述第十開關(guān)(M10)、所述第八開關(guān)(M8)及所述第六開關(guān)(M6)依次串接于電壓源(VDD)與接地端(GND)之間；所述第十三開關(guān)(M13)、所述第十一開關(guān)(M11)、所述第九開關(guān)(M9)及所述第七開關(guān)(M7)依次串接于電壓源(VDD)與接地端(GND)之間；所述第十二開關(guān)(M12)的控制端及所述第十三開關(guān)(M13)的控制端均輸入第一電壓(VB1)，所述第十開關(guān)(M10)的控制端電連接至所述第十二開關(guān)(M12)與所述第十開關(guān)(M10)串接形成的節(jié)點(D)處，所述第十一開關(guān)(M11)的控制端電連接至所述第十三開關(guān)(M13)與所述第十一開關(guān)(M11)串接形成的節(jié)點(E)處，所述第八開關(guān)(M8)的控制端電連接至所述第八開關(guān)(M8)與所述第六開關(guān)(M6)串接形成的節(jié)點(F)處，所述第九開關(guān)(M9)的控制端電連接至所述第九開關(guān)(M9)與所述第七開關(guān)(M7)串接形成的節(jié)點(G)處，所述第六開關(guān)(M6)的控制端電連接至所述第四開關(guān)(M4)與所述第二開關(guān)(M2)串接形成的節(jié)點(A)處，所述第七開關(guān)(M7)的控制端電連接至所述第五開關(guān)(M5)與所述第三開關(guān)(M3)串接形成的節(jié)點(B)處，第一輸入端(VOUT1)電連接至所述第十開關(guān)(M10)與所述第八開關(guān)(M8)串接形成的節(jié)點(H)處，第二輸出端(VOUT2)電連接至所述第十一開關(guān)(M11)與所述第九開關(guān)(M9)串接形成的節(jié)點(I)處。
2.根據(jù)權(quán)利要求1所述的運算放大器(10)，其特征在于，所述第一開關(guān)(M1)、所述第二開關(guān)(M2)、所述第三開關(guān)(M3)、所述第四開關(guān)(M4)、所述第五開關(guān)(M5)、所述第六開關(guān)(M6)、所述第七開關(guān)(M7)、所述第八開關(guān)(M8)及所述第九開關(guān)(M9)為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第十開關(guān)(M10)、所述第十一開關(guān)(M11)、所述第十二開關(guān)(M12)及所述第十三開關(guān)(M13)為PMOS晶體管且其控制端為PMOS晶體管的柵極。
3.根據(jù)權(quán)利要求1所述的運算放大器(10)，其特征在于，所述主放大級電路(13)還包括第一放大器(131)；
所述第十開關(guān)(M10)的控制端電連接至所述第十二開關(guān)(M12)與所述第十開關(guān)(M10)串接形成的節(jié)點(D)處，所述第十一開關(guān)(M11)的控制端電連接至所述第十三開關(guān)(M13)與所述第十一開關(guān)(M11)串接形成的節(jié)點(E)處，包括：
所述第一放大器(131)的正輸入端電連接至所述第十三開關(guān)(M13)與所述第十一開關(guān)(M11)串接形成的節(jié)點(E)處，其負輸入端電連接至所述第十二開關(guān)(M12)與所述第十開關(guān)(M10)串接形成的節(jié)點(D)處，其正輸出端電連接至所述第十開關(guān)(M10)的控制端，其負輸出端電連接至所述第十一開關(guān)(M11)的控制端。
4.根據(jù)權(quán)利要求3所述的運算放大器(10)，其特征在于，所述第一放大器(131)包括第十四開關(guān)(M14)、第十五開關(guān)(M15)、第十六開關(guān)(M16)、第十七開關(guān)(M17)、第十八開關(guān)(M18)、第十九開關(guān)(M19)、第二十開關(guān)(M20)及第二十一開關(guān)(M21)；其中，
所述第二十開關(guān)(M20)、所述第十八開關(guān)(M18)、所述第十六開關(guān)(M16)及所述第十四開關(guān)(M14)依次串接于電壓源(VDD)與接地端(GND)之間，所述第二十一開關(guān)(M21)、所述第十九開關(guān)(M19)、所述第十七開關(guān)(M17)及所述第十五開關(guān)(M15)依次串接于電壓源(VDD)與接地端(GND)之間；所述第二十開關(guān)(M20)的控制端及所述第二十一開關(guān)(M21)的控制端均輸入第一電壓(VB1)，所述第十八開關(guān)(M18)的控制端及所述第十九開關(guān)(M19)的控制端均輸入第二電壓(VB2)，所述第十六開關(guān)(M16)的控制端及所述第十七開關(guān)(M17)的控制端均輸入第三電壓(VB3)，所述第十四開關(guān)(M14)的控制端及所述第十五開關(guān)(M15)的控制端分別作為所述第一放大器(131)的兩個輸入端(VNI1、VNI2)，所述第十八開關(guān)(M18)與所述第十六開關(guān)(M16)串接形成的節(jié)點(J)及所述第十九開關(guān)(M19)與所述第十七開關(guān)(M17)串接形成的節(jié)點(K)分別作為所述第一放大器(131)的兩個輸出端(VNO1、VNO2)。
5.根據(jù)權(quán)利要求4所述的運算放大器(10)，其特征在于，所述第十四開關(guān)(M14)、所述第十五開關(guān)(M15)、所述第十六開關(guān)(M16)及所述第十七開關(guān)(M17)為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第十八開關(guān)(M18)、所述第十九開關(guān)(M19)、所述第二十開關(guān)(M20)及所述第二十一開關(guān)(M21)為PMOS晶體管且其控制端為PMOS晶體管的柵極。
6.根據(jù)權(quán)利要求1所述的運算放大器(10)，其特征在于，所述主放大級電路(13)還包括第二放大器(133)；
所述第八開關(guān)(M8)的控制端電連接至所述第八開關(guān)(M8)與所述第六開關(guān)(M6)串接形成的節(jié)點(F)處，所述第九開關(guān)(M9)的控制端電連接至所述第九開關(guān)(M9)與所述第七開關(guān)(M7)串接形成的節(jié)點(G)處，包括：
所述第二放大器(133)的正輸入端電連接至所述第八開關(guān)(M8)與所述第六開關(guān)(M6)串接形成的節(jié)點(F)處，其負輸入端電連接至所述第九開關(guān)(M9)與所述第七開關(guān)(M7)串接形成的節(jié)點(G)處，其正輸出端電連接至所述第九開關(guān)(M9)的控制端，其負輸出端電連接至所述第八開關(guān)(M8)的控制端。
7.根據(jù)權(quán)利要求6所述的運算放大器(10)，其特征在于，所述第二放大器(133)包括第二十二開關(guān)(M22)、第二十三開關(guān)(M23)、第二十四開關(guān)(M24)、第二十五開關(guān)(M25)、第二十六開關(guān)(M26)、第二十七開關(guān)(M27)、第二十八開關(guān)(M28)及第二十九開關(guān)(M29)；其中，
所述第二十八開關(guān)(M28)、所述第二十六開關(guān)(M26)、所述第二十四開關(guān)(M24)及所述第二十二開關(guān)(M22)依次串接于電壓源(VDD)與接地端(GND)之間，所述第二十九開關(guān)(M29)、所述第二十七開關(guān)(M27)、所述第二十五開關(guān)(M25)及所述第二十三開關(guān)(M23)依次串接于電壓源(VDD)與接地端(GND)之間；所述第二十六開關(guān)(M26)的控制端及所述第二十七開關(guān)(M27)的控制端均輸入第二電壓(VB2)，所述第二十四開關(guān)(M24)的控制端及所述第二十五開關(guān)(M25)的控制端均輸入第三電壓(VB3)，所述第二十二開關(guān)(M22)的控制端及所述第二十三開關(guān)(M23)的控制端輸入第四電壓(VB4)，所述第二十八開關(guān)(M28)的控制端及所述第二十九開關(guān)(M29)的控制端分別作為所述第二放大器(133)的兩個輸入端(VPI1、VPI2)，所述第二十六開關(guān)(M26)與所述第二十四開關(guān)(M24)串接形成的節(jié)點(L)及所述第二十七開關(guān)(M27)與所述第二十五開關(guān)(M25)串接形成的節(jié)點(M)分別作為所述第二放大器(133)的兩個輸出端(VNO1、VNO2)。
8.根據(jù)權(quán)利要求7所述的運算放大器(10)，其特征在于，所述第二十二開關(guān)(M22)、所述第二十三開關(guān)(M23)、所述第二十四開關(guān)(M24)及所述第二十五開關(guān)(M25)為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第二十六開關(guān)(M26)、所述第二十七開關(guān)(M27)、所述第二十八開關(guān)(M28)及所述第二十九開關(guān)(M29)為PMOS晶體管且其控制端為PMOS晶體管的柵極。
9.一種模數(shù)轉(zhuǎn)換器，包括運算放大器，其特征在于，所述運算放大器為權(quán)利要求1-8任一項所述的帶電感雙電源供電的運算放大器(10)。