本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種帶電感雙電源供電的運算放大器及模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

隨著無線通信技術(shù)的不斷發(fā)展，對具有射頻和中頻采樣的高速高精度模擬/數(shù)字轉(zhuǎn)換器(Analog to Digital Converter,簡稱ADC)的需求不斷提升，ADC的高采樣率使得它具有高帶寬，因此能攜帶更多的信息量，簡化了反折疊濾波器和系統(tǒng)的設(shè)計，同時提供很高的設(shè)計靈活性，能夠更好的助力軟件無線電的設(shè)計。

運算放大器是高速高精度流水線ADC的關(guān)鍵模塊，隨著流水線ADC采樣速度的提高，特別是視頻(Radio Frequency,簡稱RF)采樣之后，對運算放大器建立時間的要求已經(jīng)縮短到ps級別，對運放設(shè)計者帶來了嚴重的挑戰(zhàn)。雖然可以采用時域交織結(jié)構(gòu)來提高整體ADC的速度，但是這種結(jié)構(gòu)的ADC通常會引入offset，gain，timing，bandwidth等失配，這些失配限制了ADC的整體性能。單通道GS/s高速高精度流水線ADC也已經(jīng)被設(shè)計出來，但是需要采用數(shù)字前臺和后臺校準實現(xiàn)，運算放大器成為限制ADC性能提高的關(guān)鍵因素。

傳統(tǒng)的運算放大器都很難同時滿足高速高精度的要求，因此設(shè)計出一種能同時滿足高增益高帶寬的新結(jié)構(gòu)運算放大器就成了需求。

技術(shù)實現(xiàn)要素：

本發(fā)明克服現(xiàn)有技術(shù)不足，在對傳統(tǒng)運算放大器進行比較分析之后，采用了一種將折疊結(jié)構(gòu)和套筒結(jié)構(gòu)級聯(lián)的復合結(jié)構(gòu)，同時引入串聯(lián)電感，使運算放大器整體的性能得到顯著提升。其開環(huán)增益可達到90dB以上，開環(huán)增益帶寬積達到20GHZ以上，在12dB增益處，帶寬高達6.7GHZ，適用于不同場合的具有高速高精度要求的電路中。

本發(fā)明的一個實施例提供了一種帶電感雙電源供電的運算放大器10，包括前置放大器11和主放大級電路13；所述前置放大器11包括第一開關(guān)M1、第二開關(guān)M2、第三開關(guān)M3、第四開關(guān)M4、第五開關(guān)M5、第一電感L1及第二電感L2；所述主放大級電路13包括第六開關(guān)M6、第七開關(guān)M7、第八開關(guān)M8、第九開關(guān)M9、第十開關(guān)M10、第十一開關(guān)M11、第十二開關(guān)M12及第十三開關(guān)M13；其中，

所述第一電感L1、所述第四開關(guān)M4、所述第二開關(guān)M2及所述第一開關(guān)M1依次串接于電壓源VDD與接地端GND之間；所述第二電感L2、所述第五開關(guān)M5及所述第三開關(guān)M3依次串接于電壓源VDD與所述第二開關(guān)M2和所述第一開關(guān)M1串接形成的節(jié)點C處之間；所述第四開關(guān)M4與所述第五開關(guān)M5的控制端輸入反饋電平V_CMFB，所述第二開關(guān)M2的控制端電連接至第一輸入端VIN1，所述第三開關(guān)M3的控制端電連接至第二輸入端VIN2，所述第一開關(guān)M1的控制端輸入第五電壓VB5；

所述第十二開關(guān)M12、所述第十開關(guān)M10、所述第八開關(guān)M8及所述第六開關(guān)M6依次串接于電壓源VDD與接地端GND之間；所述第十三開關(guān)M13、所述第十一開關(guān)M11、所述第九開關(guān)M9及所述第七開關(guān)M7依次串接于電壓源VDD與接地端GND之間；所述第十二開關(guān)M12的控制端及所述第十三開關(guān)M13的控制端均輸入第一電壓VB1，所述第十開關(guān)M10的控制端電連接至所述第十二開關(guān)M12與所述第十開關(guān)M10串接形成的節(jié)點D處，所述第十一開關(guān)M11的控制端電連接至所述第十三開關(guān)M13與所述第十一開關(guān)M11串接形成的節(jié)點E處，所述第八開關(guān)M8的控制端電連接至所述第八開關(guān)M8與所述第六開關(guān)M6串接形成的節(jié)點F處，所述第九開關(guān)M9的控制端電連接至所述第九開關(guān)M9與所述第七開關(guān)M7串接形成的節(jié)點G處，所述第六開關(guān)M6的控制端電連接至所述第四開關(guān)M4與所述第二開關(guān)M2串接形成的節(jié)點A處，所述第七開關(guān)M7的控制端電連接至所述第五開關(guān)M5與所述第三開關(guān)M3串接形成的節(jié)點B處，第一輸入端VOUT1電連接至所述第十開關(guān)M10與所述第八開關(guān)M8串接形成的節(jié)點H處，第二輸出端VOUT2電連接至所述第十一開關(guān)M11與所述第九開關(guān)M9串接形成的節(jié)點I處。

在本發(fā)明的一個實施例中，所述第一開關(guān)M1、所述第二開關(guān)M2、所述第三開關(guān)M3、所述第四開關(guān)M4、所述第五開關(guān)M5、所述第六開關(guān)M6、所述第七開關(guān)M7、所述第八開關(guān)M8及所述第九開關(guān)M9為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第十開關(guān)M10、所述第十一開關(guān)M11、所述第十二開關(guān)M12及所述第十三開關(guān)M13為PMOS晶體管且其控制端為PMOS晶體管的柵極。

在本發(fā)明的一個實施例中，所述主放大級電路13還包括第一放大器131；

所述第十開關(guān)M10的控制端電連接至所述第十二開關(guān)M12與所述第十開關(guān)M10串接形成的節(jié)點D處，所述第十一開關(guān)M11的控制端電連接至所述第十三開關(guān)M13與所述第十一開關(guān)M11串接形成的節(jié)點E處，包括：

所述第一放大器131的正輸入端電連接至所述第十三開關(guān)M13與所述第十一開關(guān)M11串接形成的節(jié)點E處，其負輸入端電連接至所述第十二開關(guān)M12與所述第十開關(guān)M10串接形成的節(jié)點D處，其正輸出端電連接至所述第十開關(guān)M10的控制端，其負輸出端電連接至所述第十一開關(guān)M11的控制端。

在本發(fā)明的一個實施例中，所述第一放大器131包括第十四開關(guān)M14、第十五開關(guān)M15、第十六開關(guān)M16、第十七開關(guān)M17、第十八開關(guān)M18、第十九開關(guān)M19、第二十開關(guān)M20及第二十一開關(guān)M21；其中，

所述第二十開關(guān)M20、所述第十八開關(guān)M18、所述第十六開關(guān)M16及所述第十四開關(guān)M14依次串接于電壓源VDD與接地端GND之間，所述第二十一開關(guān)M21、所述第十九開關(guān)M19、所述第十七開關(guān)M17及所述第十五開關(guān)M15依次串接于電壓源VDD與接地端GND之間；所述第二十開關(guān)M20的控制端及所述第二十一開關(guān)M21的控制端均輸入第一電壓VB1，所述第十八開關(guān)M18的控制端及所述第十九開關(guān)M19的控制端均輸入第二電壓VB2，所述第十六開關(guān)M16的控制端及所述第十七開關(guān)M17的控制端均輸入第三電壓VB3，所述第十四開關(guān)M14的控制端及所述第十五開關(guān)M15的控制端分別作為所述第一放大器131的兩個輸入端VNI1、VNI2，所述第十八開關(guān)M18與所述第十六開關(guān)M16串接形成的節(jié)點J及所述第十九開關(guān)M19與所述第十七開關(guān)M17串接形成的節(jié)點K分別作為所述第一放大器131的兩個輸出端VNO1、VNO2。

在本發(fā)明的一個實施例中，所述第十四開關(guān)M14、所述第十五開關(guān)M15、所述第十六開關(guān)M16及所述第十七開關(guān)M17為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第十八開關(guān)M18、所述第十九開關(guān)M19、所述第二十開關(guān)M20及所述第二十一開關(guān)M21為PMOS晶體管且其控制端為PMOS晶體管的柵極。

在本發(fā)明的一個實施例中，所述主放大級電路13還包括第二放大器133；

所述第八開關(guān)M8的控制端電連接至所述第八開關(guān)M8與所述第六開關(guān)M6串接形成的節(jié)點F處，所述第九開關(guān)M9的控制端電連接至所述第九開關(guān)M9與所述第七開關(guān)M7串接形成的節(jié)點G處，包括：

所述第二放大器133的正輸入端電連接至所述第八開關(guān)M8與所述第六開關(guān)M6串接形成的節(jié)點F處，其負輸入端電連接至所述第九開關(guān)M9與所述第七開關(guān)M7串接形成的節(jié)點G處，其正輸出端電連接至所述第九開關(guān)M9的控制端，其負輸出端電連接至所述第八開關(guān)M8的控制端。

在本發(fā)明的一個實施例中，所述第二放大器133包括第二十二開關(guān)M22、第二十三開關(guān)M23、第二十四開關(guān)M24、第二十五開關(guān)M25、第二十六開關(guān)M26、第二十七開關(guān)M27、第二十八開關(guān)M28及第二十九開關(guān)M29；其中，

所述第二十八開關(guān)M28、所述第二十六開關(guān)M26、所述第二十四開關(guān)M24及所述第二十二開關(guān)M22依次串接于電壓源VDD與接地端GND之間，所述第二十九開關(guān)M29、所述第二十七開關(guān)M27、所述第二十五開關(guān)M25及所述第二十三開關(guān)M23依次串接于電壓源VDD與接地端GND之間；所述第二十六開關(guān)M26的控制端及所述第二十七開關(guān)M27的控制端均輸入第二電壓VB2，所述第二十四開關(guān)M24的控制端及所述第二十五開關(guān)M25的控制端均輸入第三電壓VB3，所述第二十二開關(guān)M22的控制端及所述第二十三開關(guān)M23的控制端輸入第四電壓VB4，所述第二十八開關(guān)M28的控制端及所述第二十九開關(guān)M29的控制端分別作為所述第二放大器133的兩個輸入端VPI1、VPI2，所述第二十六開關(guān)M26與所述第二十四開關(guān)M24串接形成的節(jié)點L及所述第二十七開關(guān)M27與所述第二十五開關(guān)M25串接形成的節(jié)點M分別作為所述第二放大器133的兩個輸出端VNO1、VNO2。

在本發(fā)明的一個實施例中，所述第二十二開關(guān)M22、所述第二十三開關(guān)M23、所述第二十四開關(guān)M24及所述第二十五開關(guān)M25為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第二十六開關(guān)M26、所述第二十七開關(guān)M27、所述第二十八開關(guān)M28及所述第二十九開關(guān)M29為PMOS晶體管且其控制端為PMOS晶體管的柵極。

本發(fā)明的另一個實施例提供了一種模數(shù)轉(zhuǎn)換器，包括運算放大器，其中，所述運算放大器為上述任一所述的帶電感雙電源供電的運算放大器10。

本發(fā)明實施例，具備如下優(yōu)點：

1、采用電感并聯(lián)補償技術(shù)，在前置放大器的電路中串聯(lián)兩個電感，提升相位裕度，加快運算放大器的建立時間，減小功耗；

2、采用輸出擺幅縮放技術(shù)，在主放大級電路中減少一個尾電流源，從而實現(xiàn)增大輸出電壓擺幅的目的；

3、采用增益自舉技術(shù)，在主放大級加入兩個輔助放大器，包含前置放大器，采用簡單的有源負載共源放大器，使用NMOS管作為負載，采用雙電源電壓技術(shù)，分別給前置放大器與主放大級提供電壓。

附圖說明

圖1為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器的電路結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的另一種帶電感雙電源供電的運算放大器的電路結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例提供的一種第一放大器的電路結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例提供的一種第二放大器的電路結(jié)構(gòu)示意圖；

圖5為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器的小信號等效電路示意圖；

圖6為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放未加電感時的幅頻特性示意圖；

圖7為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放加了電感時的幅頻特性示意圖；

圖8為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放未加電感時的幅頻和相頻特性示意圖；

圖9為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放加了電感時的幅頻和相頻特性示意圖；

圖10為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放未加電感時的階躍響應(yīng)特性示意圖；

圖11為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在加了電感時的階躍響應(yīng)特性示意圖。

具體實施方式

本發(fā)明提供的是一種具有高增益，高帶寬和低功耗性能的全差分運算放大器。與傳統(tǒng)的運算放大器相比，其采用了一種將折疊結(jié)構(gòu)和套筒結(jié)構(gòu)級聯(lián)的復合結(jié)構(gòu)，包含一個前置放大器和主放大級電路，同時在前置放大器中引入串聯(lián)電感，提高了放大器的整體性能，降低了功耗，適用于各種不同高速高精度的應(yīng)用場合。為了使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖及具體實施實例進行詳細描述。

實施例一

請參見圖1，圖1為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器的電路結(jié)構(gòu)示意圖。該帶電感雙電源供電的運算放大器10包括前置放大器11和主放大級電路13；前置放大器11包括第一開關(guān)M1、第二開關(guān)M2、第三開關(guān)M3、第四開關(guān)M4、第五開關(guān)M5、第一電感L1及第二電感L2；主放大級電路13包括第六開關(guān)M6、第七開關(guān)M7、第八開關(guān)M8、第九開關(guān)M9、第十開關(guān)M10、第十一開關(guān)M11、第十二開關(guān)M12及第十三開關(guān)M13。

具體地，第一電感L1、第四開關(guān)M4、第二開關(guān)M2及第一開關(guān)M1依次串接于電壓源VDD與接地端GND之間；第二電感L2、第五開關(guān)M5及第三開關(guān)M3依次串接于電壓源VDD與第二開關(guān)M2和第一開關(guān)M1串接形成的節(jié)點C處之間；第四開關(guān)M4與第五開關(guān)M5的控制端輸入反饋電平V_CMFB，第二開關(guān)M2的控制端電連接至第一輸入端VIN1，第三開關(guān)M3的控制端電連接至第二輸入端VIN2，第一開關(guān)M1的控制端輸入第五電壓VB5；

第十二開關(guān)M12、第十開關(guān)M10、第八開關(guān)M8及第六開關(guān)M6依次串接于電壓源VDD與接地端GND之間；第十三開關(guān)M13、第十一開關(guān)M11、第九開關(guān)M9及第七開關(guān)M7依次串接于電壓源VDD與接地端GND之間；第十二開關(guān)M12的控制端及第十三開關(guān)M13的控制端均輸入第一電壓VB1，第十開關(guān)M10的控制端電連接至第十二開關(guān)M12與第十開關(guān)M10串接形成的節(jié)點D處，第十一開關(guān)M11的控制端電連接至第十三開關(guān)M13與第十一開關(guān)M11串接形成的節(jié)點E處，第八開關(guān)M8的控制端電連接至第八開關(guān)M8與第六開關(guān)M6串接形成的節(jié)點F處，第九開關(guān)M9的控制端電連接至第九開關(guān)M9與第七開關(guān)M7串接形成的節(jié)點G處，第六開關(guān)M6的控制端電連接至第四開關(guān)M4與第二開關(guān)M2串接形成的節(jié)點A處，第七開關(guān)M7的控制端電連接至第五開關(guān)M5與第三開關(guān)M3串接形成的節(jié)點B處，第一輸入端VOUT1電連接至第十開關(guān)M10與第八開關(guān)M8串接形成的節(jié)點H處，第二輸出端VOUT2電連接至第十一開關(guān)M11與第九開關(guān)M9串接形成的節(jié)點I處。

優(yōu)選地，請參見圖2，圖2為本發(fā)明實施例提供的另一種帶電感雙電源供電的運算放大器的電路結(jié)構(gòu)示意圖。該主放大級電路13還包括第一放大器131和第二放大器133。其中，第一放大器131的正輸入端電連接至第十三開關(guān)M13與第十一開關(guān)M11串接形成的節(jié)點E處，其負輸入端電連接至第十二開關(guān)M12與第十開關(guān)M10串接形成的節(jié)點D處，其正輸出端電連接至第十開關(guān)M10的控制端，其負輸出端電連接至第十一開關(guān)M11的控制端；第二放大器133的正輸入端電連接至第八開關(guān)M8與第六開關(guān)M6串接形成的節(jié)點F處，其負輸入端電連接至第九開關(guān)M9與第七開關(guān)M7串接形成的節(jié)點G處，其正輸出端電連接至第九開關(guān)M9的控制端，其負輸出端電連接至第八開關(guān)M8的控制端。

具體地，請參見圖3，圖3為本發(fā)明實施例提供的一種第一放大器的電路結(jié)構(gòu)示意圖。該第一放大器131包括第十四開關(guān)M14、第十五開關(guān)M15、第十六開關(guān)M16、第十七開關(guān)M17、第十八開關(guān)M18、第十九開關(guān)M19、第二十開關(guān)M20及第二十一開關(guān)M21；其中，第二十開關(guān)M20、第十八開關(guān)M18、第十六開關(guān)M16及第十四開關(guān)M14依次串接于電壓源VDD與接地端GND之間，第二十一開關(guān)M21、第十九開關(guān)M19、第十七開關(guān)M17及第十五開關(guān)M15依次串接于電壓源VDD與接地端GND之間；第二十開關(guān)M20的控制端及第二十一開關(guān)M21的控制端均輸入第一電壓VB1，第十八開關(guān)M18的控制端及第十九開關(guān)M19的控制端均輸入第二電壓VB2，第十六開關(guān)M16的控制端及第十七開關(guān)M17的控制端均輸入第三電壓VB3，第十四開關(guān)M14的控制端及第十五開關(guān)M15的控制端分別作為第一放大器131的兩個輸入端VNI1、VNI2，第十八開關(guān)M18與第十六開關(guān)M16串接形成的節(jié)點J及第十九開關(guān)M19與第十七開關(guān)M17串接形成的節(jié)點K分別作為第一放大器131的兩個輸出端VNO1、VNO2。

具體地，請參見圖4，圖4為本發(fā)明實施例提供的一種第二放大器的電路結(jié)構(gòu)示意圖。該第二放大器133包括第二十二開關(guān)M22、第二十三開關(guān)M23、第二十四開關(guān)M24、第二十五開關(guān)M25、第二十六開關(guān)M26、第二十七開關(guān)M27、第二十八開關(guān)M28及第二十九開關(guān)M29；其中，第二十八開關(guān)M28、第二十六開關(guān)M26、第二十四開關(guān)M24及第二十二開關(guān)M22依次串接于電壓源VDD與接地端GND之間，第二十九開關(guān)M29、第二十七開關(guān)M27、第二十五開關(guān)M25及第二十三開關(guān)M23依次串接于電壓源VDD與接地端GND之間；第二十六開關(guān)M26的控制端及第二十七開關(guān)M27的控制端均輸入第二電壓VB2，第二十四開關(guān)M24的控制端及第二十五開關(guān)M25的控制端均輸入第三電壓VB3，第二十二開關(guān)M22的控制端及第二十三開關(guān)M23的控制端輸入第四電壓VB4，第二十八開關(guān)M28的控制端及第二十九開關(guān)M29的控制端分別作為第二放大器133的兩個輸入端VPI1、VPI2，第二十六開關(guān)M26與第二十四開關(guān)M24串接形成的節(jié)點L及第二十七開關(guān)M27與第二十五開關(guān)M25串接形成的節(jié)點M分別作為第二放大器133的兩個輸出端VNO1、VNO2。

優(yōu)選地，第一開關(guān)M1、第二開關(guān)M2、第三開關(guān)M3、第四開關(guān)M4、第五開關(guān)M5、第六開關(guān)M6、第七開關(guān)M7、第八開關(guān)M8及第九開關(guān)M9為NMOS晶體管且其控制端為NMOS晶體管的柵極，第十開關(guān)M10、第十一開關(guān)M11、第十二開關(guān)M12及第十三開關(guān)M13為PMOS晶體管且其控制端為PMOS晶體管的柵極。

優(yōu)選地，第十四開關(guān)M14、第十五開關(guān)M15、第十六開關(guān)M16及第十七開關(guān)M17為NMOS晶體管且其控制端為NMOS晶體管的柵極，第十八開關(guān)M18、第十九開關(guān)M19、第二十開關(guān)M20及第二十一開關(guān)M21為PMOS晶體管且其控制端為PMOS晶體管的柵極。

優(yōu)選地，第二十二開關(guān)M22、第二十三開關(guān)M23、第二十四開關(guān)M24及第二十五開關(guān)M25為NMOS晶體管且其控制端為NMOS晶體管的柵極，第二十六開關(guān)M26、第二十七開關(guān)M27、第二十八開關(guān)M28及第二十九開關(guān)M29為PMOS晶體管且其控制端為PMOS晶體管的柵極。

實施例二

本實施例在上述實施例的基礎(chǔ)上，重點對其工作原理及連接關(guān)系進行進一步說明。

請再次參見圖1，該運算放大器10包含一個前置放大器11，由M1～M5，L1、L2組成，其采用簡單的有源負載共源放大器，以M2、M3作為輸入管，使用NMOS管M4、M5作為負載，在M4、M5上方串聯(lián)兩個電感L1、L2。

該前置放大器11采用1.2V的電源電壓VDD進行供電，在保證所有MOS管都工作在安全區(qū)域的同時，可以減小電路功耗。輸入管M2、M3采用最小溝道長度，使電路速度更快。因為前置放大器11只提供低增益，且會在其輸出端引入整體運算放大器10的次級點，所以其負載管M4、M5也采用最小溝道長度，可以減小寄生電容。負載管M4、M5采用NMOS管，可以引入共模調(diào)節(jié)點，同時調(diào)節(jié)整體運算放大器的共模電平，所以可以省去主放大級電路的尾電流源，增加主放大級的輸出擺幅。在M4、M5上方串聯(lián)兩個電感，利用電感優(yōu)化電容負載的頻率特性，從而推高前置放大器的極點，提高運放的相位裕度和加快建立速度，進而減少運放的整體功耗。

請參見圖5，圖5為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器的小信號等效電路示意圖。根據(jù)圖5，可以推導出該前置放大器11中RLC網(wǎng)絡(luò)的輸出阻抗表達式：

推導輸出阻抗與頻率的變化關(guān)系得到：

式(2)表明，加入電感后，引入了一個零點。由于電容負載隨著輸入頻率的增加，容抗會減小，使得增益隨著頻率增加而下降。而加入電感之后，電感與負載電阻串聯(lián)提供了一個阻抗隨頻率增加的器件(引入一個零點)，有助于補償容抗的減小，相比于原始的RC網(wǎng)絡(luò)，可以實現(xiàn)在更寬的頻率范圍內(nèi)保持阻抗不變。不同于RC網(wǎng)絡(luò)，式(2)中的分子會隨著頻率的增加而增加，分母中的這一項在低于LC諧振頻率的情況下也會使得|Z(jw)|隨著頻率的增加而增大，這兩項會同時擴展帶寬。因此采用電感并聯(lián)補償技術(shù)，可以在不增加功耗的情況下，利用零點補償?shù)姆椒▉頂U展帶寬。

該運算放大器10包含一個主放大級電路13，請參見圖2，其主體采用傳統(tǒng)的套筒結(jié)構(gòu)，由M6～M13組成，采用2.5V的電源電壓VDD進行供電，以M6、M7作為主放大級的輸入管，分別在M8、M9和M10、M11的柵源端使用輔助放大器，請一并參見圖3及圖4，其中M8、M9處的輔助放大器(即第一放大器)，由M14～M21組成，采用傳統(tǒng)套筒結(jié)構(gòu)，以M14、M15作為輸入管。M10、M11處的輔助放大器(即第二放大器)，結(jié)構(gòu)與第一放大器相同，由M22～M29組成，以PMOS管M28、M29作為輸入管。

主放大級中的信號通路均在NMOS管M6～M9上，所以把M6～M9的溝道長度都取最小值，使電路速度更快，同時考慮到運算放大器輸出擺幅、電路穩(wěn)定性和增益的要求，在NMOS管上堆疊2個PMOS管。M6～M13都取最小溝道長度，它們的本征增益都較小，所以主放大級的主體套筒結(jié)構(gòu)增益很難做大，因此采用增益自舉技術(shù)，在保證運算放大器主體工作穩(wěn)定的前提下，通過分別在M8、M9和M10、M11的柵源端使用輔助放大器，提高M8、M9和M10、M11漏端看進去的阻抗，進而提高主放大級電路的整體增益。

本發(fā)明帶電感雙電源供電高速高精度運算放大器的主要仿真結(jié)果如下：

請參見圖6，圖6為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放未加電感時的幅頻特性示意圖。從圖中可以看出，運放在低頻時,增益達到90dB,增益帶寬積達到18.5GHZ。

請參見圖7，圖7為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放加了電感時的幅頻特性示意圖。從圖中可以看出，運放在低頻時，增益達到90dB，增益帶寬積達到20.2GHZ。與未加電感時相比，增益帶寬積增大了2.3GHZ左右。

請參見圖8，圖8為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放未加電感時的幅頻和相頻特性示意圖。從圖中可以看出,運放在增益為12dB時，帶寬達到6.35GHZ，相位裕度為58度。

請參見圖9，圖9為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放加了電感時的幅頻和相頻特性示意圖。從圖中可以看出,運放在增益為12dB時，帶寬達到6.69GHZ，相位裕度為60.6度，與未加電感時相比，帶寬與相位裕度均增大。

請參見圖10，圖10為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在整體運放未加電感時的階躍響應(yīng)特性示意圖。從圖中可以看出，運放輸出在經(jīng)歷小的波動后趨于穩(wěn)定。

請參見圖11，圖11為本發(fā)明實施例提供的一種帶電感雙電源供電的運算放大器在加了電感時的階躍響應(yīng)特性示意圖。從圖中可以看出,運放輸出比未加電感時能更快達到穩(wěn)定，建立時間更小。

通過以上得到的仿真測試結(jié)果可知，運放在加入電感之后，整體性能指標要優(yōu)于未加電感時的性能指標。

以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當視為屬于本發(fā)明的保護范圍。