一種輸入接口集成電路及其輸入接口電路的制作方法
【專利摘要】本發(fā)明提供了一種輸入接口電路，其輸入端通過(guò)寄生電容接地，同時(shí)通過(guò)第一電阻與第一MOS管的漏極相連，第一MOS管的源極接地或電源，第一MOS管的柵極通過(guò)第二反相器與其輸出端相連；其輸入端還依次通過(guò)第二電阻、第一反相器和第二反相器與其輸出端相連。該輸入接口電路通過(guò)第一電阻和第二電阻接收輸入信號(hào)，信號(hào)通過(guò)第二電阻后被送到第一反相器進(jìn)行反相，這個(gè)反相的信號(hào)到第二反相器的輸入端再一次被反相，這樣輸出信號(hào)的極性與輸入的信號(hào)相同，該電路通過(guò)從第二反相器的輸入端出發(fā)，反饋到第一晶體管的柵極，第一晶體管的源極通過(guò)第一電阻連接到電路的輸入端，從而構(gòu)成一個(gè)大的正反饋回路，這個(gè)反饋回路實(shí)現(xiàn)了自偏壓，零功耗的輸入端口特性。
【專利說(shuō)明】一種輸入接口集成電路及其輸入接口電路

【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及CMOS集成電路設(shè)計(jì)【技術(shù)領(lǐng)域】，特別是涉及一種輸入接口集成電路及其輸入接口電路。

【背景技術(shù)】
[0002]在集成電路中，數(shù)字模式的外部信號(hào)由高電平和低電平構(gòu)成，中間電平作為高、低電平的過(guò)度，不包含任何有意義的信息，這樣的信號(hào)需要通過(guò)數(shù)字輸入端口進(jìn)入到集成電路的內(nèi)部。當(dāng)集成電路的內(nèi)核電路上電以后，內(nèi)核電路的每個(gè)外來(lái)的輸入都要求有明確的電平定位，否則輸入就不是數(shù)字信號(hào)要求的固定電平，而是可能是居于高低電平之間的任何值。對(duì)于CMOS邏輯門，當(dāng)輸入信號(hào)處于中間的不定狀態(tài)，邏輯門里面的N型和P型的晶體管就會(huì)同時(shí)開啟，引起電源和地之間的電流，這是CMOS邏輯門不允許的狀態(tài)。要避免這種狀態(tài)的出現(xiàn)，端口電平必須是I或者O的確定值。但是在很多情況下，輸入端口是懸空的，沒(méi)有接上固定的電平，有的輸入pad由于外加pin數(shù)目的限制不能被引到集成電路封裝的外部pin，就只能在芯片里面懸空。
[0003]目前，為了保證這樣一個(gè)懸空的pin不會(huì)產(chǎn)生中間狀態(tài)的電平，一般是在端口電路中加上上拉或者下拉電阻，這個(gè)電阻就可以在輸入懸空的情況下把輸入端拉到電源或者是地線，從而保證輸入信號(hào)是確定的。但是，如果輸入端口電路有固定的上拉或者下拉電阻，輸入信號(hào)就會(huì)通過(guò)這個(gè)電阻產(chǎn)生電壓降，從而導(dǎo)致電流，這個(gè)電流會(huì)增加電路的功耗，當(dāng)系統(tǒng)中多個(gè)輸入端口都消耗電流時(shí)，整個(gè)系統(tǒng)的功耗就會(huì)上升，對(duì)于消費(fèi)電子和其他對(duì)功耗敏感的應(yīng)用，這個(gè)多余的功耗是不可接受的。


【發(fā)明內(nèi)容】

[0004]有鑒于此，本申請(qǐng)?zhí)峁┝艘环N輸入接口集成電路及其輸入接口電路，既可以保證輸入信號(hào)的確定性，又沒(méi)有消耗任何靜態(tài)電流，不會(huì)增加電路功耗。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
[0006]一種輸入接口電路，包括:寄生電容、第一電阻、第二電阻、第一 MOS管、第一反相器和第二反相器；
[0007]其中，所述輸入接口電路的輸入端通過(guò)所述寄生電容接地，同時(shí)通過(guò)所述第一電阻與所述第一 MOS管的漏極相連，所述第一 MOS管的源極接地或電源，所述第一 MOS管的柵極通過(guò)所述第二反相器與所述輸入接口電路的輸出端相連；
[0008]所述輸入接口電路的輸入端還依次通過(guò)所述第二電阻、所述第一反相器和所述第二反相器與所述輸入接口電路的輸出端相連。
[0009]優(yōu)選的，所述第一反相器為施密特觸發(fā)器模塊。
[0010]優(yōu)選的，所述施密特觸發(fā)器模塊包括:第二 MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管和第七M(jìn)OS管；
[0011]其中，所述第二 MOS管、第三MOS管和第六MOS管為P型MOS管，所述第四MOS管、第五MOS管和第七M(jìn)OS管為N型MOS管；
[0012]所述第二 MOS管、第三MOS管、第四MOS管和第五MOS管的柵極分別與所述第二電阻相連；
[0013]所述第二 MOS管的源極與所述電源相連，并分別與所述第七M(jìn)OS管的漏極相連；
[0014]所述第二 MOS管的漏極與所述第三MOS管的源極相連，并分別與所述第六MOS管的源極相連；
[0015]所述第三MOS管的漏極與所述第四MOS管的漏極相連，并分別與所述第二反相器的輸入端相連；
[0016]所述第四MOS管的源極與所述第五MOS管的漏極相連，并分別與所述第七M(jìn)OS管的源極相連；
[0017]所述第五MOS管的源極與所述第六MOS管的漏極相連，并分別接地；
[0018]所述第六MOS管的柵極和所述第七M(jìn)OS管的柵極分別與所述第二反相器的輸入端相連。
[0019]優(yōu)選的，所述第一 MOS管為N型MOS管時(shí)，所述第一 MOS管的源極接地。
[0020]優(yōu)選的，所述第一 MOS管為P型MOS管時(shí)，所述第一 MOS管的源極接電源。
[0021]優(yōu)選的，所述第二反相器由非門構(gòu)成。
[0022]優(yōu)選的，還包括:與所述輸入接口電路的輸入端相連的第一外接電阻，用于將所述輸入端拉到地。
[0023]優(yōu)選的，還包括:與所述輸入接口電路的輸入端相連的第二外接電阻，用于將所述輸入端拉到電源。
[0024]優(yōu)選的，還包括:前級(jí)P型MOS管和前級(jí)N型MOS管；
[0025]其中，所述前級(jí)P型MOS管的漏極與所述前級(jí)N型MOS管的漏極相連，并同時(shí)與所述輸入接口電路的輸入端相連；
[0026]所述前級(jí)P型MOS管的源極接電源，柵極與前級(jí)驅(qū)動(dòng)電路相連；
[0027]所述前級(jí)N型MOS管的源極接地，柵極與前級(jí)驅(qū)動(dòng)電路相連。
[0028]一種輸入接口集成電路，包括:上述的任意一種或多種輸入接口電路。
[0029]由以上技術(shù)方案可知，本申請(qǐng)?zhí)峁┝艘环N輸入接口集成電路及其輸入接口電路，該輸入接口電路通過(guò)第一電阻和第二電阻接收輸入信號(hào)，信號(hào)通過(guò)第二電阻后被送到第一反相器進(jìn)行反相，這個(gè)反相的信號(hào)到第二反相器的輸入端再一次被反相，這樣輸出信號(hào)的極性與輸入的信號(hào)相同。該電路通過(guò)從第二反相器的輸入端出發(fā)，反饋到第一晶體管的柵極，第一晶體管的源極通過(guò)第一電阻連接到電路的輸入端，從而構(gòu)成一個(gè)大的正反饋回路，這個(gè)反饋回路實(shí)現(xiàn)了自偏壓，零功耗的輸入端口特性。

【專利附圖】

【附圖說(shuō)明】
[0030]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0031]圖1為本申請(qǐng)實(shí)施例一提供的一種輸入接口電路的原理圖；
[0032]圖2為本申請(qǐng)實(shí)施例一提供的另一種輸入接口電路的原理圖；
[0033]圖3為本申請(qǐng)實(shí)施例二提供的一種輸入接口電路的原理圖；
[0034]圖4為本申請(qǐng)實(shí)施例三提供的一種當(dāng)輸入端口被外接電阻拉到地時(shí)的輸入接口電路的原理圖；
[0035]圖5為本申請(qǐng)實(shí)施例三提供的一種當(dāng)輸入端口被外接電阻拉到電源時(shí)的輸入接口電路的原理圖；
[0036]圖6為本申請(qǐng)實(shí)施例三提供的一種輸入端口被外來(lái)電路驅(qū)動(dòng)的輸入接口電路的原理圖；
[0037]圖7為本申請(qǐng)實(shí)施例四提供的一種輸入接口集成電路的原理圖。

【具體實(shí)施方式】
[0038]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0039]為保證輸入信號(hào)的確定性，又沒(méi)有消耗任何靜態(tài)電流，不會(huì)增加電路功耗，本申請(qǐng)?zhí)峁┝艘环N輸入接口集成電路及其輸入接口電路，具體方案如下所述:
[0040]實(shí)施例一
[0041]如圖1所示，圖1為本申請(qǐng)實(shí)施例一提供的一種輸入接口電路的原理圖。該輸入接口電路包括:寄生電容Cp、第一電阻R1、第二電阻R2、第一 MOS管Ml、第一反相器Ul和第二反相器U2。
[0042]其中，輸入接口電路的輸入端通過(guò)寄生電容Cp接地，同時(shí)通過(guò)第一電阻Rl與第一MOS管Ml的漏極相連，第一 MOS管Ml的源極接地或電源，第一 MOS管Ml的柵極通過(guò)第二反相器U2與輸入接口電路的輸出端相連；
[0043]輸入接口電路的輸入端還依次通過(guò)第二電阻R2、第一反相器Ul和第二反相器U2與輸入接口電路的輸出端相連。
[0044]其中，第一 MOS管Ml可以為N型MOS管或P型MOS管，當(dāng)?shù)谝?MOS管Ml為N型MOS管時(shí)，第一 MOS管Ml的源極接地，當(dāng)?shù)谝?MOS管Ml為P型MOS管時(shí)，第一 MOS管Ml的源極接電源。
[0045]需要說(shuō)明的是，圖1所示為第一 MOS管Ml為N型MOS管時(shí)的情況，即第一 MOS管Ml的源極接地的情況。
[0046]具體的，圖2為本申請(qǐng)實(shí)施例一提供的另一種輸入接口電路的原理圖，第一MOS管Ml為P型MOS管時(shí)的情況，即第一 MOS管Ml的源極接電源的輸入接口電路圖。在此不再贅述，除第一 MOS管Ml的類型不同源極接的地方不同外，其他與圖1相同。
[0047]本申請(qǐng)實(shí)施例一提供的該種輸入接口電路，通過(guò)第一電阻和第二電阻接收輸入信號(hào)，信號(hào)通過(guò)第二電阻后被送到第一反相器進(jìn)行反相，這個(gè)反相的信號(hào)到第二反相器的輸入端再一次被反相，這樣輸出信號(hào)的極性與輸入的信號(hào)相同。該電路通過(guò)從第二反相器的輸入端出發(fā)，反饋到第一晶體管的柵極，第一晶體管的源極通過(guò)第一電阻連接到電路的輸入端，從而構(gòu)成一個(gè)大的正反饋回路，這個(gè)反饋回路實(shí)現(xiàn)了自偏壓，零功耗的輸入端口特性。
[0048]實(shí)施例二
[0049]本申請(qǐng)所提供的輸入接口電路的基本原理是基于CMOS電路的一個(gè)特性，即不管是N型還是P型MOS管，當(dāng)他們處于截至狀態(tài)的時(shí)候，當(dāng)漏級(jí)到源級(jí)有電壓降時(shí)，都會(huì)導(dǎo)致漏級(jí)到源級(jí)的漏電流，這是由器件的基本原理來(lái)決定的，這個(gè)漏電流的大小與漏極到源級(jí)的電壓降，溫度都是密切相關(guān)。一般來(lái)講，當(dāng)漏級(jí)到源級(jí)的電壓降越大，這個(gè)漏電流就越大，溫度越高時(shí)，漏電流就越大。由于這個(gè)漏電流的存在，在MOS晶體管漏級(jí)上累積的電荷就會(huì)被轉(zhuǎn)化為漏電流釋放到源級(jí)。漏級(jí)到源級(jí)的電壓降就會(huì)減少，這是一個(gè)緩慢而且持續(xù)的過(guò)程，我們的電路就是利用這個(gè)特性，再加上正反饋的原理，從而實(shí)現(xiàn)零功耗自偏壓的功能，為了保證邏輯信號(hào)不失真的傳遞到內(nèi)核電路，一個(gè)簡(jiǎn)單的施密特觸發(fā)器嵌入在這個(gè)正反饋的環(huán)路中，這個(gè)施密特觸發(fā)器的回滯能夠過(guò)濾寄生在輸入信號(hào)上的小毛刺，從而穩(wěn)定可靠的還原輸入的邏輯信號(hào)。在實(shí)際電路中，任何節(jié)點(diǎn)都有寄生電容，這些寄生電容來(lái)自于以下幾個(gè)方面:與金屬走線相鄰的金屬或者地構(gòu)成的電容，下一級(jí)輸入端的電容，節(jié)點(diǎn)驅(qū)動(dòng)端的輸出電容。本申請(qǐng)中，用Cp來(lái)標(biāo)識(shí)這個(gè)寄生電容。
[0050]具體的，如圖3所示，圖3為本申請(qǐng)實(shí)施例二提供的一種輸入接口電路的原理圖。該電路包括:寄生電容Cp、第一電阻R1、第二電阻R2、第一 MOS管Ml、施密特觸發(fā)器模塊和第二反相器U2。
[0051]需要說(shuō)明的是，在本實(shí)施例中，可以將圖1中的第一反相器Ul替換為施密特觸發(fā)器模塊，也就是說(shuō)，第一反相器Ul可以為施密特觸發(fā)器模塊。
[0052]其中，輸入接口電路的輸入端通過(guò)寄生電容Cp接地，同時(shí)通過(guò)第一電阻Rl與第一MOS管Ml的漏極相連，第一 MOS管Ml的源極接地或電源，第一 MOS管Ml的柵極通過(guò)第二反相器U2與輸入接口電路的輸出端相連；
[0053]輸入接口電路的輸入端還依次通過(guò)第二電阻R2、施密特觸發(fā)器模塊和第二反相器U2與輸入接口電路的輸出端相連。
[0054]具體的，施密特觸發(fā)器模塊包括:第二 MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6和第七M(jìn)OS管M7 ；
[0055]其中，第二 MOS管M2、第三MOS管M3和第六MOS管M7為P型MOS管，第四MOS管M4、第五MOS管M5和第七M(jìn)OS管M6為N型MOS管；
[0056]第二 MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5的柵極分別與第二電阻R2相連；
[0057]第二 MOS管M2的源極與電源相連，并分別與第七M(jìn)OS管M7的漏極相連；
[0058]第二 MOS管M2的漏極與第三MOS管M3的源極相連，并分別與第六MOS管M6的源極相連；
[0059]第三MOS管M3的漏極與第四MOS管M4的漏極相連，并分別與第二反相器U2的輸入端相連；
[0060]第四MOS管M4的源極與第五MOS管M5的漏極相連，并分別與第七M(jìn)OS管M7的源極相連；
[0061]第五MOS管M5的源極與第六MOS管M6的漏極相連，并分別接地；
[0062]第六MOS管的柵極M6和第七M(jìn)OS管M7的柵極分別與第二反相器U2的輸入端相連。
[0063]其中，第一 MOS管Ml可以為N型MOS管或P型MOS管，當(dāng)?shù)谝?MOS管Ml為N型MOS管時(shí)，第一 MOS管Ml的源極接地，當(dāng)?shù)谝?MOS管Ml為P型MOS管時(shí)，第一 MOS管Ml的源極接電源。
[0064]第二反相器U2可以由非門構(gòu)成，當(dāng)然也可以為其他結(jié)構(gòu)，在此不作限制。
[0065]需要說(shuō)明的是，Rl和R2接收輸入信號(hào)，信號(hào)通過(guò)R2后被送到幾個(gè)晶體管的柵極，信號(hào)通過(guò)這幾個(gè)晶體管被反相，這個(gè)反相的信號(hào)到U2的輸入端，經(jīng)過(guò)U2，信號(hào)再一次被反相，這個(gè)輸出信號(hào)的極性和輸入就一致了，這是輸入端口接口電路的主通路，從邏輯上講就是一個(gè)簡(jiǎn)單的數(shù)字緩沖器。在這個(gè)主通路上，有三個(gè)分支構(gòu)成三個(gè)分支環(huán)路，這些分支的起點(diǎn)都在U2的輸入端，一個(gè)去到M6的柵極，一個(gè)去到M7的柵極，M6和M3形成一個(gè)局部的回路，M7和M4形成一個(gè)相似的局部回路。這兩回路就構(gòu)成了施密特觸發(fā)器的基本功能，施密特觸發(fā)器可以產(chǎn)生回滯，對(duì)于輸入信號(hào)的上升沿和下降沿，信號(hào)的觸發(fā)電平是不同的，t匕如說(shuō)，對(duì)于3.3V的信號(hào)，上升沿在2V的電平觸發(fā)，下降沿在IV的電平觸發(fā)，信號(hào)電平處于IV和2V之間的時(shí)候，觸發(fā)器就處于穩(wěn)定態(tài)，不能觸發(fā)，如果有小毛刺處于這個(gè)范圍，這個(gè)小毛刺就不能通過(guò)觸發(fā)器，從而被過(guò)濾掉了。主通路上還有一個(gè)大的回路，從U2的輸入端出發(fā)，反饋到Ml的柵極，這個(gè)NMOS晶體管的源極通過(guò)一個(gè)電阻連接到輸入端，從而構(gòu)成一個(gè)大的正反饋回路，這個(gè)反饋回路就可以實(shí)現(xiàn)我們需要的端口特性，就是自偏壓，零功耗的輸入端口特性。
[0066]實(shí)施例三
[0067]輸入端口一般有三種連接狀態(tài)，即輸入端口懸空、輸入端口被外接電阻拉到電源或者到地、輸入端口由外來(lái)電路來(lái)驅(qū)動(dòng)。
[0068]假設(shè)輸入端口是懸空的，當(dāng)電源電壓加到這個(gè)電路上時(shí)，電源上升曲線是不可知的，而且如果由多電源供電，供電的時(shí)序也是有一定的隨機(jī)性，這些因素導(dǎo)致在電源上升的瞬態(tài)過(guò)程中，電容Cp上的電荷積累過(guò)程是不可預(yù)知的，直接導(dǎo)致了 Cp上的電壓是隨機(jī)的。
[0069]在大多數(shù)的情況下，這個(gè)電壓不能到達(dá)施密特觸發(fā)器的上限閾值電壓。其中，具體的閾值電壓和回滯區(qū)間跟電路具體的實(shí)施有密切的關(guān)系，電路參數(shù)的選擇就可以決定施密特觸發(fā)器的回滯特性，比如，在一個(gè)3.3V電源的環(huán)境里，上升沿的閾值電壓是2V，下降沿的閾值電壓是IV，回滯電壓區(qū)間是2V-1V= IV，就是一個(gè)可以實(shí)現(xiàn)的回滯特性。當(dāng)電源電壓到達(dá)額定值，這個(gè)電壓不能再增加了。因此施密特觸發(fā)器的輸入是低電平，輸出是確定的高電平，這個(gè)高電平通過(guò)反饋網(wǎng)絡(luò)拉高M(jìn)l的柵極，Ml處于導(dǎo)通狀態(tài)，這個(gè)導(dǎo)通態(tài)立即將累積在Cp上的電荷泄放掉，Cp上的電壓迅速趨近為零，輸入端口變?yōu)檫壿嫷碗娖?，這個(gè)低電平作用在施密特觸發(fā)器的輸入端，強(qiáng)化了這個(gè)低電平，從而進(jìn)一步強(qiáng)化了施密特觸發(fā)器的輸出高電平。這樣的一個(gè)正反饋的過(guò)程，將輸入端口的電平牢牢地箝制在低電平，保證了輸入端口的確定電平。
[0070]但是在有的情況下，Cp上的電壓被沖到很高，超出了施密特觸發(fā)器的閾值電壓，施密特觸發(fā)器被這個(gè)Cp上的高電壓觸發(fā)，輸出低電平，這個(gè)低電平通過(guò)反饋網(wǎng)絡(luò)拉低Ml的柵極。
[0071]當(dāng)Ml的柵極被拉到地，Ml工作在截止?fàn)顟B(tài)，電容Cp上的電荷繼續(xù)累積，最高可以到達(dá)電源電壓，當(dāng)電源電壓到達(dá)額定值時(shí)，這個(gè)累積過(guò)程結(jié)束。Cp上的電壓通過(guò)電阻加到Ml的漏極，漏極到源極的電壓降導(dǎo)致了到地的漏電流。輸入端的寄生電容Cp上累積了電荷Qp，這個(gè)電荷在電容Cp上產(chǎn)生電壓Vp,Qp = Cp*Vp,由此引起的晶體管Ml柵極到源極的漏電流是Ip。這個(gè)漏電流慢慢將Vp拉低，假定施密特觸發(fā)器的下限閾值電壓是Vs，那么經(jīng)過(guò)時(shí)間Tp, Vp被拉低降到Vs。這里Tp的表達(dá)式為Tp = Cp* (Vp-Vs)/Ip,當(dāng)Vp穿過(guò)這個(gè)下限閾值電壓Vs時(shí)，施密特觸發(fā)器立刻觸發(fā)，輸出高電平，這個(gè)高電平拉高M(jìn)l的柵極，Ml處于導(dǎo)通狀態(tài),這個(gè)導(dǎo)通態(tài)立即將累積在Cp上的電荷泄放掉，這個(gè)泄放的速度非?？?，因?yàn)镸l的導(dǎo)通電阻與第一電阻Rl和寄生電容Cp構(gòu)成的RC回路有非常小的時(shí)間常數(shù)，在瞬間，Cp上的電壓趨近于零，輸入端口變成邏輯低電平，正反饋立刻起作用，將輸入端口的電平牢牢地箝制在低電平，保證了輸入端口的確定電平。
[0072]如圖4、圖5所示，圖4為本申請(qǐng)實(shí)施例三提供的一種當(dāng)輸入端口被外接電阻拉到地時(shí)的輸入接口電路的原理圖。圖5為本申請(qǐng)實(shí)施例三提供的一種當(dāng)輸入端口被外接電阻拉到電源時(shí)的輸入接口電路的原理圖。
[0073]當(dāng)外接電阻拉到地時(shí)，如圖4，輸入端口被這個(gè)電阻，即第一外接電阻Rexl拉到低電平，這個(gè)低電平通過(guò)正反饋?zhàn)孧l導(dǎo)通，通過(guò)Rl輸入端口的低電平被加強(qiáng)了。當(dāng)外接電阻拉到電源時(shí)，如圖5所示，與輸入接口電路的輸入端相連的第二外接電阻Rex2，用于將輸入端拉到電源。輸入端口的電壓與MOS晶體管的狀態(tài)以及第二外接電阻的阻值與Rl的比率相關(guān)。此時(shí)，有兩種可能性，Ml截止或者M(jìn)l導(dǎo)通，如果Ml截止，從輸入端口到地是高電阻，輸入端口通過(guò)外接電阻被拉到電源，這個(gè)電源電平通過(guò)正反饋強(qiáng)化了晶體管Ml的截止，從而使得輸入端口的高電平進(jìn)一步穩(wěn)固，由于輸入端口到地是高電阻，只有可以忽略的漏電流，通過(guò)外接電阻的電流只是微不足道的漏電流，可以認(rèn)為在電阻上面沒(méi)有消耗任何有效功率；如果Ml導(dǎo)通，Ml導(dǎo)通電阻相比較Rl可以忽略不計(jì)，輸入端口的電壓值就是外接電阻Rex2和Rl從電源電壓的分壓值，我們希望端口電壓接近電源電壓，以確保輸入是希望的高電平，這樣就要求上拉電阻的阻值Rex2遠(yuǎn)遠(yuǎn)小過(guò)R1，如果這個(gè)條件得到滿足，這個(gè)端口的分壓值就非常接近電源電壓，這個(gè)電壓值可以安全的觸發(fā)R2后面的施密特觸發(fā)器，施密特觸發(fā)器輸出低電平，這個(gè)低電平立刻通過(guò)正反饋網(wǎng)絡(luò)將Ml的柵極拉低，Ml截止，從端口到地的電阻值立刻從Rl轉(zhuǎn)變到高阻，端口電壓被瞬間拉到電源電壓，這個(gè)高電平通過(guò)正反饋進(jìn)一步強(qiáng)化了 Ml的截止?fàn)顟B(tài)，從而保證了輸入端口的高電平，同樣的，在外接電阻上沒(méi)有消耗任何有效功耗。
[0074]圖6為本申請(qǐng)實(shí)施例三公開的一種輸入端口被外來(lái)電路驅(qū)動(dòng)的輸入接口電路的原理圖。
[0075]如圖6所示，前級(jí)P型MOS管MP和前級(jí)N型MOS管麗。其中，前級(jí)P型MOS管MP的漏極與前級(jí)N型MOS管麗的漏極相連，并同時(shí)與輸入接口電路的輸入端相連，前級(jí)P型MOS管MP的源極接電源，柵極與前級(jí)驅(qū)動(dòng)電路相連，前級(jí)N型MOS管MN的源極接地，柵極與前級(jí)驅(qū)動(dòng)電路相連。具體的，MP和MN是前級(jí)驅(qū)動(dòng)電路的輸出功率MOS管，也就是說(shuō)，該電路中還包括:驅(qū)動(dòng)電路可以輸出高電平和低電平，當(dāng)輸出是低電平的時(shí)候，驅(qū)動(dòng)電路中的MN導(dǎo)通，MP截至，導(dǎo)致很強(qiáng)的對(duì)地的拉動(dòng)，輸入端口的電壓被拉到地，這個(gè)低電平通過(guò)正反饋網(wǎng)絡(luò)將肌導(dǎo)通。輸入端口的低電平得到強(qiáng)化，而且沒(méi)有任何電流流入驅(qū)動(dòng)電路。當(dāng)輸入是高電平的時(shí)候，驅(qū)動(dòng)電路中的麗截至，MP導(dǎo)通，導(dǎo)致很強(qiáng)的電源電壓的拉動(dòng)。一般來(lái)說(shuō)，這個(gè)驅(qū)動(dòng)能力遠(yuǎn)遠(yuǎn)大于為了維持輸出高電平而通過(guò)Rl的電流。此時(shí)有兩種可能性，Ml截止或者M(jìn)l導(dǎo)通，如果Ml截至，從輸入端口到地是高電阻，輸入端口被驅(qū)動(dòng)電路拉到電源，這個(gè)電源電平通過(guò)正反饋強(qiáng)化了晶體管Ml的截止，從而使得輸入端口的高電平進(jìn)一步穩(wěn)固，由于輸入端口到地是高電阻，可以認(rèn)為外來(lái)驅(qū)動(dòng)電路沒(méi)有輸出任何電流到輸入端口。驅(qū)動(dòng)電路輸出高電平而沒(méi)有付出任何的功率；如果Ml導(dǎo)通，Ml導(dǎo)通電阻相比較Rl可以忽略不計(jì)，輸入端口在外來(lái)強(qiáng)大驅(qū)動(dòng)的作用下，通過(guò)給Rl注入足夠的電流，保持在接近電源的電壓值，通過(guò)Rl的電流就是IRl = VDD/R1。這個(gè)電壓值可以安全的觸發(fā)R2后面的施密特觸發(fā)器，施密特觸發(fā)器輸出低電平，這個(gè)低電平立刻通過(guò)正反饋網(wǎng)絡(luò)將Ml的柵極拉低，Ml截止，從端口到地的電阻立刻從Rl到高阻，外來(lái)驅(qū)動(dòng)注入的電流IRl在瞬間迅速減少到接近O，端口電壓也被瞬間拉到電源電壓，這個(gè)高電平通過(guò)正反饋進(jìn)一步強(qiáng)化了 Ml的截止?fàn)顟B(tài)，從而保證了輸入端口的高電平，驅(qū)動(dòng)電路在這整個(gè)過(guò)程中只是為了建立高電平付出短暫的瞬態(tài)電流，在低頻率的電路應(yīng)用中，這個(gè)瞬態(tài)電流帶來(lái)的功率損耗是微不足道的，因此外來(lái)驅(qū)動(dòng)輸出高電平而沒(méi)有付出任何的靜態(tài)功率。
[0076]施密特觸發(fā)器的回滯是通過(guò)局部正反饋晶體管M6和M7來(lái)實(shí)現(xiàn)功能的。當(dāng)輸入信號(hào)由低到高的過(guò)程中，M7最初是導(dǎo)通的，而M6是截止的，當(dāng)輸入信號(hào)到達(dá)M5的閾值電壓時(shí)，M5開始導(dǎo)通，但由于M7也是導(dǎo)通的，M7提供電流給M5以保持M5的導(dǎo)通態(tài)，施密特觸發(fā)器的輸出端的電荷不能被釋放，仍然保持高電平。輸入電壓繼續(xù)升高，M5的柵極電壓越來(lái)越高，要求保持M5的導(dǎo)通態(tài)需要的電流越來(lái)越多，當(dāng)M7的電流不足夠提供給M5，M5的漏極電壓開始下降，M4開始導(dǎo)通，從而釋放施密特觸發(fā)器輸出端的電荷，電位開始下降，下降的電位削弱M7的導(dǎo)通態(tài)，從而更加抑制M7提供電流的能力。正反饋開始介入，M7越來(lái)越弱，M6開始導(dǎo)通，M6的導(dǎo)通電流導(dǎo)致從電源注入觸發(fā)器輸出端的電流減少，從而加劇觸發(fā)器輸出端的電位下跌，最終輸出穩(wěn)定在低電平，M7是截止的，而M6是導(dǎo)通的。由于M7的注入電流，施密特觸發(fā)器的輸入上升沿的轉(zhuǎn)折點(diǎn)被推遲了，這個(gè)推遲的轉(zhuǎn)折點(diǎn)就是上升回滯產(chǎn)生的原因。
[0077]當(dāng)輸入信號(hào)由高到低的過(guò)程中，M7最初是截止的，而M6是導(dǎo)通的。當(dāng)輸入信號(hào)下降到達(dá)M2的閾值電壓時(shí)，M2開始導(dǎo)通，但由于M6也是導(dǎo)通的，M6提供電流給M2以保持M2的導(dǎo)通態(tài)。施密特觸發(fā)器的輸出端沒(méi)有注入任何的電荷，仍然保持低電平。輸入電壓繼續(xù)下降，M2的柵極電壓越來(lái)越低，要求保持M2的導(dǎo)通態(tài)需要的電流越來(lái)越多，當(dāng)M6的電流不足夠提供給M2，M2的漏極電壓開始上升，M3開始導(dǎo)通，從而將電荷注入施密特觸發(fā)器的輸出端，它的電位開始上升，上升的電位削弱M6的導(dǎo)通態(tài)，從而更加抑制M6提供電流的能力，正反饋開始介入，M6越來(lái)越弱，M7開始導(dǎo)通，M7的導(dǎo)通電流可以補(bǔ)償M5的電流,從而導(dǎo)致更多的電流注入到觸發(fā)器的輸出端而不是從M5和M4通路中泄露掉，從而加劇觸發(fā)器輸出端的電位上升，最終輸出穩(wěn)定在高電平，M7是導(dǎo)通的，而M6是截止的。由于M6的注入電流，施密特觸發(fā)器的輸出下降沿的轉(zhuǎn)折點(diǎn)被推遲了，這個(gè)推遲的轉(zhuǎn)折點(diǎn)就是下降回滯產(chǎn)生的原因。
[0078]上升回滯和下降回滯的綜合作用就是施密特觸發(fā)器呈現(xiàn)我們需要的回滯。
[0079]實(shí)施例四
[0080]本申請(qǐng)實(shí)施例四提供了一種輸入接口集成電路，如圖7所示，圖7為本申請(qǐng)實(shí)施例四提供的一種輸入接口集成電路的原理圖。該輸入接口集成電路包括前面所述的任意一種或多種輸入接口電路。
[0081]如前面實(shí)施例所述的接口電路可以適用于任何需要數(shù)字信號(hào)輸入的CMOS集成電路中。在本實(shí)施例中，我們以一款傳感器接口集成電路作為例子來(lái)說(shuō)明這個(gè)接口電路的廣泛用途，這個(gè)接口集成電路可以用來(lái)感知傳感器輸出的微小信號(hào)，并對(duì)感知的信號(hào)進(jìn)行放大和濾波，最后整形出方波的信號(hào)，與數(shù)字信號(hào)兼容，提供給中心處理器進(jìn)一步的處理，這個(gè)接口集成電路的放大和濾波電路需要很多的數(shù)字控制信號(hào)來(lái)實(shí)現(xiàn)需要的功能，這些數(shù)字控制信號(hào)從外部輸入，因此每一個(gè)控制信號(hào)就需要一個(gè)輸入接口電路模塊。
[0082]在做集成電路封裝的時(shí)候，根據(jù)功能性的要求，其中一些數(shù)字控制信號(hào)的輸入pad可能沒(méi)有被引出封裝到外部的pin，這些隱藏在集成電路裸片上的pad就是懸空的，而本申請(qǐng)所述的輸入接口電路就可以完全處理懸空的pad，不會(huì)導(dǎo)致任何的漏電流而且輸入信號(hào)的電平值是確定的。那些被弓I出到外部的pin，根據(jù)需求，可以直接接到電源或者地，也可以由其他電路來(lái)驅(qū)動(dòng)，這些所有的應(yīng)用方式都不會(huì)消耗靜態(tài)電流。如果大多數(shù)的輸入信號(hào)是靜態(tài)的或者是低頻的，那么這個(gè)接口電路就在集成電路的功耗上有很大的優(yōu)勢(shì)。在很多對(duì)功耗敏感的場(chǎng)合和應(yīng)用中，這是一個(gè)非常有吸引力的特點(diǎn)，即使在工業(yè)級(jí)的應(yīng)用中，小型化，低功耗化也是一個(gè)明顯的發(fā)展趨勢(shì)，這個(gè)接口電路具有的特點(diǎn)使得采用它的集成電路具有功耗優(yōu)勢(shì)。
[0083]最后，還需要說(shuō)明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素。在沒(méi)有更多限制的情況下，由語(yǔ)句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0084]本說(shuō)明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。
[0085]對(duì)所公開的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本申請(qǐng)。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見的，本文中所定義的一般原理可以在不脫離本申請(qǐng)的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本申請(qǐng)將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【權(quán)利要求】
1.一種輸入接口電路，其特征在于，包括:寄生電容、第一電阻、第二電阻、第一 MOS管、第一反相器和第二反相器； 其中，所述輸入接口電路的輸入端通過(guò)所述寄生電容接地，同時(shí)通過(guò)所述第一電阻與所述第一 MOS管的漏極相連，所述第一 MOS管的源極接地或電源，所述第一 MOS管的柵極通過(guò)所述第二反相器與所述輸入接口電路的輸出端相連； 所述輸入接口電路的輸入端還依次通過(guò)所述第二電阻、所述第一反相器和所述第二反相器與所述輸入接口電路的輸出端相連。
2.根據(jù)權(quán)利要求1所述的輸入接口電路，其特征在于，所述第一反相器為施密特觸發(fā)器模塊。
3.根據(jù)權(quán)利要求2所述的輸入接口電路，其特征在于，所述施密特觸發(fā)器模塊包括--第二 MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管和第七M(jìn)OS管； 其中，所述第二 MOS管、第三MOS管和第六MOS管為P型MOS管，所述第四MOS管、第五MOS管和第七M(jìn)OS管為N型MOS管； 所述第二 MOS管、第三MOS管、第四MOS管和第五MOS管的柵極分別與所述第二電阻相連； 所述第二 MOS管的源極與所述電源相連，并分別與所述第七M(jìn)OS管的漏極相連； 所述第二 MOS管的漏極與所述第三MOS管的源極相連，并分別與所述第六MOS管的源極相連； 所述第三MOS管的漏極與所述第四MOS管的漏極相連，并分別與所述第二反相器的輸入端相連； 所述第四MOS管的源極與所述第五MOS管的漏極相連，并分別與所述第七M(jìn)OS管的源極相連； 所述第五MOS管的源極與所述第六MOS管的漏極相連，并分別接地； 所述第六MOS管的柵極和所述第七M(jìn)OS管的柵極分別與所述第二反相器的輸入端相連。
4.根據(jù)權(quán)利要求1所述的輸入接口電路，其特征在于，所述第一MOS管為N型MOS管時(shí)，所述第一 MOS管的源極接地。
5.根據(jù)權(quán)利要求1所述的輸入接口電路，其特征在于，所述第一MOS管為P型MOS管時(shí)，所述第一 MOS管的源極接電源。
6.根據(jù)權(quán)利要求1所述的輸入接口電路，其特征在于，所述第二反相器由非門構(gòu)成。
7.根據(jù)權(quán)利要求1所述的輸入接口電路，其特征在于，還包括:與所述輸入接口電路的輸入端相連的第一外接電阻，用于將所述輸入端拉到地。
8.根據(jù)權(quán)利要求1所述的輸入接口電路，其特征在于，還包括:與所述輸入接口電路的輸入端相連的第二外接電阻，用于將所述輸入端拉到電源。
9.根據(jù)權(quán)利要求1所述的輸入接口電路，其特征在于，還包括:前級(jí)P型MOS管和前級(jí)N型MOS管; 其中，所述前級(jí)P型MOS管的漏極與所述前級(jí)N型MOS管的漏極相連，并同時(shí)與所述輸入接口電路的輸入端相連； 所述前級(jí)P型MOS管的源極接電源，柵極與前級(jí)驅(qū)動(dòng)電路相連； 所述前級(jí)N型MOS管的源極接地，柵極與前級(jí)驅(qū)動(dòng)電路相連。
10.一種輸入接口集成電路，其特征在于，包括:如權(quán)利要求1至9所述的任意一種或多種輸入接口電路。
【文檔編號(hào)】H03K19/0175GK104393868SQ201410808144
【公開日】2015年3月4日 申請(qǐng)日期:2014年12月22日 優(yōu)先權(quán)日:2014年12月22日
【發(fā)明者】雷王蕾, 張建敏, 江群英 申請(qǐng)人:廈門福齊電子科技有限公司