用于e類異相功率放大器的組合電路的制作方法
【專利摘要】本發(fā)明提供了一種基于E希萊克組合器的集總元件，該組合器相當(dāng)于四分之一波長傳輸線組合器。所提出的使用的E類當(dāng)量功率放大器電路源自于并聯(lián)調(diào)諧的E類實施。所提出的低通當(dāng)量在E類性能方面表現(xiàn)類似，但包括90度傳輸線。
【專利說明】用于E類異相功率放大器的組合電路

【技術(shù)領(lǐng)域】
[0001] 本申請涉及E類異相功率放大器。特別地，涉及希萊克組合器用于這種放大器。

【背景技術(shù)】
[0002] 過去，希萊克（Chireix)異相組合器通?；谒姆种徊ㄩL傳輸線（QWTL)。近年 來，已經(jīng)提出基于變壓器的實施。另一種選擇是用基于集總元件T形網(wǎng)絡(luò)的組合器來代替 這些傳輸線。
[0003] 所有這些方法都具有缺點。使用QWTL方案，其效率取決于異相角度和頻率，因為 希萊克補(bǔ)償元件和QWTL都與頻率有關(guān)。這對于寬帶發(fā)射機(jī)是非常不希望的。一些基于變 壓器的方法依靠接合線用于實現(xiàn)變壓器結(jié)構(gòu)。變壓器的性能取決于達(dá)到期望的并聯(lián)接合線 之間的磁耦合量。耦合的量易受工藝變化的影響，這導(dǎo)致這些結(jié)構(gòu)的制造復(fù)雜、昂貴和/或 不可靠，潛在地導(dǎo)致低產(chǎn)量。另外的基于變壓器的方法依靠印刷電路板（PCB)傳輸線來實 現(xiàn)變壓器結(jié)構(gòu)。雖然這可以改善在制造時的準(zhǔn)確度，但是這些實施使用裸芯片技術(shù)和多層 射頻電路板來產(chǎn)生這些組合器。這可以導(dǎo)致它們昂貴和/或難以組合。Beltran et al.提 出了一種集總兀件結(jié)構(gòu)（Ramon Beltran，F(xiàn)rederick H. Raab，和 Arturo Velazquez 發(fā)表的 "HF outphasing transmitter using class-E power amplifiers，'，IEEE MTT-SDigest,第 757-760頁，2009年6月）包括串聯(lián)諧振器（L和C元件的組合串聯(lián)在組合器的輸入端和 輸出端之間）。這難以在半導(dǎo)體封裝內(nèi)部高質(zhì)量地實現(xiàn)。這些電路還需要大量的集總元件 (電感L和電容器C)。


【發(fā)明內(nèi)容】

[0004] 根據(jù)本發(fā)明的第一方面，提供一種用于E類異相功率放大器的組合電路，E類異相 功率放大器包括第一和第二分支放大器，組合電路包括：
[0005] 第一輸入節(jié)點，用于接收第一分支放大器的輸出信號；
[0006] 第二輸入節(jié)點，用于接收第二分支放大器的輸出信號；和
[0007] 輸出節(jié)點，用于提供組合的輸出信號到負(fù)載；
[0008] 第一電感（LE)，第一電感在第一輸入節(jié)點處串聯(lián)連接，第一電感具有輸入端和輸 出端，第一電感的輸入端連接到第一輸入節(jié)點；
[0009] 第二電感（LE)，第二電感在第二輸入節(jié)點串聯(lián)連接，第二電感具有輸入端和輸出 端，第二電感的輸入端連接到第二輸入節(jié)點；
[0010] 補(bǔ)償電感（Lo^)，補(bǔ)償電感與第一電感串聯(lián)連接并且直接連接到輸出節(jié)點；和
[0011] 補(bǔ)償電容器補(bǔ)償電容器與第二電感串聯(lián)連接并且直接連接到輸出節(jié)點。
[0012] 這個電路提供適當(dāng)?shù)腅類阻抗終端用于負(fù)載調(diào)制和希萊克補(bǔ)償元件。它包括相對 少量的電路元件并且適于集成在晶體管封裝的內(nèi)部。這是通過包含E類元件和希萊克補(bǔ)償 元件的功能并以少量元件完成兩者的功能來實現(xiàn)的。組合電路是通過將并聯(lián)調(diào)諧E類實施 轉(zhuǎn)換為低通等效電路得到的。所提出的等效電路在E類性能方面表現(xiàn)類似，并包含四分之 一波長傳輸線。低通部分在封裝集成方面具有優(yōu)點，因為它可以不需要在封裝內(nèi)部實現(xiàn)串 聯(lián)諧振電路。這個屬性，和需要少量元件一起，可以潛在地導(dǎo)致更高的產(chǎn)量，較低的組合復(fù) 雜性，以及較低的成本。
[0013] 根據(jù)第一方面的組合電路，希萊克補(bǔ)償元件被提供在低通部分的輸出端。這樣潛 在地避免需要實現(xiàn)平行（并聯(lián)）電感，因為實質(zhì)的電感是串聯(lián)配置。
[0014] 補(bǔ)償電感提供希萊克補(bǔ)償電感；以及補(bǔ)償電容器提供希萊克補(bǔ)償電容器。
[0015] 組合電路還可以包含：第一電容器（CE)，第一電容器具有連接到第一電感的輸出 端的一個端子和連接到地的另一個端子；以及第二電容器（C E)，第二電容器具有連接到第 二電感的輸出端的一個端子以及連接到地的另一個端子。
[0016] 第一電感以及第一電容器形成E類低通當(dāng)量用于第一分支放大器。第二電感以及 第二電容器形成E類低通當(dāng)量用于第二分支放大器。
[0017] 第二電容器以及補(bǔ)償電容器可以一起在單個芯片上實現(xiàn)為金屬絕緣體金屬電容 器。
[0018] MIMcap結(jié)構(gòu)結(jié)合了并聯(lián)電容器（第二電容器）以及串聯(lián)電容器（補(bǔ)償電容器）。 [0019] 補(bǔ)償電感（LmK)可以直接連接到第一電感的輸出端；以及補(bǔ)償電容器可以 直接連接到第二電感的輸出端。
[0020] 可選擇地，組合電路還包括在第二電感的輸出端的連接用于連接直流偏置電源。
[0021] 該布置提供直流引線給第二分支放大器。可以經(jīng)由偏置網(wǎng)絡(luò)連接直流電源。偏置 網(wǎng)絡(luò)優(yōu)選地在期望的射頻工作頻率起到開路的作用和對于直流以及調(diào)制頻帶（一般的在 OHz-lOOMHz范圍內(nèi)）起到低歐姆電阻的作用。偏置網(wǎng)絡(luò)可以包括電感或者射頻扼流圈，優(yōu) 選地包括鐵磁心。
[0022] 根據(jù)本發(fā)明的第第二方面，提供一種用于E類異相功率放大器的組合電路，E類異 相功率放大器包括第一和第二分支放大器，組合電路包括：
[0023] 第一輸入節(jié)點，用于接收第一分支放大器的輸出信號；
[0024] 第二輸入節(jié)點，用于接收第二分支放大器的輸出信號；和
[0025] 輸出節(jié)點，用于提供組合的輸出信號到負(fù)載；
[0026] 第一電感（L，LE)，第一電感在第一輸入節(jié)點處串聯(lián)連接，第一電感具有輸入端和 輸出端，第一電感的輸入端連接到第一輸入節(jié)點；
[0027] 第二電感（L，LE)，第二電感在第二輸入節(jié)點處串聯(lián)連接，第二電感具有輸入端和 輸出端，第二電感的輸入端連接到第二輸入節(jié)點；和
[0028] 補(bǔ)償電感，補(bǔ)償電感并聯(lián)連接在第二輸入節(jié)點和地之間。
[0029] 第二方面的組合電路的設(shè)計使用與上述第一方面類似的原理以及具有類似的優(yōu) 點。
[0030] 組合電路還可以包含：第一電容器（2CE，2C，CE)，第一電容器并聯(lián)連接在輸出節(jié)點 和地之間。
[0031] 組合電路還可以包含補(bǔ)償電容器（cmK)，補(bǔ)償電容器并聯(lián)連接在第一輸入節(jié)點和 地之間。
[0032] 在該電路布置中，希萊克補(bǔ)償元件（補(bǔ)償電容器和補(bǔ)償電感）與E類組合器的輸 入端口并聯(lián)布置。
[0033] 與其它的布置相比較，該布置可以減少電路中需要的電感的值。在電感實現(xiàn)為接 合線的情況下，這可能意味著接合線可以更短，潛在地使組合更容易和/或提高產(chǎn)量。
[0034] 組合電路還可以包含另外的補(bǔ)償電感〇^11；1)，另外的補(bǔ)償電感與第一電感串聯(lián)連 接并直接連接到輸出節(jié)點。
[0035] 這種布置可以避免在第一輸入節(jié)點處對并聯(lián)電容器的需要。它可以同時避免對長 的接合線的需要（在電感使用接合線實現(xiàn)的實施例中）。
[0036] 補(bǔ)償電感可以通過接合線或者通過印刷電路板（PCB)上的走線實現(xiàn)。
[0037] 組合電路還可以包含：第二電容器（CE)，第二電容器具有連接到第一電感的輸出 端的一個端子和連接到地的另一個端子。
[0038] 另外的補(bǔ)償電感〇^11(1)可以直接連接到第一電感的輸出端。
[0039] 每個電容器和/或電感優(yōu)選地實現(xiàn)為集總元件。
[0040] 優(yōu)選地，一個或多個電容器實現(xiàn)為金屬-氧化物-半導(dǎo)體電容器；和/或一個或多 個電感實現(xiàn)為接合線。
[0041] 組合電路還可以包含：輸出節(jié)點和負(fù)載之間的匹配電路。
[0042] 每個分支放大器優(yōu)選地包括功率晶體管。
[0043] 還提供一種E類異相功率放大器模塊，包括：第一和第二分支放大器；和上述的組 合電路，布置為組合分支放大器的輸出信號。
[0044] 優(yōu)選地，第一和第二分支放大器和組合電路一起集成在單個物理封裝中。封裝可 以包含金屬頭和陶器的或者塑造的蓋板，封入至少一個晶體管芯片，至少一個無源的芯片 (例如，提供金屬一氧化物一半導(dǎo)體電容器），和接合線。芯片被焊接到封裝。

【專利附圖】

【附圖說明】
[0045] 以下，本申請將通過示例的方式參考附圖進(jìn)行描述，其中：
[0046] 圖1示出了根據(jù)本發(fā)明的第一方面的實施例的一種組合器的電路圖；
[0047] 圖2示出了圖1的組合器的實際實施的示意圖；
[0048] 圖3示出了圖1的組合器的一種可選的實際實施的示意圖；
[0049] 圖4示出了根據(jù)本發(fā)明第二方面的第一實施例的組合器的電路圖；
[0050] 圖5示出了圖4的組合器的實際實施的示意圖；
[0051] 圖6示出了根據(jù)本發(fā)明的第二方面的第二實施例的組合器的電路圖；
[0052] 圖7示出了圖6的組合器的實際實施的示意圖；
[0053] 圖8示出了根據(jù)本發(fā)明的第三方面的實施例的組合器的電路圖；
[0054] 圖9示出了圖8的組合器的實際實施的示意圖。

【具體實施方式】
[0055] 本發(fā)明的實施例可以提供基于E類希萊克組合器的集總元件，該E類希萊克組合 器與四分之一波長傳輸線組合器等效。與Beltran等提出的方案相反，這些電路可以將E 類和希萊克補(bǔ)償元件包含在一個緊湊的結(jié)構(gòu)中，該結(jié)構(gòu)可以是封裝集成的并且具有潛在性 高產(chǎn)量（較低的組合復(fù)雜性）和較低的成本。
[0056] 在下面描述的實施例中所提出的E類等效功率放大器電路可以源自于傳統(tǒng)的并 聯(lián)調(diào)諧E類實施。所提出的低通當(dāng)量在E類性能方面表現(xiàn)類似，但包含90度傳輸線，因為 與Beltran等提出的方案中圖5所示的電路相比，其低通部分在它的諧振頻率處具有類似 的相位響應(yīng)。低通部分在封裝集成方面具有主要優(yōu)點，因為它可以不需要在封裝內(nèi)部實現(xiàn) 串聯(lián)諧振電路。
[0057] 參考圖1-3,以下將描述本發(fā)明第一方面的實施例。圖1示出了本實施例的電路 圖。包括兩個分支放大器，每個分支放大器包括功率晶體管。在電路圖中，第一分支放大器 的功率晶體管具有電壓源VI和并聯(lián)電容C OTT。類似地，第二分支放大器的功率晶體管具有 電壓源V2和并聯(lián)電容COTT。組合電路具有第一輸入節(jié)點10,用于接收第一分支放大器的輸 出信號；和第二輸入節(jié)點12,用于接收第二分支放大器的輸出信號。在輸出側(cè)，具有輸出節(jié) 點18,用于提供組合的輸出信號到負(fù)載22。在輸出節(jié)點18和負(fù)載22之間提供阻抗匹配網(wǎng) 絡(luò)24。
[0058] 組合電路包括第一電感LE，第一電感LE在第一輸入節(jié)點10處串聯(lián)連接。第一電 感具有輸入端和輸出端14,第一電感的輸入端連接到第一輸入節(jié)點10。第二電感1^，第二 電感1^在第二輸入節(jié)點12處串聯(lián)連接。第二電感具有輸入端和輸出端16,第二電感的輸 入端連接到第二輸入節(jié)點12。希萊克補(bǔ)償電感1^ 11；在第一電感的輸出端14處與第一電感 串聯(lián)連接。補(bǔ)償電感的另一端直接連接到輸出節(jié)點18。同時，希萊克補(bǔ)償電容器在第 二電感的輸出端16處與第二電感串聯(lián)連接。補(bǔ)償電容器的另一端直接連接到輸出節(jié)點18。 第一電容器C E并聯(lián)連接在第一電感的輸出端處。第一電容器的一個端子被連接到第一電 感的輸出端14和第一電容器的另一個端子被連接到地。第二電容器C E被并聯(lián)連接在第二 電感的輸出端處。第二電容器的一個端子被連接到第二電感的輸出端16和第二電容器的 另一個端子被連接到地。第一和第二電容器C E和第一和第二感應(yīng)器LE提供用于構(gòu)成E類 放大器的低通當(dāng)量。
[0059] 第二電感LE的輸出端16經(jīng)由鐵磁心電感20連接到直流偏置電源VDC。這提供直 流供電到第二分支放大器。鐵磁心是偏置網(wǎng)絡(luò)的一個示例，偏置網(wǎng)絡(luò)起到在期望的RF工作 頻率開路的作用和對于直流和調(diào)制頻帶（在本實施例中，在OHz-lOOMHz范圍內(nèi)）起到低歐 姆電阻的作用。到第一分支放大器的直流供電在圖中沒有示出，但可以用傳統(tǒng)的方法提供。 例如，它可以在印刷電路板（PCB)上的射頻輸出端路徑中由傳統(tǒng)的偏置技術(shù)實現(xiàn)，該偏置 技術(shù)使用就阻抗而言與第二分支放大器相同的要求。
[0060] 可以使用下面的公式得到各種元件參數(shù)：

【權(quán)利要求】
1. 一種用于E類異相功率放大器的組合電路，其特征在于，E類異相功率放大器包括第 一和第二分支放大器，組合電路包括： 第一輸入節(jié)點，用于接收第一分支放大器的輸出信號； 第二輸入節(jié)點，用于接收第二分支放大器的輸出信號；和 輸出節(jié)點，用于提供組合的輸出信號到負(fù)載； 第一電感（LE)，第一電感在第一輸入節(jié)點處串聯(lián)連接，第一電感具有輸入端和輸出端， 第一電感的輸入端連接到第一輸入節(jié)點； 第二電感（LE)，第二電感在第二輸入節(jié)點處串聯(lián)連接，第二電感具有輸入端和輸出端， 第二電感的輸入端連接到第二輸入節(jié)點； 補(bǔ)償電感（Lo^)，補(bǔ)償電感與第一電感串聯(lián)連接并且直接連接到輸出節(jié)點；和 補(bǔ)償電容器（CmK)，補(bǔ)償電容器與第二電感串聯(lián)連接并且直接連接到輸出節(jié)點。
2. 根據(jù)權(quán)利要求1所述的組合電路，其特征在于，還包括： 第一電容器（CE)，第一電容器具有連接到第一電感的輸出端的一個端子和連接到地的 另一個端子；和 第二電容器（CE)，第二電容器具有連接到第二電感的輸出端的一個端子和連接到地的 另一個端子。
3. 根據(jù)權(quán)利要求2所述的組合電路，其特征在于，第二電容器和補(bǔ)償電容器一起在單 個芯片上被實現(xiàn)為金屬-絕緣體-金屬電容器。
4. 根據(jù)權(quán)利要求1-3任一項所述的組合電路，其特征在于， 補(bǔ)償電感（Lq^)直接連接到第一電感的輸出端；和 補(bǔ)償電容器（〇；_)直接連接到第二電感的輸出端。
5. 根據(jù)權(quán)利要求1-5任一項所述的組合電路，其特征在于，還包括在第二電感的輸出 端的連接用于連接直流偏置電源。
6. -種用于E類異相功率放大器的組合電路，其特征在于，E類異相功率放大器包括第 一和第二分支放大器，組合電路包括： 第一輸入節(jié)點，用于接收第一分支放大器的輸出信號； 第二輸入節(jié)點，用于接收第二分支放大器的輸出信號；和 輸出節(jié)點，用于提供組合的輸出信號到負(fù)載； 第一電感（L，LE)，第一電感在第一輸入節(jié)點處串聯(lián)連接，第一電感具有輸入端和輸出 端，第一電感的輸入端連接到第一輸入節(jié)點； 第二電感（L，LE)，第二電感在第二輸入節(jié)點處串聯(lián)連接，第二電感具有輸入端和輸出 端，第二電感的輸入端連接到第二輸入節(jié)點；和 補(bǔ)償電感(Xouk, ,補(bǔ)償電感并聯(lián)連接在第二輸入節(jié)點和地之間。
7. 根據(jù)權(quán)利要求6所述的組合電路，其特征在于，還包括第一電容器（2CE，2C，CE)，第一 電容器并聯(lián)連接在輸出節(jié)點和地之間。
8. 根據(jù)權(quán)利要求6或者7所述的組合電路，其特征在于，還包括補(bǔ)償電容器（CmK)，補(bǔ) 償電容器并聯(lián)連接在第一輸入節(jié)點和地之間。
9. 根據(jù)權(quán)利要求6或7所述的組合電路，其特征在于，還包括另外的補(bǔ)償電感〇^_)， 另外的補(bǔ)償電感與第一電感串聯(lián)連接并且直接連接到輸出節(jié)點。
10. 根據(jù)權(quán)利要求9所述的組合電路，其特征在于，還包括： 第二電容器（CE)，第二電容器具有連接到第一電感的輸出端的一個端子和連接到地的 另一個端子。
11. 根據(jù)權(quán)利要求9或10的組合電路，其特征在于，另外的補(bǔ)償電感（L。^)直接連接 到第一電感的輸出端。
12. 根據(jù)前述任一權(quán)利要求所述的組合電路，其特征在于，每個電容器和/或電感實現(xiàn) 為集總元件。
13. 根據(jù)權(quán)利要求12所述的組合電路，其特征在于，還包括： 一個或多個電容器實現(xiàn)為金屬-氧化物-半導(dǎo)體電容器；和/或 一個或多個電感實現(xiàn)為接合線。
14. 根據(jù)前述任一權(quán)利要求所述的組合電路，其特征在于，還包括輸出節(jié)點和負(fù)載之間 的匹配電路。
15. -種E類異相功率放大器模塊，其特征在于，包括： 第一和第二分支放大器；和 根據(jù)前述任一權(quán)利要求所述的組合電路，所述組合電路被布置為組合分支放大器的輸 出信號。
【文檔編號】H03F3/60GK104378074SQ201410363089
【公開日】2015年2月25日 申請日期:2014年7月28日 優(yōu)先權(quán)日:2013年8月14日
【發(fā)明者】馬克·皮特·范德海登 申請人:恩智浦有限公司