Ldpc碼譯碼器及實(shí)現(xiàn)方法
【專利摘要】本發(fā)明提供了一種LDPC碼譯碼器結(jié)構(gòu)及實(shí)現(xiàn)方法，該譯碼器包括：譯碼單元、中心控制單元和地址生成單元。本發(fā)明提供的譯碼器，采用多個(gè)級(jí)聯(lián)的譯碼單元復(fù)用中心控制單元以及地址生成單元，有效地節(jié)約了邏輯資源，提高了資源的利用率；該譯碼器采用級(jí)聯(lián)結(jié)構(gòu)，布線簡單，提高了譯碼器的工作頻率；該譯碼器通過流水線結(jié)構(gòu)，同時(shí)處理多個(gè)碼字，可以根據(jù)實(shí)際系統(tǒng)的吞吐率需求合理選擇譯碼單元的數(shù)目，具有相當(dāng)大的靈活性。
【專利說明】LDPC碼譯碼器及實(shí)現(xiàn)方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及計(jì)算機(jī)和數(shù)字通信【技術(shù)領(lǐng)域】，具體涉及LDPC碼譯碼器及實(shí)現(xiàn)方法。

【背景技術(shù)】
[0002] 低密度奇偶校驗(yàn)碼（Low Density Parity Check Code，簡稱 LDPC 碼），是由 Robert G. Gallager于1962年提出的一類基于稀疏校驗(yàn)矩陣的特殊線性分組碼。它通常由校驗(yàn)矩 陣Η進(jìn)行描述，主要特點(diǎn)是Η具有稀疏性。LDPC碼由于具有逼近香農(nóng)限的優(yōu)良性能，以及譯 碼復(fù)雜度較低，結(jié)構(gòu)靈活的特別，成為近年來信道編碼領(lǐng)域的研究熱點(diǎn)。
[0003] LDPC碼譯碼器的研究是LDPC碼得到廣泛應(yīng)用的關(guān)鍵問題。LDPC碼可以被描述為： 一個(gè)LDPC碼比特被表示成為一個(gè)變量節(jié)點(diǎn)，一個(gè)校驗(yàn)關(guān)系被表示成一個(gè)校驗(yàn)節(jié)點(diǎn)，如果一 個(gè)比特參與了一個(gè)校驗(yàn)關(guān)系，則相應(yīng)的變量節(jié)點(diǎn)與校驗(yàn)節(jié)點(diǎn)之間有一條邊線進(jìn)行連接。在 譯碼過程中，所有的中間結(jié)果都存儲(chǔ)在邊線上，等待對(duì)應(yīng)的校驗(yàn)節(jié)點(diǎn)讀取和計(jì)算。理論上， 只要硬件實(shí)現(xiàn)所有節(jié)點(diǎn)和邊，就可以實(shí)現(xiàn)全并行結(jié)構(gòu)的LDPC碼譯碼器，但是有優(yōu)越性能的 LDPC碼的碼長會(huì)急劇增加，全并行結(jié)構(gòu)很難實(shí)現(xiàn)，所以只能通過降低數(shù)據(jù)吞吐率，換取譯碼 器復(fù)雜度降低的半并行結(jié)構(gòu)LDPC譯碼器，而此結(jié)構(gòu)只適用于特殊結(jié)構(gòu)的Block-LDPC碼。
[0004] 以QC-LDPC碼為例，QC-LDPC碼中循環(huán)行列式矩陣對(duì)應(yīng)的非零元素，即相應(yīng)變量節(jié) 點(diǎn)與檢驗(yàn)節(jié)點(diǎn)之間的邊線是平行的。半并行譯碼器正是利用QC-LDPC碼的這一特性來實(shí)現(xiàn) 運(yùn)算單元的復(fù)用。利用QC-LDPC碼的準(zhǔn)循環(huán)性質(zhì)，半并行譯碼器以行或列矢量為單位進(jìn)行 水平或垂直運(yùn)算單元的復(fù)用，即一個(gè)行矢量的所有校驗(yàn)節(jié)點(diǎn)共用一個(gè)水平運(yùn)算單元，一個(gè) 列矢量的所有變量節(jié)點(diǎn)共用一個(gè)垂直運(yùn)算單元在半并行譯碼器結(jié)構(gòu)中，可以為一個(gè)行矢量 或一個(gè)列矢量配置多個(gè)運(yùn)算單元，提高并行度。但伴隨吞吐率的提高，運(yùn)算單元和存儲(chǔ)器的 數(shù)目也相應(yīng)增加。
[0005] 以上方案存在的問題是很難同時(shí)滿足系統(tǒng)高吞吐能力和低硬件實(shí)現(xiàn)復(fù)雜度的要 求。一旦譯碼器確定，很難根據(jù)用戶的實(shí)際需求對(duì)譯碼器進(jìn)行修改。


【發(fā)明內(nèi)容】

[0006] 針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明提供的LDPC碼譯碼器，能夠有效地節(jié)約邏輯資源， 提高系統(tǒng)的吞吐率和靈活性，且能夠根據(jù)實(shí)際系統(tǒng)的吞吐率需求合理選擇譯碼單元的個(gè) 數(shù)。
[0007] 第一方面，本發(fā)明提供一種LDPC碼譯碼器，該譯碼器包括：譯碼單元、中心控制單 元及地址生成單元；
[0008] 所述譯碼單元，包括第一譯碼子單元和第二譯碼子單元，所述第一譯碼子單元和 所述第二譯碼子單元級(jí)聯(lián)；
[0009] 所述中心控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)至所述 譯碼單元，以使所述譯碼單元根據(jù)中心控制信號(hào)對(duì)初始信息進(jìn)行譯碼；以及根據(jù)外部時(shí)鐘 信號(hào)及外部控制信號(hào)輸出地址生成信號(hào)至所述地址生成單元；
[0010] 所述地址生成單元，用于根據(jù)所述地址生成信號(hào)生成讀寫地址，所述讀寫地址用 于使所述譯碼單元進(jìn)行讀寫操作。
[0011] 優(yōu)選地，所述譯碼單元還包括一個(gè)以上的第三譯碼子單元，所述第一譯碼子單元、 所述一個(gè)以上的第三譯碼子單元及所述第二譯碼子單元依次級(jí)聯(lián)。
[0012] 優(yōu)選地，所述第一譯碼子單元包括存儲(chǔ)模塊、譯碼運(yùn)算模塊及復(fù)接模塊；
[0013] 所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息及所述第一譯碼子單元的中間運(yùn)算結(jié)果；
[0014] 所述譯碼運(yùn)算模塊，用于初始化所述第一譯碼子單元的中間運(yùn)算結(jié)果，并對(duì)所述 初始信息及所述初始化后第一譯碼子單元的中間運(yùn)算結(jié)果進(jìn)行譯碼運(yùn)算，根據(jù)譯碼運(yùn)算的 結(jié)果更新所述第一譯碼子單元的中間運(yùn)算結(jié)果，將更新后的第一譯碼子單元的中間運(yùn)算結(jié) 果寫入所述存儲(chǔ)模塊，結(jié)束譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中更新后的中間運(yùn)算結(jié)果作為所 述第一譯碼子單元的中間譯碼結(jié)果輸出；
[0015] 所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ)模塊，以完成所述存儲(chǔ)模塊的寫 入復(fù)接操作。
[0016] 優(yōu)選地，所述第三譯碼子單元包括存儲(chǔ)模塊、譯碼運(yùn)算模塊及復(fù)接模塊；
[0017] 所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息、前一級(jí)譯碼子單元的中間譯碼結(jié)果及所 述第三譯碼子單元的中間運(yùn)算結(jié)果；
[0018] 所述譯碼運(yùn)算模塊，用于將所述前一級(jí)譯碼子單元的中間譯碼結(jié)果作為所述第三 譯碼子單元的中間運(yùn)算結(jié)果，并對(duì)所述初始信息和所述第三譯碼子單元的中間運(yùn)算結(jié)果進(jìn) 行譯碼運(yùn)算，根據(jù)譯碼運(yùn)算的結(jié)果更新所述第三譯碼子單元的中間運(yùn)算結(jié)果，將更新后的 第三譯碼子單元的中間運(yùn)算結(jié)果寫入所述存儲(chǔ)模塊，結(jié)束譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中 更新后的中間運(yùn)算結(jié)果作為所述第三譯碼子單元的中間譯碼結(jié)果輸出；
[0019] 所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ)模塊，以完成所述存儲(chǔ)模塊的寫 入復(fù)接操作。
[0020] 優(yōu)選地，所述第二譯碼子單元包括存儲(chǔ)模塊、譯碼運(yùn)算模塊及復(fù)接模塊；
[0021] 所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息、前一級(jí)譯碼子單元的中間譯碼結(jié)果和所 述第二譯碼子單元的中間運(yùn)算結(jié)果；
[0022] 所述譯碼運(yùn)算模塊，用于將所述前一級(jí)譯碼子單元的中間譯碼結(jié)果作為所述第二 譯碼子單元的中間運(yùn)算結(jié)果，并對(duì)所述初始信息和所述第二譯碼子單元的中間運(yùn)算結(jié)果進(jìn) 行譯碼運(yùn)算，根據(jù)譯碼運(yùn)算的結(jié)果更新所述第二譯碼子單元的中間運(yùn)算結(jié)果，將更新后的 第二譯碼子單元的中間運(yùn)算結(jié)果寫入所述存儲(chǔ)模塊，結(jié)束譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中 更新后的中間運(yùn)算結(jié)果作為所述第二譯碼子單元的中間譯碼結(jié)果讀出，對(duì)所述第二譯碼子 單元的中間譯碼結(jié)果進(jìn)行判決，得到判決后的譯碼結(jié)果，輸出判決后的譯碼結(jié)果；
[0023] 所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ)模塊，以完成所述存儲(chǔ)模塊的寫 入復(fù)接操作。
[0024] 優(yōu)選地，所述中心控制單元包括譯碼控制單元及地址生成控制單元；
[0025] 所述譯碼控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)至多個(gè) 譯碼子單元，用于控制多個(gè)譯碼子單元的時(shí)序，控制多個(gè)譯碼子單元的啟動(dòng)和結(jié)束，控制多 個(gè)譯碼子單元的譯碼運(yùn)算過程，控制相鄰譯碼子單元之間的信息傳遞，控制所述第二譯碼 子單元的判決運(yùn)算及譯碼輸出；其中，多個(gè)譯碼子單元包括所述第一譯碼子單元、第二譯碼 子單元及第三譯碼子單元；
[0026] 所述地址生成控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)，輸出地址生成信號(hào) 至地址生成單元，用于控制所述地址生成單元輸出地址信號(hào)至所述譯碼單元。
[0027] 優(yōu)選地，所述中心控制單元對(duì)所述譯碼單元的控制機(jī)制為：
[0028] 控制譯碼單元的啟動(dòng)時(shí)，對(duì)于第一譯碼子單元，接收到外部的初始信息后，開始譯 碼；對(duì)于第二譯碼子單元和第三譯碼子單元，在上一次譯碼結(jié)束并輸出結(jié)果后，指示空狀 態(tài)，并等待接收上一級(jí)譯碼子單元的初始信息和中間譯碼結(jié)果，在接收到上一級(jí)譯碼子單 元的初始信息和中間譯碼結(jié)果后，開始譯碼；
[0029] 控制譯碼單元的結(jié)束時(shí)，對(duì)于第一譯碼子單元和第三譯碼子單元，在每次譯碼迭 代結(jié)束后，如果下一級(jí)譯碼子單元指示空狀態(tài)，則輸出初始信息和中間譯碼結(jié)果至下一級(jí) 譯碼子單元；對(duì)于第二譯碼子單元，在第二譯碼子單元的譯碼運(yùn)算模塊校驗(yàn)成功或譯碼達(dá) 到最大迭代次數(shù)后，對(duì)本級(jí)的中間譯碼結(jié)果進(jìn)行判決，輸出譯碼結(jié)果。
[0030] 第二方面，本發(fā)明提供一種LDPC碼譯碼器的實(shí)現(xiàn)方法，該方法具體包括：
[0031] S1 :第一譯碼子單元接收初始信息，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制 信號(hào)輸出中心控制信號(hào)控制第一譯碼子單元的譯碼運(yùn)算模塊對(duì)所述初始信息進(jìn)行譯碼運(yùn) 算，得到所述第一譯碼子單元的中間譯碼結(jié)果，并輸出所述第一譯碼子單元的中間譯碼結(jié) 果及所述初始信息；
[0032] S2 :與所述第一譯碼子單元連接的第一個(gè)第三譯碼子單元接收所述第一譯碼子 單元的中間譯碼結(jié)果及所述初始信息，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸 出中心控制信號(hào)控制第一個(gè)第三譯碼子單元的譯碼運(yùn)算模塊對(duì)所述初始信息及所述第一 譯碼子單元的中間譯碼結(jié)果進(jìn)行譯碼運(yùn)算，得到所述第一個(gè)第三譯碼子單元的中間譯碼結(jié) 果；
[0033] S3 :每一個(gè)第三譯碼子單元重復(fù)步驟S2的譯碼過程，獲得最后一個(gè)第三譯碼子 單元的中間譯碼結(jié)果，并輸出所述最后一個(gè)第三譯碼子單元的中間譯碼結(jié)果及所述初始信 息；
[0034] S4:第二譯碼子單元接收所述初始信息及所述最后一個(gè)第三譯碼子單元的中間 譯碼結(jié)果，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)控制第二譯 碼子單元的譯碼運(yùn)算模塊對(duì)所述初始信息及所述最后一個(gè)第三譯碼子單元的中間譯碼結(jié) 果進(jìn)行譯碼運(yùn)算，得到所述第二譯碼子單元的中間譯碼結(jié)果，中間控制單元控制第二譯碼 子單元的譯碼運(yùn)算模塊對(duì)所述第二譯碼子單元的中間譯碼結(jié)果進(jìn)行判決運(yùn)算，輸出譯碼結(jié) 果。
[0035] 由上述技術(shù)方案可知，本發(fā)明提供的LDPC碼譯碼器，采用多個(gè)級(jí)聯(lián)的譯碼單元復(fù) 用中心控制單元以及地址生成單元，有效地節(jié)約了邏輯資源，提高了資源的利用率；該譯碼 器采用級(jí)聯(lián)結(jié)構(gòu)，布線簡單，提高了譯碼器的工作頻率；且該譯碼器通過流水線結(jié)構(gòu)，同時(shí) 處理多個(gè)碼字，可以根據(jù)實(shí)際系統(tǒng)的吞吐率需求合理選擇譯碼單元的數(shù)目，具有相當(dāng)大的 靈活性。

【專利附圖】

【附圖說明】
[0036] 為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以 根據(jù)這些圖獲得其他的附圖。
[0037] 圖1是本發(fā)明第一實(shí)施例提供的LDPC碼譯碼器的結(jié)構(gòu)圖；
[0038] 圖2是本發(fā)明第二實(shí)施例提供的LDPC碼譯碼器的結(jié)構(gòu)圖；
[0039] 圖3是本發(fā)明第三實(shí)施例提供的半并行級(jí)聯(lián)譯碼器的結(jié)構(gòu)圖；
[0040] 圖4是本發(fā)明第三實(shí)施例提供的半并行級(jí)聯(lián)譯碼器的初級(jí)半并行譯碼器的結(jié)構(gòu) 圖；
[0041] 圖5為本發(fā)明第三實(shí)施例提供的半并行級(jí)聯(lián)譯碼器的中間級(jí)半并行譯碼器的結(jié) 構(gòu)圖；
[0042] 圖6為本發(fā)明第三實(shí)施例提供的半并行級(jí)聯(lián)譯碼器的末級(jí)半并行譯碼器的結(jié)構(gòu) 圖；
[0043] 圖7為本發(fā)明第四實(shí)施例提供的通用級(jí)聯(lián)譯碼器的結(jié)構(gòu)圖；
[0044] 圖8為本發(fā)明第四實(shí)施例提供的通用級(jí)聯(lián)譯碼器的初級(jí)半并行譯碼器的結(jié)構(gòu)圖；
[0045] 圖9為本發(fā)明第四實(shí)施例提供的通用級(jí)聯(lián)譯碼器的中間級(jí)半并行譯碼器的結(jié)構(gòu) 圖；
[0046] 圖10為本發(fā)明第四實(shí)施例提供的通用級(jí)聯(lián)譯碼器的末級(jí)半并行譯碼器的結(jié)構(gòu) 圖。

【具體實(shí)施方式】
[0047] 下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；?本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0048] 圖1示出了本發(fā)明第一實(shí)施例提供的LDPC碼譯碼器的結(jié)果示意圖，如圖1所示， 本實(shí)施例的譯碼器包括：譯碼單元、中心控制單元及地址生成單元；
[0049] 所述譯碼單元，包括第一譯碼子單元和第二譯碼子單元，所述第一譯碼子單元和 所述第二譯碼子單元級(jí)聯(lián)。
[0050] 所述中心控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)至所述 譯碼單元，以使所述譯碼單元根據(jù)中心控制信號(hào)對(duì)初始信息進(jìn)行譯碼；以及根據(jù)外部時(shí)鐘 信號(hào)及外部控制信號(hào)輸出地址生成信號(hào)至所述地址生成單元。
[0051] 所述地址生成單元，用于根據(jù)所述地址生成信號(hào)生成讀寫地址，所述讀寫地址用 于使所述譯碼單元進(jìn)行讀寫操作。
[0052] 如圖2所示，圖2示出了本發(fā)明第二實(shí)施例提供的LDPC碼譯碼器，本實(shí)施例的譯 碼器包括譯碼單元、中心控制單元及地址生成單元；
[0053] 所述譯碼單元包括第一譯碼子單元、第二譯碼子單元和一個(gè)以上的第三譯碼子單 元，所述第一譯碼子單元、所述一個(gè)以上的第三譯碼子單元及所述第二譯碼子單元依次級(jí) 聯(lián)。
[0054] 所述中心控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)至所述 譯碼單元，以使所述譯碼單元根據(jù)中心控制信號(hào)對(duì)初始信息進(jìn)行譯碼；以及根據(jù)外部時(shí)鐘 信號(hào)及外部控制信號(hào)輸出地址生成信號(hào)至所述地址生成單元。
[0055] 所述地址生成單元，用于根據(jù)所述地址生成信號(hào)生成讀寫地址，所述讀寫地址用 于使所述譯碼單元進(jìn)行讀寫操作。
[0056] 優(yōu)選地，所述第一譯碼子單元為半并行譯碼器，所述第二譯碼子單元為半并行譯 碼器，且所述第三譯碼子單元為半并行譯碼器；或所述第一譯碼子單元為通用譯碼器，所述 第二譯碼子單元為通用譯碼器，且所述第三譯碼子單元為通用譯碼器。
[0057] 具體來說，所述第一譯碼子單元包括存儲(chǔ)模塊、譯碼運(yùn)算模塊及復(fù)接模塊。
[0058] 其中，所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息及所述第一譯碼子單元的中間運(yùn)算 結(jié)果；
[0059] 所述譯碼運(yùn)算模塊，用于初始化所述第一譯碼子單元的中間運(yùn)算結(jié)果，并對(duì)所述 初始信息及所述初始化后第一譯碼子單元的中間運(yùn)算結(jié)果進(jìn)行譯碼運(yùn)算，根據(jù)譯碼運(yùn)算的 結(jié)果更新所述第一譯碼子單元的中間運(yùn)算結(jié)果，將更新后的第一譯碼子單元的中間運(yùn)算結(jié) 果寫入所述存儲(chǔ)模塊，結(jié)束譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中更新后的中間運(yùn)算結(jié)果作為所 述第一譯碼子單元的中間譯碼結(jié)果輸出；所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ) 模塊，以完成所述存儲(chǔ)模塊的寫入復(fù)接操作。
[0060] 具體來說，所述第三譯碼子單元包括存儲(chǔ)模塊、譯碼運(yùn)算模塊及復(fù)接模塊。
[0061] 其中，所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息、前一級(jí)譯碼子單元的中間譯碼結(jié)果 及所述第三譯碼子單元的中間運(yùn)算結(jié)果；所述譯碼運(yùn)算模塊，用于將所述前一級(jí)譯碼子單 元的中間譯碼結(jié)果作為所述第三譯碼子單元的中間運(yùn)算結(jié)果，并對(duì)所述初始信息和所述第 三譯碼子單元的中間運(yùn)算結(jié)果進(jìn)行譯碼運(yùn)算，根據(jù)譯碼運(yùn)算的結(jié)果更新所述第三譯碼子單 元的中間運(yùn)算結(jié)果，將更新后的第三譯碼子單元的中間運(yùn)算結(jié)果寫入所述存儲(chǔ)模塊，結(jié)束 譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中更新后的中間運(yùn)算結(jié)果作為所述第三譯碼子單元的中間譯 碼結(jié)果輸出；所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ)模塊，以完成所述存儲(chǔ)模塊 的寫入復(fù)接操作。
[0062] 具體來說，所述第二譯碼子單元包括存儲(chǔ)模塊、譯碼運(yùn)算模塊及復(fù)接模塊。
[0063] 其中，所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息、前一級(jí)譯碼子單元的中間譯碼結(jié)果 和所述第二譯碼子單元的中間運(yùn)算結(jié)果；所述譯碼運(yùn)算模塊，用于將所述前一級(jí)譯碼子單 元的中間譯碼結(jié)果作為所述第二譯碼子單元的中間運(yùn)算結(jié)果，并對(duì)所述初始信息和所述第 二譯碼子單元的中間運(yùn)算結(jié)果進(jìn)行譯碼運(yùn)算，根據(jù)譯碼運(yùn)算的結(jié)果更新所述第二譯碼子單 元的中間運(yùn)算結(jié)果，將更新后的第二譯碼子單元的中間運(yùn)算結(jié)果寫入所述存儲(chǔ)模塊，結(jié)束 譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中更新后的中間運(yùn)算結(jié)果作為所述第二譯碼子單元的中間譯 碼結(jié)果讀出，對(duì)所述第二譯碼子單元的中間譯碼結(jié)果進(jìn)行判決，得到判決后的譯碼結(jié)果，輸 出判決后的譯碼結(jié)果；所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ)模塊，以完成所述 存儲(chǔ)模塊的寫入復(fù)接操作。
[0064] 應(yīng)說明的是，所述中心控制單元包括譯碼控制單元及地址生成控制單元。
[0065] 其中，所述譯碼控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào) 至多個(gè)譯碼子單元，用于控制多個(gè)譯碼子單元的時(shí)序，控制多個(gè)譯碼子單元的啟動(dòng)和結(jié)束， 控制多個(gè)譯碼子單元的譯碼運(yùn)算過程，控制相鄰譯碼子單元之間的信息傳遞，控制所述第 二譯碼子單元的判決運(yùn)算及譯碼輸出；其中，多個(gè)譯碼子單元包括所述第一譯碼子單元、第 二譯碼子單元及第三譯碼子單元；所述地址生成控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制 信號(hào)，輸出地址生成信號(hào)至地址生成單元，用于控制所述地址生成單元輸出地址信號(hào)至所 述譯碼單元。
[0066] 應(yīng)說明的是，所述中心控制單元對(duì)所述譯碼單元的控制機(jī)制為：
[0067] 控制所述譯碼單元的啟動(dòng)時(shí)，對(duì)于所述第一譯碼子單元，接收所述初始信息后，開 始譯碼；對(duì)于所述第二譯碼子單元和所述第三譯碼子單元，在上一次譯碼結(jié)束并輸出結(jié)果 后，指示空狀態(tài)，并等待接收前一級(jí)譯碼子單元的初始信息和中間譯碼結(jié)果，在接收到所述 前一級(jí)譯碼子單元的初始信息和中間譯碼結(jié)果后，開始譯碼；
[0068] 而控制所述譯碼單元的結(jié)束時(shí)，對(duì)于所述第一譯碼子單元和所述第三譯碼子單 元，在每次譯碼迭代結(jié)束后，若與其相連的下一級(jí)譯碼子單元指示空狀態(tài)，則輸出初始信息 和中間譯碼結(jié)果至與其相連的下一級(jí)譯碼子單元；對(duì)于所述第二譯碼子單元，在所述第二 譯碼子單元的譯碼運(yùn)算模塊校驗(yàn)成功或譯碼達(dá)到最大迭代次數(shù)后，對(duì)所述第二譯碼單元的 中間譯碼結(jié)果進(jìn)行判決運(yùn)算，輸出所述最終的譯碼結(jié)果。
[0069] 本發(fā)明實(shí)施例還提供一種LDPC碼譯碼器的實(shí)現(xiàn)方法，該方法具體包括：
[0070] S1 :第一譯碼子單元接收初始信息，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制 信號(hào)輸出中心控制信號(hào)控制第一譯碼子單元的譯碼運(yùn)算模塊對(duì)所述初始信息進(jìn)行譯碼運(yùn) 算，得到所述第一譯碼子單元的中間譯碼結(jié)果，并輸出所述第一譯碼子單元的中間譯碼結(jié) 果及所述初始信息；
[0071] S2 :與所述第一譯碼子單元連接的第一個(gè)第三譯碼子單元接收所述第一譯碼子 單元的中間譯碼結(jié)果及所述初始信息，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸 出中心控制信號(hào)控制第一個(gè)第三譯碼子單元的譯碼運(yùn)算模塊對(duì)所述初始信息及所述第一 譯碼子單元的中間譯碼結(jié)果進(jìn)行譯碼運(yùn)算，得到所述第一個(gè)第三譯碼子單元的中間譯碼結(jié) 果；
[0072] S3 :每一個(gè)第三譯碼子單元重復(fù)步驟S2的譯碼過程，獲得最后一個(gè)第三譯碼子 單元的中間譯碼結(jié)果，并輸出所述最后一個(gè)第三譯碼子單元的中間譯碼結(jié)果及所述初始信 息；
[0073] S4:第二譯碼子單元接收所述初始信息及所述最后一個(gè)第三譯碼子單元的中間 譯碼結(jié)果，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)控制第二譯 碼子單元的譯碼運(yùn)算模塊對(duì)所述初始信息及所述最后一個(gè)第三譯碼子單元的中間譯碼結(jié) 果進(jìn)行譯碼運(yùn)算，得到所述第二譯碼子單元的中間譯碼結(jié)果，中間控制單元控制第二譯碼 子單元的譯碼運(yùn)算模塊對(duì)所述第二譯碼子單元的中間譯碼結(jié)果進(jìn)行判決運(yùn)算，輸出譯碼結(jié) 果。
[0074] 如圖3所示，圖3示出了本發(fā)明第三實(shí)施例提出的采用半并行譯碼器作為第一譯 碼子單元、第二譯碼子單元及第三譯碼子單元的LDPC碼級(jí)聯(lián)譯碼器。本實(shí)施例的級(jí)聯(lián)譯碼 器包括：初級(jí)半并行譯碼單元，末級(jí)半并行譯碼單元，〇?N個(gè)中間級(jí)半并行譯碼單元，中心 控制單元和地址生成器。其中，N表示正整數(shù)。
[0075] 如圖4所示，初級(jí)半并行譯碼單元具體包括：譯碼運(yùn)算單元、譯碼存儲(chǔ)單元和復(fù)接 單元。
[0076] 在具體應(yīng)用中，譯碼運(yùn)算單元包括水平運(yùn)算單元（Horizontal Arithmetic Unit, 簡稱HPU陣列）和垂直運(yùn)算單元（Vertical Arithmetic Unit,簡稱VPU陣列）；存儲(chǔ)單元包 括兩種存儲(chǔ)器陣列，存儲(chǔ)初始信息（即編碼比特的軟信息）的存儲(chǔ)器陣列（CRAM陣列）和 存儲(chǔ)中間運(yùn)算結(jié)果的存儲(chǔ)器陣列（XRAM陣列）。XRAM存儲(chǔ)的中間運(yùn)算結(jié)果包括VPU陣列輸 出的變量信息和HPU陣列輸出的校驗(yàn)信息。復(fù)接單元連接譯碼存儲(chǔ)單元與譯碼運(yùn)算單元， 用于完成譯碼存儲(chǔ)單元的讀出及寫入復(fù)接操作。
[0077] 初級(jí)譯碼單元中的譯碼步驟：
[0078] 步驟1 :中心控制單元控制地址生成單元產(chǎn)生CRAM陣列的讀寫地址，CRAM陣列根 據(jù)中心控制單元的指示，在相應(yīng)地址存儲(chǔ)初始信息。
[0079] 步驟2 :中心控制單元控制VPU陣列以及HPU陣列進(jìn)行譯碼運(yùn)算，HPU陣列完成變 量節(jié)點(diǎn)到校驗(yàn)節(jié)點(diǎn)的水平運(yùn)算，得到的校驗(yàn)信息通過復(fù)接單元寫入XRAM陣列，VPU陣列通 過復(fù)接單元從XRAM陣列讀出校驗(yàn)信息完成校驗(yàn)結(jié)點(diǎn)到變量節(jié)點(diǎn)的垂直運(yùn)算，得到的變量 信息通過復(fù)接單元寫入XRAM陣列。
[0080] 步驟3 :中心控制單元控制本級(jí)譯碼的結(jié)束，將XRAM陣列存儲(chǔ)的中間運(yùn)算結(jié)果作 為本級(jí)中間譯碼結(jié)果傳遞至下一級(jí)譯碼單元，同時(shí)傳遞CRAM中存儲(chǔ)的初始信息。
[0081] 如圖5所示，中間級(jí)半并行譯碼單元具體包括：譯碼運(yùn)算單元、譯碼存儲(chǔ)單元和復(fù) 接單元。
[0082] 在具體應(yīng)用中，譯碼運(yùn)算單元包括水平運(yùn)算單元（HPU陣列）和垂直運(yùn)算單元（VPU 陣列）；存儲(chǔ)單元包括兩種存儲(chǔ)器陣列，存儲(chǔ)輸入初始信息的存儲(chǔ)器陣列（CRAM陣列）和存 儲(chǔ)中間運(yùn)算結(jié)果的存儲(chǔ)器陣列（XRAM陣列）。CRAM陣列存儲(chǔ)上一級(jí)譯碼單元傳遞的輸入的 初始信息；XRAM存儲(chǔ)信息包括來自上一級(jí)的中間譯碼結(jié)果、VPU陣列輸出的變量信息和HPU 陣列輸出的校驗(yàn)信息。復(fù)接單元連接譯碼存儲(chǔ)單元與譯碼運(yùn)算單元，用于完成譯碼存儲(chǔ)單 元的讀出及寫入復(fù)接操作。
[0083] 中間級(jí)譯碼單元中的譯碼步驟：
[0084] 步驟1 :CRAM陣列與初級(jí)譯碼單元共享讀寫地址，CRAM陣列根據(jù)中心控制單元的 指示，在相應(yīng)地址存儲(chǔ)上一級(jí)譯碼單元傳遞的初始信息，XRAM陣列根據(jù)中心控制單元的指 示，在相應(yīng)地址存儲(chǔ)上一級(jí)譯碼單元產(chǎn)生的中間譯碼結(jié)果，作為本級(jí)的中間運(yùn)算結(jié)果。
[0085] 步驟2 :中心控制單元控制VPU陣列以及HPU陣列進(jìn)行譯碼運(yùn)算，HPU陣列完成變 量節(jié)點(diǎn)到校驗(yàn)節(jié)點(diǎn)的水平運(yùn)算，得到的校驗(yàn)信息通過復(fù)接單元寫入XRAM陣列，VPU陣列通 過復(fù)接單元從XRAM陣列讀出校驗(yàn)信息完成校驗(yàn)結(jié)點(diǎn)到變量節(jié)點(diǎn)的垂直運(yùn)算，得到的變量 信息通過復(fù)接單元寫入XRAM陣列。
[0086] 步驟3中心控制單元控制本級(jí)譯碼的結(jié)束，將XRAM陣列存儲(chǔ)的中間運(yùn)算結(jié)果作為 本級(jí)中間譯碼結(jié)果傳遞至下一級(jí)譯碼單元，同時(shí)傳遞CRAM中存儲(chǔ)的初始信息。
[0087] 如圖6所示，末級(jí)半并行譯碼單元具體包括：譯碼運(yùn)算單元、譯碼存儲(chǔ)單元、復(fù)接 單元。
[0088] 在具體應(yīng)用中，譯碼運(yùn)算單元包括水平運(yùn)算單元（HPU陣列）和垂直運(yùn)算單元（VPU 陣列）；存儲(chǔ)單元包括兩種存儲(chǔ)器陣列，存儲(chǔ)初始信息的存儲(chǔ)器陣列（CRAM陣列）和存儲(chǔ)中 間運(yùn)算結(jié)果的存儲(chǔ)器陣列（XRAM陣列）。CRAM陣列存儲(chǔ)上一級(jí)譯碼單元傳遞的初始信息。 XRAM存儲(chǔ)信息包括來自上一級(jí)譯碼單元產(chǎn)生的中間譯碼結(jié)果，VPU陣列輸出的變量信息和 陣列輸出的校驗(yàn)信息。復(fù)接單元連接譯碼存儲(chǔ)單元與譯碼運(yùn)算單元，用于完成譯碼存儲(chǔ) 單元的讀出及寫入復(fù)接操作。
[0089] 末級(jí)譯碼單元中的譯碼步驟：
[0090] 步驟1 :CRAM陣列與初級(jí)譯碼單元共享讀寫地址，CRAM陣列根據(jù)中心控制單元的 指示，在相應(yīng)地址存儲(chǔ)上一級(jí)譯碼單元傳遞的初始信息；XRAM陣列根據(jù)中心控制單元的指 示，在相應(yīng)地址存儲(chǔ)上一級(jí)譯碼單元產(chǎn)生的中間譯碼結(jié)果，作為本級(jí)的中間運(yùn)算結(jié)果。
[0091] 步驟2 :中心控制單元控制VPU陣列以及HPU陣列進(jìn)行譯碼運(yùn)算，HPU陣列完成變 量節(jié)點(diǎn)到校驗(yàn)節(jié)點(diǎn)的水平運(yùn)算，得到的校驗(yàn)信息通過復(fù)接單元寫入XRAM陣列，VPU陣列通 過復(fù)接單元從XRAM陣列讀出校驗(yàn)信息完成校驗(yàn)結(jié)點(diǎn)到變量節(jié)點(diǎn)的垂直運(yùn)算，得到的變量 信息通過復(fù)接單元寫入XRAM陣列。
[0092] 步驟3 :中心控制單元控制本級(jí)譯碼的結(jié)束，在結(jié)束譯碼運(yùn)算時(shí)，讀出XRAM陣列存 儲(chǔ)的中間運(yùn)算結(jié)果，作為本級(jí)的中間譯碼結(jié)果，對(duì)中間譯碼結(jié)果進(jìn)行判決，得到判決后的譯 碼結(jié)果并輸出。
[0093] 中心控制單元對(duì)半并行結(jié)構(gòu)的LDPC碼級(jí)聯(lián)譯碼器的多個(gè)譯碼單元的控制機(jī)制 為：
[0094] 控制譯碼單元的啟動(dòng)時(shí)，對(duì)于初級(jí)譯碼單元，接收到外部的初始信息后，開始譯 碼；對(duì)于中間級(jí)譯碼單元和末級(jí)譯碼單元，在上一次譯碼結(jié)束并輸出結(jié)果后，指示空狀態(tài)， 并等待接收上一級(jí)的初始信息和中間譯碼結(jié)果，在接收到上一級(jí)譯碼單元的初始信息和中 間譯碼結(jié)果后，開始譯碼；
[0095] 控制譯碼單元的結(jié)束時(shí)，對(duì)于初級(jí)譯碼單元和中間級(jí)譯碼單元，在每次譯碼迭代 結(jié)束后，如果下一級(jí)譯碼單元指示空狀態(tài)，則輸出初始信息和中間譯碼結(jié)果給下一級(jí)譯碼 單元；對(duì)于末級(jí)譯碼單元，在末級(jí)譯碼運(yùn)算單元校驗(yàn)成功或譯碼達(dá)到最大迭代次數(shù)后，對(duì)本 級(jí)的中間譯碼結(jié)果進(jìn)行判決，輸出譯碼結(jié)果。
[0096] 如圖7所示，圖7示出了本發(fā)明第四實(shí)施例提供的采用通用級(jí)聯(lián)譯碼器作為第一 譯碼子單元、第二譯碼子單元及第三譯碼子單元的LDPC碼級(jí)聯(lián)譯碼器，本實(shí)施例的譯碼器 包括：指令存儲(chǔ)單元、中心控制單元、地址生成單元以及初級(jí)通用譯碼單元，末級(jí)通用譯碼 單元，0?N個(gè)中間級(jí)通用譯碼單元。其中，N表示正整數(shù)。
[0097] 指令存儲(chǔ)單元存儲(chǔ)LDPC碼校驗(yàn)矩陣信息以及各級(jí)譯碼單元的譯碼狀態(tài)。中心控 制單元由指令存儲(chǔ)單元控制，直接控制地址生成單元和各級(jí)通用譯碼單元。
[0098] 初級(jí)通用譯碼單元接收初始信息，中心控制信號(hào)以及地址信號(hào)，經(jīng)過譯碼運(yùn)算后 傳遞中間譯碼結(jié)果至下一級(jí)通用譯碼單元。中間譯碼結(jié)果經(jīng)后續(xù)通用譯碼單元處理和更新 后，逐級(jí)傳遞至末級(jí)通用譯碼單元，中心控制單元控制末級(jí)通用譯碼單元進(jìn)行譯碼，得到本 級(jí)中間譯碼結(jié)果，在譯碼結(jié)束時(shí)，對(duì)本級(jí)中間譯碼結(jié)果進(jìn)行判決得到判決后的譯碼結(jié)果并 輸出。
[0099] 如圖8所示，初級(jí)通用譯碼器的結(jié)構(gòu)如下：
[0100] S-RAM :存儲(chǔ)輸入的編碼比特軟信息；存儲(chǔ)處理單元計(jì)算得到的編碼比特后驗(yàn)信 肩、。
[0101] R-RAM :存儲(chǔ)處理單元計(jì)算得到的編碼比特外信息。
[0102] 處理單元：受中心控制單元控制進(jìn)行譯碼運(yùn)算，得到中間編碼比特后驗(yàn)信息和外 信息分別存儲(chǔ)至S-RAM和R-RAM。
[0103] 譯碼過程：
[0104] 步驟1 :輸入的初始信息通過寫入復(fù)接單元寫入S-RAM.
[0105] 步驟2 :處理單元讀出S-RAM中數(shù)據(jù)，根據(jù)中心控制信號(hào)進(jìn)行譯碼運(yùn)算，將編碼比 特外信息寫入R-RAM。
[0106] 步驟3 :根據(jù)中心控制信號(hào)，處理單元讀出S-RAM和R-RAM中數(shù)據(jù)進(jìn)行譯碼運(yùn)算， 將編碼比特后驗(yàn)彳目息寫入S-RAM。
[0107] 步驟4 :根據(jù)中心控制信號(hào)，重復(fù)2-3的步驟最終將R-RAM中的編碼比特外信息等 中間譯碼結(jié)果輸出至下一級(jí)通用譯碼單元。
[0108] 如圖9所示，中間級(jí)通用譯碼器的結(jié)構(gòu)如下：
[0109] S-RAM :存儲(chǔ)上一級(jí)通用譯碼單元的初始信息和中間譯碼結(jié)果；存儲(chǔ)處理單元計(jì) 算得到的編碼比特后驗(yàn)信息。
[0110] R-RAM :存儲(chǔ)處理單元計(jì)算得到的編碼比特外信息。
[0111] 處理單元：受中心控制單元控制進(jìn)行譯碼運(yùn)算，得到中間編碼比特后驗(yàn)信息和外 信息分別存儲(chǔ)至S-RAM和R-RAM。
[0112] 譯碼過程：
[0113] 步驟1 :輸入上一級(jí)通用譯碼單元傳遞的初始信息和中間譯碼結(jié)果通過寫入復(fù)接 單元寫入S-RAM ;
[0114] 步驟2 :根據(jù)中心控制信號(hào)，處理單元讀出S-RAM中數(shù)據(jù)，進(jìn)行譯碼運(yùn)算，將編碼比 特外信息寫入R-RAM。
[0115] 步驟3 :根據(jù)中心控制信號(hào)，處理單元讀出S-RAM和R-RAM中數(shù)據(jù)進(jìn)行譯碼運(yùn)算， 將編碼比特后驗(yàn)彳目息寫入S-RAM ;
[0116] 步驟4 :根據(jù)中心控制信號(hào)，重復(fù)2-3的步驟最終將R-RAM中的編碼比特外信息等 作為中間譯碼結(jié)果輸出至下一級(jí)通用譯碼單元。
[0117] 如圖10所示，末級(jí)通用譯碼器的結(jié)構(gòu)如下：
[0118] S-RAM :存儲(chǔ)上一級(jí)通用譯碼單元傳遞的初始信息和中間譯碼結(jié)果；存儲(chǔ)處理單 元計(jì)算得到的編碼比特后驗(yàn)信息。
[0119] R-RAM :存儲(chǔ)處理單元計(jì)算得到的編碼比特外信息。
[0120] 處理單元：受中心控制單元控制進(jìn)行譯碼運(yùn)算，得到中間編碼比特后驗(yàn)信息和外 信息分別存儲(chǔ)至S-RAM和R-RAM。
[0121] 譯碼過程：
[0122] 步驟1 :輸入上一級(jí)通用譯碼單元傳遞的初始信息和中間譯碼結(jié)果通過寫入復(fù)接 單元寫入S-RAM.
[0123] 步驟2 :根據(jù)中心控制信號(hào)，處理單元讀出S-RAM中數(shù)據(jù)，進(jìn)行譯碼運(yùn)算，將編碼比 特外信息寫入R-RAM。
[0124] 步驟3 :根據(jù)中心控制信號(hào)，處理單元讀出S-RAM和R-RAM中數(shù)據(jù)，并進(jìn)行譯碼運(yùn) 算，將編碼比特后驗(yàn)?目息寫入S-RAM。
[0125] 步驟4 :根據(jù)中心控制信號(hào)，重復(fù)2-3的步驟，并對(duì)S-RAM中編碼比特外信息進(jìn)行 判決，得到最終的譯碼結(jié)果。
[0126] 本發(fā)明實(shí)施例提供的LDPC碼譯碼器，采用多個(gè)級(jí)聯(lián)的譯碼單元復(fù)用中心控制單 元以及地址生成單元，有效地節(jié)約了邏輯資源，提高了資源的利用率；該譯碼器采用級(jí)聯(lián)結(jié) 構(gòu)，布線簡單，提高了譯碼器的工作頻率；該譯碼器通過流水線結(jié)構(gòu)，同時(shí)處理多個(gè)碼字，可 以根據(jù)實(shí)際系統(tǒng)的吞吐率需求合理選擇譯碼單元的數(shù)目，具有相當(dāng)大的靈活性。
[0127] 以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例 對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解；其依然可以對(duì)前述各實(shí)施 例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者 替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1. 一種LDPC碼譯碼器，其特征在于，該譯碼器包括：譯碼單元、中心控制單元及地址生 成單元； 所述譯碼單元，包括第一譯碼子單元和第二譯碼子單元，所述第一譯碼子單元和所述 第二譯碼子單元級(jí)聯(lián)； 所述中心控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)至所述譯碼 單元，以使所述譯碼單元根據(jù)中心控制信號(hào)對(duì)初始信息進(jìn)行譯碼；以及根據(jù)外部時(shí)鐘信號(hào) 及外部控制信號(hào)輸出地址生成信號(hào)至所述地址生成單元； 所述地址生成單元，用于根據(jù)所述地址生成信號(hào)生成讀寫地址，所述讀寫地址用于使 所述譯碼單元進(jìn)行讀寫操作。
2. 根據(jù)權(quán)利要求1所述的譯碼器，其特征在于，所述譯碼單元還包括一個(gè)以上的第三 譯碼子單元，所述第一譯碼子單元、所述一個(gè)以上的第三譯碼子單元及所述第二譯碼子單 元依次級(jí)聯(lián)。
3. 根據(jù)權(quán)利要求2所述的譯碼器，其特征在于，所述第一譯碼子單元包括存儲(chǔ)模塊、譯 碼運(yùn)算模塊及復(fù)接模塊； 所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息及所述第一譯碼子單元的中間運(yùn)算結(jié)果； 所述譯碼運(yùn)算模塊，用于初始化所述第一譯碼子單元的中間運(yùn)算結(jié)果，并對(duì)所述初始 信息及所述初始化后第一譯碼子單元的中間運(yùn)算結(jié)果進(jìn)行譯碼運(yùn)算，根據(jù)譯碼運(yùn)算的結(jié)果 更新所述第一譯碼子單元的中間運(yùn)算結(jié)果，將更新后的第一譯碼子單元的中間運(yùn)算結(jié)果寫 入所述存儲(chǔ)模塊，結(jié)束譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中更新后的中間運(yùn)算結(jié)果作為所述第 一譯碼子單元的中間譯碼結(jié)果輸出； 所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ)模塊，以完成所述存儲(chǔ)模塊的寫入復(fù) 接操作。
4. 根據(jù)權(quán)利要求2所述的譯碼器，其特征在于，所述第三譯碼子單元包括存儲(chǔ)模塊、譯 碼運(yùn)算模塊及復(fù)接模塊； 所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息、前一級(jí)譯碼子單元的中間譯碼結(jié)果及所述第 三譯碼子單元的中間運(yùn)算結(jié)果； 所述譯碼運(yùn)算模塊，用于將所述前一級(jí)譯碼子單元的中間譯碼結(jié)果作為所述第三譯碼 子單元的中間運(yùn)算結(jié)果，并對(duì)所述初始信息和所述第三譯碼子單元的中間運(yùn)算結(jié)果進(jìn)行譯 碼運(yùn)算，根據(jù)譯碼運(yùn)算的結(jié)果更新所述第三譯碼子單元的中間運(yùn)算結(jié)果，將更新后的第三 譯碼子單元的中間運(yùn)算結(jié)果寫入所述存儲(chǔ)模塊，結(jié)束譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中更新 后的中間運(yùn)算結(jié)果作為所述第三譯碼子單元的中間譯碼結(jié)果輸出； 所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ)模塊，以完成所述存儲(chǔ)模塊的寫入復(fù) 接操作。
5. 根據(jù)權(quán)利要求2所述的譯碼器，其特征在于，所述第二譯碼子單元包括存儲(chǔ)模塊、譯 碼運(yùn)算模塊及復(fù)接模塊； 所述存儲(chǔ)模塊，用于存儲(chǔ)所述初始信息、前一級(jí)譯碼子單元的中間譯碼結(jié)果和所述第 二譯碼子單元的中間運(yùn)算結(jié)果； 所述譯碼運(yùn)算模塊，用于將所述前一級(jí)譯碼子單元的中間譯碼結(jié)果作為所述第二譯碼 子單元的中間運(yùn)算結(jié)果，并對(duì)所述初始信息和所述第二譯碼子單元的中間運(yùn)算結(jié)果進(jìn)行譯 碼運(yùn)算，根據(jù)譯碼運(yùn)算的結(jié)果更新所述第二譯碼子單元的中間運(yùn)算結(jié)果，將更新后的第二 譯碼子單元的中間運(yùn)算結(jié)果寫入所述存儲(chǔ)模塊，結(jié)束譯碼運(yùn)算時(shí)，將所述存儲(chǔ)模塊中更新 后的中間運(yùn)算結(jié)果作為所述第二譯碼子單元的中間譯碼結(jié)果讀出，對(duì)所述第二譯碼子單元 的中間譯碼結(jié)果進(jìn)行判決，得到判決后的譯碼結(jié)果，輸出判決后的譯碼結(jié)果； 所述復(fù)接模塊連接所述譯碼運(yùn)算模塊和所述存儲(chǔ)模塊，以完成所述存儲(chǔ)模塊的寫入復(fù) 接操作。
6. 根據(jù)權(quán)利要求2所述的譯碼器，其特征在于，所述中心控制單元包括譯碼控制單元 及地址生成控制單元； 所述譯碼控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)至多個(gè)譯碼 子單元，用于控制多個(gè)譯碼子單元的時(shí)序，控制多個(gè)譯碼子單元的啟動(dòng)和結(jié)束，控制多個(gè)譯 碼子單元的譯碼運(yùn)算模塊的譯碼運(yùn)算過程，控制相鄰譯碼子單元之間的信息傳遞，控制所 述第二譯碼子單元的譯碼輸出；其中，多個(gè)譯碼子單元包括所述第一譯碼子單元、第二譯碼 子單元及第三譯碼子單元； 所述地址生成控制單元，根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)，輸出地址生成信號(hào)至地 址生成單元，用于控制所述地址生成單元輸出地址信號(hào)至所述譯碼單元。
7. 根據(jù)權(quán)利要求6所述的譯碼器，其特征在于，所述中心控制單元對(duì)所述譯碼單元的 控制機(jī)制為： 控制所述譯碼單元的啟動(dòng)時(shí)，對(duì)于所述第一譯碼子單元，接收所述初始信息后，開始譯 碼；對(duì)于所述第二譯碼子單元和所述第三譯碼子單元，在上一次譯碼結(jié)束并輸出結(jié)果后，指 示空狀態(tài)，并等待接收前一級(jí)譯碼子單元的初始信息和中間譯碼結(jié)果，在接收到前一級(jí)譯 碼子單元的初始信息和中間譯碼結(jié)果后，開始譯碼； 控制所述譯碼單元的結(jié)束時(shí)，對(duì)于所述第一譯碼子單元和所述第三譯碼子單元，在每 次譯碼迭代結(jié)束后，如果下一級(jí)譯碼子單元指示空狀態(tài)，則輸出初始信息和中間譯碼結(jié)果 至下一級(jí)譯碼子單元；對(duì)于所述第二譯碼子單元，在所述第二譯碼子單元的譯碼運(yùn)算模塊 校驗(yàn)成功或譯碼達(dá)到最大迭代次數(shù)后，對(duì)本級(jí)的中間譯碼結(jié)果進(jìn)行判決，輸出譯碼結(jié)果。
8. -種LDPC碼譯碼器的實(shí)現(xiàn)方法，其特征在于，該方法具體包括： S1 :第一譯碼子單元接收初始信息，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào) 輸出中心控制信號(hào)控制第一譯碼子單元的譯碼運(yùn)算模塊對(duì)所述初始信息進(jìn)行譯碼運(yùn)算，得 到所述第一譯碼子單元的中間譯碼結(jié)果，并輸出所述第一譯碼子單元的中間譯碼結(jié)果及所 述初始信息； S2:與所述第一譯碼子單元連接的第一個(gè)第三譯碼子單元接收所述第一譯碼子單元的 中間譯碼結(jié)果及所述初始信息，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心 控制信號(hào)控制第一個(gè)第三譯碼子單元的譯碼運(yùn)算模塊對(duì)所述初始信息及所述第一譯碼子 單元的中間譯碼結(jié)果進(jìn)行譯碼運(yùn)算，得到所述第一個(gè)第三譯碼子單元的中間譯碼結(jié)果； S3 :每一個(gè)第三譯碼子單元重復(fù)步驟S2的譯碼過程，獲得最后一個(gè)第三譯碼子單元的 中間譯碼結(jié)果，并輸出所述最后一個(gè)第三譯碼子單元的中間譯碼結(jié)果及所述初始信息； S4:第二譯碼子單元接收所述初始信息及所述最后一個(gè)第三譯碼子單元的中間譯碼結(jié) 果，中心控制單元根據(jù)外部時(shí)鐘信號(hào)及外部控制信號(hào)輸出中心控制信號(hào)控制第二譯碼子單 元的譯碼運(yùn)算模塊對(duì)所述初始信息及所述最后一個(gè)第三譯碼子單元的中間譯碼結(jié)果進(jìn)行 譯碼運(yùn)算，得到所述第二譯碼子單元的中間譯碼結(jié)果，中間控制單元控制第二譯碼子單元 的譯碼運(yùn)算模塊對(duì)所述第二譯碼子單元的中間譯碼結(jié)果進(jìn)行判決運(yùn)算，輸出譯碼結(jié)果。
【文檔編號(hào)】H03M13/11GK104052500SQ201410289338
【公開日】2014年9月17日 申請(qǐng)日期:2014年6月24日 優(yōu)先權(quán)日:2014年6月24日
【發(fā)明者】彭克武, 劉玥, 宋健, 楊昉, 陳霜 申請(qǐng)人:清華大學(xué)