SerDes中高速串行信號的并行化處理方法及裝置制造方法
【專利摘要】本發(fā)明公開一種SerDes中高速串行信號的并行化處理方法及裝置，該方法步驟為：(1)以輸入信號頻率進行分頻后的8相時鐘作為采樣時鐘，控制對高速串行信號進行采樣，進行相位調(diào)整及鎖存后得到8路采樣數(shù)據(jù)；2)以2相采樣時鐘作為移位時鐘，在移位時鐘的控制下對8路采樣數(shù)據(jù)進行串行移位，串行輸出每路數(shù)據(jù)；3)將2相采樣時鐘進行分頻后得到慢速裝配時鐘，控制對8路串行數(shù)據(jù)進行取樣，并行輸出每路數(shù)據(jù)，進行相位調(diào)整后同步輸出；該裝置包括與方法對應(yīng)的高速采樣模塊、快速串行移位模塊以及慢速裝配模塊。本發(fā)明具有實現(xiàn)方法簡單、能夠?qū)崿F(xiàn)高速串行信號的高速采樣以及采樣后的并行化處理、執(zhí)行效率高的優(yōu)點。
【專利說明】SerDes中高速串行信號的并行化處理方法及裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及高速串口互連技術(shù)中的SerDes【技術(shù)領(lǐng)域】,尤其涉及一種SerDes中數(shù)據(jù)并行化裝配的方法及裝置。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的飛速發(fā)展，計算或通信平臺的互連對數(shù)據(jù)傳輸速率的要求越來越高，總線性能已成為制約系統(tǒng)性能發(fā)揮的瓶頸。近幾年推出的RapidIO、PCIe,Hypertransport以及InfiniBand等總線專用來互連諸如計算和通信平臺應(yīng)用中的外圍設(shè)備，為互連設(shè)備提供高速、高性能、點對點、全雙工、差動信號鏈路的I/O串行總線，具有廣闊的應(yīng)用前景。要實現(xiàn)這些串行協(xié)議標(biāo)準(zhǔn)，都離不開關(guān)鍵的SerDes技術(shù)。SerDes就是串行解串的意思，在信源端對待發(fā)送的數(shù)據(jù)以低速并行的方式進行編碼(如8B/10B編碼等)，再以高速串行的方式將數(shù)據(jù)發(fā)出；在接收端，對高速串行信號進行采樣，再裝配成低速并行的方式供后續(xù)模塊處理。
[0003]在高速串行信號經(jīng)采樣處理后，將其裝配成低速并行信號是SerDes技術(shù)中一項關(guān)鍵技術(shù)。對異步時鐘域不同位寬的信號對接常用的方法包括基于FIFO的方法、異步握手信號對接法和同步器法等，然而這些方法都并不適用于高速串行信號的并行化處理。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題就在于:針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種實現(xiàn)方法簡單、成本低廉、能夠?qū)崿F(xiàn)高速串行信號的高速采樣以及高速采樣后的并行化處理、且執(zhí)行效率高的SerDes中高速串行信號的并行化處理方法及裝置。
[0005]為解決上述技術(shù)問題，本發(fā)明提出的技術(shù)方案為:
[0006]一種SerDes中高速串行信號的并行化處理方法，步驟為:
[0007](I)高速采樣:以輸入信號頻率進行分頻后的8相時鐘作為采樣時鐘且每相鄰兩相采樣時鐘間隔45度，在每相采樣時鐘的控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)；對8路初始采樣數(shù)據(jù)進行相位調(diào)整并鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)；
[0008](2)快速串行移位:以2相采樣時鐘作為移位時鐘，在移位時鐘的控制下對所述步驟(I)得到的8路采樣數(shù)據(jù)進行串行移位，串行輸出每路數(shù)據(jù)中的每一位，得到8路串行數(shù)據(jù)；
[0009](3)慢速裝配:將2相采樣時鐘進行分頻后得到慢速裝配時鐘,在慢速裝配時鐘的控制下對所述步驟(2)得到的8路串行數(shù)據(jù)進行取樣，并行輸出每路數(shù)據(jù)中的每一位，得到8路并行數(shù)據(jù)并進行相位調(diào)整后同步輸出。
[0010]作為本發(fā)明方法的進一步改進:所述步驟(I)中采樣時鐘頻率為輸入信號頻率的四分頻，所述步驟(3)中將采樣時鐘進行五分頻。
[0011]作為本發(fā)明方法的進一步改進，所述步驟(I)的具體步驟為:
[0012](1.1)以輸入信號頻率進行分頻后的O度、45度、90度、135度、180度、225度、270度以及315度時鐘作為采樣時鐘輸入，分別在對應(yīng)相位采樣時鐘控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)；
[0013](1.2)將O度、180度采樣時鐘作為相位調(diào)整時鐘，控制對采樣到的8路初始采樣數(shù)據(jù)進行相位調(diào)整并鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)，其中將O度、45度、90度和135度時鐘采樣到的初始采樣數(shù)據(jù)采用O度采樣時鐘作為相位調(diào)整時鐘，180度、225度、270度和315度時鐘采樣到的初始采樣數(shù)據(jù)采用180度采樣時鐘作為相位調(diào)整時鐘。
[0014]作為本發(fā)明方法的進一步改進，所述步驟(2)的具體實施方法為:將O度、180度采樣時鐘作為移位時鐘，所述O度采樣時鐘控制O度、45度、90度以及135度采樣時鐘對應(yīng)的串行數(shù)據(jù)進行串行移位，所述180度采樣時鐘控制180度、225度、270度以及315度采樣時鐘對應(yīng)的串行數(shù)據(jù)進行串行移位。
[0015]作為本發(fā)明方法的進一步改進，所述步驟(3)中將2相采樣時鐘進行分頻后得到慢速裝配時鐘的具體實施方法為:將O度、180度采樣時鐘進行分頻分別得到第一慢速裝配時鐘和第二慢速裝配時鐘，所述第一慢速裝配時鐘控制O度、45度、90度以及135度采樣時鐘對應(yīng)的串行數(shù)據(jù)進行取樣，所述第二慢速裝配時鐘控制180度、225度、270度以及315度采樣時鐘對應(yīng)的串行數(shù)據(jù)進行取樣。
[0016]一種SerDes中高速串行信號的并行化處理裝置，包括:
[0017]高速采樣模塊，以輸入信號頻率進行分頻后的8相時鐘作為采樣時鐘且每相鄰兩相采樣時鐘間隔45度，在每相采樣時鐘的控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)；對8路初始采樣數(shù)據(jù)進行相位調(diào)整并鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)；
[0018]快速串行移位模塊，用于以2相采樣時鐘作為移位時鐘，在移位時鐘的控制下對所述高速采樣模塊得到的8路采樣數(shù)據(jù)進行串行移位，串行輸出每一路數(shù)據(jù)中的每一位，得到8路串行數(shù)據(jù)；
[0019]慢速裝配模塊，用于將2相采樣時鐘進行分頻后得到慢速裝配時鐘，在慢速裝配時鐘的控制下對所述快速串行移位模塊得到的8路串行數(shù)據(jù)進行取樣，并行輸出每一路數(shù)據(jù)中的每一位，得到8路并行數(shù)據(jù)并進行相位調(diào)整后同步輸出。
[0020]作為本發(fā)明裝置的進一步改進:所述高速采樣模塊包括8個采樣單元，所述8個采樣單元分別以輸入信號頻率進行分頻后的O度、45度、90度、135度、180度、225度、270度以及315度時鐘作為時鐘輸入，在對應(yīng)相采樣時鐘的控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)；將O度、180度采樣時鐘作為相位調(diào)整時鐘，控制對8路初始采樣數(shù)據(jù)進行相位調(diào)整并鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)，其中將O度、45度、90度和135度時鐘采樣到的初始采樣數(shù)據(jù)采用O度采樣時鐘作為相位調(diào)整時鐘，180度、225度、270度和315度時鐘采樣到的初始采樣數(shù)據(jù)采用180度采樣時鐘作為相位調(diào)整時鐘。
[0021]作為本發(fā)明裝置的進一步改進:所述快速串行移位模塊包括8個移位單元，每個所述移位單元對應(yīng)連接一個采樣單元，對采樣單元得到的采樣數(shù)據(jù)進行串行移位。
[0022]作為本發(fā)明裝置的進一步改進:所述慢速裝配模塊包括8個裝配單元和8個相位調(diào)整單元，每個所述裝配單元對應(yīng)連接一個移位單元，每個所述裝配單元的另一端連接一個相位調(diào)整單元；每個所述裝配單元在慢速裝配時鐘的控制下分別對每個所述移位單元輸出的串行數(shù)據(jù)進行取樣，并行輸出串行數(shù)據(jù)中的每一位，8個裝配單元輸出的8路并行數(shù)據(jù)經(jīng)過8個所述相位調(diào)整單元進行相位調(diào)整后同步輸出。[0023]作為本發(fā)明裝置的進一步改進:所述快速串行移位模塊采用D型CMOS高速低功耗鎖存器，所述慢速裝配模塊采用D型CMOS高速低功耗觸發(fā)器和D型CMOS高速低功耗鎖存器。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于:
[0025]I)本發(fā)明采用多相時鐘聯(lián)合控制對高速串行信號進行高速采樣獲得高速的采樣數(shù)據(jù)，對高速采樣數(shù)據(jù)進行快速串行移位后再由分頻后的采樣時鐘控制將采樣得到的高速串行信號裝配為低速的并行信號，在SerDes接收端實現(xiàn)高速串行信號的高速采樣，同時對采樣的高速串行信號實現(xiàn)異步對接裝配，有效解決了高速串行信號的并行化處理問題，實現(xiàn)方法簡單、執(zhí)行效率高。
[0026]2)本發(fā)明設(shè)計了 8套同構(gòu)的高速信號串行移位電路(8個移位單元)及8套同構(gòu)的低速信號裝配電路(8個裝配單元和8個相位調(diào)整單元)，每套串行移位電路、裝配電路實現(xiàn)一路高速采樣數(shù)據(jù)的串行移位及低速間隔取樣，在8相時鐘的控制下將高速串行信號裝配為低速并行信號，在邏輯設(shè)計層面實現(xiàn)了對高速串行信號的并行化處理。
【專利附圖】

【附圖說明】
[0027]圖1是本實施例SerDes中高速串行信號的并行化處理方法的實現(xiàn)流程示意圖。
[0028]圖2是本實施例中時鐘的相位關(guān)系示意圖。
[0029]圖3是本發(fā)明具體實施例SerDes中高速串行信號的并行化處理方法實現(xiàn)流程示意圖。
[0030]圖4是本實施例SerDes中高速串行信號的并行化處理裝置結(jié)構(gòu)示意圖。
[0031]圖5是本實施例SerDes中高速串行信號的并行化處理裝置的具體結(jié)構(gòu)示意圖。
[0032]圖6是本實施例中移位裝配(PS、NS)單元的接口結(jié)構(gòu)示意圖。
[0033]圖7是本實施例中一個移位裝配PS單元結(jié)構(gòu)原理示意圖。
[0034]圖8是本實施例中一個移位裝配NS單元結(jié)構(gòu)原理示意圖。
[0035]圖9是本實施例中鎖存器結(jié)構(gòu)示意圖。
[0036]圖10是本實施例中觸發(fā)器結(jié)構(gòu)示意圖。
【具體實施方式】
[0037]以下結(jié)合說明書附圖和具體優(yōu)選的實施例對本發(fā)明作進一步描述，但并不因此而限制本發(fā)明的保護范圍。
[0038]如圖1所示，本實施例SerDes中高速串行信號的并行化處理方法，步驟為:
[0039](I)以輸入信號頻率進行四分頻后的O度、45度、90度、135度、180度、225度、270度以及315度時鐘作為8相采樣時鐘，在每相采樣時鐘的控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)；將O度、180度采樣時鐘作為相位調(diào)整時鐘，控制對采樣到的8路初始采樣數(shù)據(jù)進行相位調(diào)整并進行鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)；
[0040](2)將O度、180度采樣時鐘作為移位時鐘，步驟⑴得到的8路采樣數(shù)據(jù)分別在對應(yīng)的移位時鐘控制下進行串行移位，串行輸出每一路數(shù)據(jù)中的每一位，其中O度、45度、90度以及135度采樣時鐘對應(yīng)的采樣數(shù)據(jù)由O度采樣時鐘控制進行串行移位，180度、225度、270度以及315度采樣時鐘對應(yīng)的采樣數(shù)據(jù)由180度采樣時鐘控制進行串行移位；[0041](3)將O度、180度采樣時鐘進行五分頻后得到慢速裝配時鐘，步驟(2)得到的8路串行數(shù)據(jù)分別在慢速裝配時鐘的控制下進行取樣，并行輸出每路數(shù)據(jù)中的每一位，得到8路并行數(shù)據(jù)并進行相位調(diào)整后同步輸出；其中O度、45度、90度以及135度采樣時鐘對應(yīng)的串行數(shù)據(jù)由O度采樣時鐘控制進行取樣，180度、225度、270度以及315度采樣時鐘對應(yīng)的串行數(shù)據(jù)由180度采樣時鐘控制進行取樣。
[0042]SerDes技術(shù)中的米樣時鐘是由CDR(Clock and Data Recovery,時鐘/數(shù)據(jù)恢復(fù))模塊提供的。在進行模擬/數(shù)字信號的轉(zhuǎn)換過程中，當(dāng)采樣頻率fs.max大于信號中最高頻率fmax的2倍，即fs.max ^ 2fmax時，采樣之后的數(shù)字信號完整地保留了原始信號中的信息，fs.max就稱為奈奎斯特頻率。本實施例中，采用8B/10B編碼方式且波特率與采樣時鐘頻率比是4:1，為滿足奈奎斯特采樣定律，則必須使用至少8相時鐘等間隔地進行采樣。
[0043]本實施例中，單信道輸入信號波特率為15.0Gbps，為降低硬件采樣設(shè)計難度，將輸入信號頻率15.0GHz進行四分頻降為3.75GHz，為滿足奈奎斯特采樣定律，采樣頻率fs.max應(yīng)為 2X15.0MGHz = 30.0GMHz，也即 3.75GHzX4X2 = 8X3.75GHz = 30.0GHz。因此本實施例選用CDR模塊輸出的3.75GHz的8相時鐘作為采樣時鐘，即采樣時鐘的頻率為輸入信號頻率的四分頻，每相鄰兩相時鐘其相位差為45度，8相采樣時鐘分別為3.75GHz的O度時鐘 clk0、45 度時鐘 clk45、90 度時鐘 clk90、135 度時鐘 clkl35、180 度時鐘 clkl80、225 度時鐘clk225、270度時鐘clk270以及315度時鐘clk315。
[0044]本實施例中，SerDes接收端在3.75GHz的8相采樣時鐘控制下對高速串行信號進
行采樣，得到 8 路串行數(shù)據(jù) d0、d45、d90、dl35、dl80、d225、d270 和 d315，其中 O,......,315
分別表示各路串行數(shù)據(jù)對應(yīng)的采樣時鐘相位，每路串行數(shù)據(jù)為對應(yīng)相位的采樣時鐘采樣得到的初始采樣數(shù)據(jù)，且每路串行數(shù)據(jù)中相鄰兩位的數(shù)據(jù)權(quán)值相差4，即每隔4位采樣一位數(shù)據(jù)。由8相采樣時鐘控制進行數(shù)據(jù)采樣時，由于相鄰兩相采樣時鐘的間隔45度且每間隔4位采樣一位數(shù)據(jù)，由奈奎斯特采樣定律每相鄰兩相時鐘采樣得到的采樣數(shù)據(jù)是相同的，即同一個數(shù)據(jù)將被采樣兩次，由采樣第一個數(shù)據(jù)的采樣時鐘確定采樣數(shù)據(jù)的順序。
[0045]本實施例中，將采樣得到的8路串行數(shù)據(jù)d0~d315進行頻相調(diào)整并進行鎖存，8路初始采樣數(shù)據(jù)進行相位調(diào)整后得到8路采樣數(shù)據(jù),其中8相采樣時鐘中的O度時鐘clkO、45度時鐘clk45、90度時鐘clk90和135度時鐘clkl35采樣到的初始采樣數(shù)據(jù)用O度時鐘clkO作為相位調(diào)整時鐘，180度時鐘clkl80、225度時鐘clk225、270度時鐘clk270和315度時鐘clk315采樣得到的初始采樣數(shù)據(jù)用180度時鐘clkl80作為相位調(diào)整時鐘。由于每相鄰兩相時鐘的相位差為45度，由O度時鐘clkO (180度時鐘clkl80)控制鎖存數(shù)據(jù)時，其4個相位最大相位差為3X45 = 135度，小于O度時鐘clkO (180度時鐘clkl80)的周期180度，因此采樣得到的數(shù)據(jù)不會有數(shù)據(jù)遺漏，最大限度地減低了后續(xù)硬件的設(shè)計難度。
[0046]本實施例中，每相采樣時鐘進行一次采樣包括5級處理流程，包括:兩級鎖存放大處理、一級雙端轉(zhuǎn)單端處理、一級相位調(diào)整處理以及一級同步鎖存處理，具體為:
[0047](1.1)輸入原始信號及采樣時鐘，在采樣時鐘的控制下對輸入信號進行第一級鎖存、放大；
[0048](1.2)在采樣時鐘的反相時鐘控制下，對第一級鎖存、放大后的輸出信號進行第二級的鎖存、放大；
[0049](1.3)將經(jīng)過第二級鎖存、放大后的雙端輸入信號轉(zhuǎn)化為單端信號，得到初始采樣數(shù)據(jù)并輸出；
[0050](1.4)在相位調(diào)整時鐘控制下對初始采樣數(shù)據(jù)進行相位調(diào)整，并對相位調(diào)整后的采樣數(shù)據(jù)進行同步鎖存。
[0051]本實施例中，由于每相采樣時鐘進行采樣時每隔4位采樣I位，每相采樣時鐘經(jīng)過5級處理流程保存了 5位數(shù)據(jù)，在8相采樣時鐘的控制下一次能夠同時處理20位數(shù)據(jù)。
[0052]本實施例采用多相時鐘聯(lián)合控制對高速串行信號進行高速采樣，針對高速串行信號的特點在SerDes接收端實現(xiàn)高速串行信號的高速采樣；采用8相時鐘聯(lián)合進行采樣時，每相時鐘每間隔4位采樣I位，采樣數(shù)據(jù)兩兩相同，對輸入的高速串行信號進行了正確地采樣，且其結(jié)果無漏無重、完全正確。
[0053]本實施例中，將經(jīng)過相位調(diào)整后鎖存的8路5棧采樣數(shù)據(jù)d0~d315分別在采樣時鐘的O度時鐘clkO (O度采樣時鐘)、180度時鐘clkl80 (180度采樣時鐘)的控制下進行串行移位，相鄰兩棧(寄存數(shù)據(jù)的寄存器或鎖存器)交替用O度、180度時鐘控制移位，并行輸出8路數(shù)據(jù)d0~d315，每路數(shù)據(jù)中的每一位串行輸出。其由O度時鐘clk0、45度時鐘clk45、90度時鐘clk90以及135度時鐘clkl35采樣得到的采樣數(shù)據(jù)d0、d45、d90、dl35采用O度時鐘clkO控制進行串行移位，由180度時鐘clkl80作為反相時鐘輸入；180度時鐘clkl80、225度時鐘clk225、270度時鐘clk270以及315度時鐘clk315采樣得到的采樣數(shù)據(jù)dl80、d225、d270、d315采用180度時鐘clkl80控制進行串行移位，由O度時鐘clkO作為反相時鐘輸入。[0054]SerDes技術(shù)中以10_b的數(shù)據(jù)進行串行傳送時，為了匹配帶寬，進行并行化處理之后的時鐘頻率應(yīng)為采樣頻率的1/5倍。
[0055]本實施例中，將采樣時鐘中O度時鐘clk0、180度時鐘clkl80進行五分頻得到750MHz的第一慢速裝配時鐘和第二慢速裝配時鐘，分別控制對串行移位后的8路串行數(shù)據(jù)d0~d315進行取樣，相鄰兩棧交替用正負時鐘(O度、180度)進行慢速裝配，并行輸出8路數(shù)據(jù)且每路數(shù)據(jù)中的每一位并行輸出。其中由O度時鐘clk0、45度時鐘clk45、90度時鐘clk90以及135度時鐘clkl35對應(yīng)的串行數(shù)據(jù)d0、d45、d90、dl35采用第一慢速裝配時鐘控制進行取樣，由第二慢速裝配時鐘作為反相時鐘輸入，180度時鐘clkl80、225度時鐘clk225、270度時鐘clk270以及315度時鐘clk315對應(yīng)的串行數(shù)據(jù)dl80、d225、d270和d315采用第二慢速裝配時鐘控制進行取樣，由第一慢速裝配時鐘作為反相時鐘輸入。
[0056]如圖2所示，本實施例中時鐘的相位關(guān)系，其中15.0Gbps時鐘為輸入數(shù)據(jù)的波特率，O度、180度3.75GHz時鐘為移位時鐘，移位時鐘與采樣時鐘頻率相同，750MHZ時鐘為慢速裝配時鐘，慢速裝配時鐘為采樣時鐘的5分頻。
[0057]如表1所示，本實施例中并行處理后數(shù)據(jù)結(jié)果分布表，分別為8種情況下的數(shù)據(jù)結(jié)果分布，包含8相采樣時鐘clkO~clk315進行高速采樣、串行移位以及慢速裝配并行處理后獲得的8個數(shù)據(jù)塊，其中clkO~clk315為每個數(shù)據(jù)塊對應(yīng)的采樣時鐘，數(shù)據(jù)塊中I~20為數(shù)據(jù)序號，即表示第I個采樣數(shù)據(jù)，……，第20個采樣數(shù)據(jù)。左側(cè)的數(shù)據(jù)塊，即O度時鐘clk0、45度時鐘clk45、90度時鐘clk90以及135度時鐘clkl35對應(yīng)的數(shù)據(jù)塊，采用O度時鐘clkO控制進行串行移位；右側(cè)的數(shù)據(jù)塊，即180度時鐘clkl80、225度時鐘clk225、270度時鐘clk270以及315度時鐘clk315對應(yīng)的數(shù)據(jù)塊，采用180度時鐘clkl80控制進行串行移位。SerDes技術(shù)中初始時為固定的訓(xùn)練碼，8相時鐘中每兩相相鄰的時鐘其相位差為45度，進行采樣時接收到的采樣數(shù)據(jù)一定會落在8個相位差區(qū)間的其中一個區(qū)間中。接收米樣數(shù)據(jù)中的第一個數(shù)據(jù)的時刻存在8種可能的情況,表中每一列為一種情況下各相米樣時鐘的采樣結(jié)果。
[0058]本實施例中，若接收采樣數(shù)據(jù)中的第一個數(shù)據(jù)的時刻落在315度~360度之間，由O度時鐘clkO進行采樣，每間隔4位采樣一位數(shù)據(jù)，則進行一次采樣后O度采樣時鐘clkO采樣到的數(shù)據(jù)為第I個數(shù)據(jù)、第5個數(shù)據(jù)、第9個數(shù)據(jù)、第13個數(shù)據(jù)和第17個數(shù)，即采樣得到數(shù)據(jù)dl、d5、d9、dl3、dl7，標(biāo)記為{1，5，9，13，17}，此時45度時鐘clk45采樣得到的數(shù)據(jù)與O度時鐘clkO采樣的數(shù)據(jù)相同；同時由90度時鐘clk90采樣第2個數(shù)據(jù)、第6個數(shù)據(jù)、第10個數(shù)據(jù)、第14個數(shù)據(jù)和第18個數(shù)據(jù)，標(biāo)記為{2，6，10，14，18}，135度時鐘(:讓135與90度時鐘clk90采樣得到的數(shù)據(jù)相同，依此類推，由315度采樣時鐘采樣得到第4個~第20個數(shù)據(jù)，得到表中第一列的數(shù)據(jù)分布。若接收采樣數(shù)據(jù)中第一個數(shù)據(jù)的時刻落在了 O度到45度之間，由45度時鐘clk45進行采樣，且采樣到的數(shù)據(jù)為{1,5,9,13，17}，此時90度采樣時鐘clk90采樣到的數(shù)據(jù)與45度采樣時鐘clk45采樣的數(shù)據(jù)相同，而O度時鐘clkO此時采樣到的數(shù)據(jù)為{4，8，12，16，20}，且與315度采樣時鐘clk315采樣得到的數(shù)據(jù)相同，得到表中第二列數(shù)據(jù)分布。同樣的方法可以得到表中第3~8列數(shù)據(jù)分布。
[0059]表1并行處理后數(shù)據(jù)結(jié)果分布表
[0060]cIkO時鐘移位clkl80時鐘移位
【權(quán)利要求】
1.一種SerDes中高速串行信號的并行化處理方法，其特征在于，步驟為: (1)高速采樣:以輸入信號頻率進行分頻后的8相時鐘作為采樣時鐘且每相鄰兩相采樣時鐘間隔45度，在每相采樣時鐘的控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)；對8路初始采樣數(shù)據(jù)進行相位調(diào)整并鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)； (2)快速串行移位:以2相采樣時鐘作為移位時鐘，在移位時鐘的控制下對所述步驟(I)得到的8路采樣數(shù)據(jù)進行串行移位，串行輸出每路數(shù)據(jù)中的每一位，得到8路串行數(shù)據(jù)； (3)慢速裝配:將2相采樣時鐘進行分頻后得到慢速裝配時鐘，在慢速裝配時鐘的控制下對所述步驟(2)得到的8路串行數(shù)據(jù)進行取樣，并行輸出每路數(shù)據(jù)中的每一位，得到8路并行數(shù)據(jù)并進行相位調(diào)整后同步輸出。
2.根據(jù)權(quán)利要求1所述的SerDes中高速串行信號的并行化處理的方法，其特征在于:所述步驟(1)中采樣時鐘的頻率為輸入信號頻率的四分頻，所述步驟(3)中將采樣時鐘進行五分頻。
3.根據(jù)權(quán)利要求1所述的SerDes中高速串行信號的并行化處理的方法，其特征在于，所述步驟(1)的具體步驟為: (1.D以輸入信號頻率進行分頻后的O度、45度、90度、135度、180度、225度、270度以及315度時鐘作為采樣時鐘輸入，分別在對應(yīng)相位采樣時鐘的控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)； (1.2)將O度、180度采樣時鐘作為相位調(diào)整時鐘，控制對8路初始采樣數(shù)據(jù)進行相位調(diào)整并鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)，其中O度、45度、90度和135度時鐘采樣得到的初始采樣數(shù)據(jù)采用O度采樣時鐘作為相位調(diào)整時鐘，180度、225度、270度和315度時鐘采樣得到的初始采樣數(shù)據(jù)采用180度采樣時鐘作為相位調(diào)整時鐘。
4.根據(jù)權(quán)利要求3所述的SerDes中高速串行信號的并行化處理的方法，其特征在于，所述步驟(2)的具體實施方法為:將O度、180度采樣時鐘作為移位時鐘，所述O度采樣時鐘控制O度、45度、90度以及135度采樣時鐘對應(yīng)的采樣數(shù)據(jù)進行串行移位，所述180度采樣時鐘控制180度、225度、270度以及315度采樣時鐘對應(yīng)的采樣數(shù)據(jù)進行串行移位。
5.根據(jù)權(quán)利要求3或4所述的SerDes中高速串行信號的并行化處理的方法，其特征在于，所述步驟(3)中將2相采樣時鐘進行分頻后得到慢速裝配時鐘的具體實施方法為:將O度、180度采樣時鐘進行分頻分別得到第一慢速裝配時鐘和第二慢速裝配時鐘，所述第一慢速裝配時鐘控制O度、45度、90度以及135度采樣時鐘對應(yīng)的串行數(shù)據(jù)進行取樣，所述第二慢速裝配時鐘控制180度、225度、270度以及315度采樣時鐘對應(yīng)的串行數(shù)據(jù)進行取樣。
6.一種SerDes中高速串行信號的并行化處理裝置，其特征在于，包括: 高速采樣模塊，以輸入信號頻率進行分頻后的8相時鐘作為采樣時鐘且每相鄰兩相采樣時鐘間隔45度，在每相采樣時鐘的控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)；對8路初始采樣數(shù)據(jù)進行相位調(diào)整并鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)； 快速串行移位模塊，用于以2相采樣時鐘作為移位時鐘，在移位時鐘的控制下對所述高速采樣模塊得到的8路采樣數(shù)據(jù)進行串行移位，串行輸出每路數(shù)據(jù)中的每一位，得到8路串行數(shù)據(jù)； 慢速裝配模塊，用于將2相采樣時鐘進行分頻后得到慢速裝配時鐘，在慢速裝配時鐘的控制下對所述快速串行移位模塊得到的8路串行數(shù)據(jù)進行取樣，并行輸出每路數(shù)據(jù)中的每一位,得到8路并行數(shù)據(jù)并進行相位調(diào)整后同步輸出。
7.根據(jù)權(quán)利要求6所述的SerDes中高速串行信號的并行化處理裝置，其特征在于:所述高速采樣模塊包括8個采樣單元，所述8個采樣單元分別以輸入信號頻率進行分頻后的O度、45度、90度、135度、180度、225度、270度以及315度時鐘作為時鐘輸入，在對應(yīng)相位采樣時鐘的控制下對高速串行信號進行采樣，得到8路初始采樣數(shù)據(jù)；將O度、180度采樣時鐘作為相位調(diào)整時鐘，控制對8路初始采樣數(shù)據(jù)進行相位調(diào)整并鎖存，得到相位調(diào)整后的8路采樣數(shù)據(jù)，其中將O度、45度、90度和135度時鐘采樣到的初始采樣數(shù)據(jù)采用O度采樣時鐘作為相位調(diào)整時鐘，180度、225度、270度和315度時鐘采樣到的初始采樣數(shù)據(jù)采用180度采樣時鐘作為相位調(diào)整時鐘。
8.根據(jù)權(quán)利要求6所述的SerDes中高速串行信號的并行化處理裝置，其特征在于:所述快速串行移位模塊包括8個移位單元，每個所述移位單元對應(yīng)連接一個采樣單元，對采樣單元得到的采樣數(shù)據(jù)進行串行移位。
9.根據(jù)權(quán)利要求6所述的SerDes中高速串行信號的并行化處理裝置，其特征在于:所述慢速裝配模塊包括8個裝配單元和8個相位調(diào)整單元，每個所述裝配單元對應(yīng)連接一個移位單元，每個所述裝配單元的另一端連接一個相位調(diào)整單元；每個所述裝配單元在慢速裝配時鐘的控制下分別對每個所述移位單元輸出的串行數(shù)據(jù)進行取樣，并行輸出串行數(shù)據(jù)中的每一位，8個裝配單元輸出的8路并行數(shù)據(jù)經(jīng)過8個所述相位調(diào)整單元進行相位調(diào)整后同步輸出。
10.根據(jù)權(quán)利要求6~9中任意一項所述SerDes中高速串行信號的并行化處理裝置，其特征在于:所述 快速串行移位模塊采用D型CMOS高速低功耗鎖存器，所述慢速裝配模塊采用D型CMOS高速低功耗觸發(fā)器和D型CMOS高速低功耗鎖存器。
【文檔編號】H03M9/00GK103944583SQ201410173869
【公開日】2014年7月23日 申請日期:2014年4月28日 優(yōu)先權(quán)日:2014年4月28日
【發(fā)明者】胡封林, 陳書明, 郭陽, 孫永節(jié), 龔國輝, 陳海燕, 吳家鑄, 孫海燕, 陳小文, 雷元武 申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)