一種大范圍可調(diào)寬帶低通濾波器的制造方法
【專利摘要】本發(fā)明屬于集成電路【技術(shù)領域】，具體為一種大范圍可調(diào)寬帶低通濾波器。該結(jié)構(gòu)包括兩個級聯(lián)的雙二階濾波器單元，每個濾波器單元都由四個跨導可調(diào)節(jié)的運算跨導放大器以及兩個可變電容陣列組成。本發(fā)明中，濾波器的帶寬可以通過控制運算跨導放大器的跨導值進行調(diào)節(jié)，也可以通過改變可變電容陣列的電容值進行調(diào)節(jié)，大大提高了濾波器的帶寬變化范圍。本發(fā)明可適用于硬盤讀寫通道和光盤讀寫通道中。
【專利說明】一種大范圍可調(diào)寬帶低通濾波器
【技術(shù)領域】
[0001]本發(fā)明屬于集成電路【技術(shù)領域】，具體涉及一種大范圍可調(diào)寬帶低通濾波器，該可調(diào)寬帶低通濾波器可以同時提供大帶寬和高帶寬可調(diào)范圍。
【背景技術(shù)】
[0002]低通濾波器在許多模擬前端中都是關鍵模塊。其中在硬盤或光盤讀寫通道、自適應光纖通訊和認知無線電等系統(tǒng)中，為了適應不同的數(shù)據(jù)傳輸速率需求，需要截止頻率在大范圍內(nèi)可調(diào)的低通濾波器。在這些系統(tǒng)中，信號一般都先通過射頻或模擬放大器預放大，然后經(jīng)過濾波器濾除帶外的干擾和噪聲，最后通過模數(shù)轉(zhuǎn)換器變?yōu)閿?shù)字信號并對信號進行處理。而濾波器的帶寬取決于信號的傳輸速率。
[0003]傳統(tǒng)的大范圍可調(diào)寬帶低通濾波器主要有三種:恒定電容濾波器、可調(diào)電容濾波器和Nauta濾波器。恒定電容濾波器采用的運算跨導放大器通過開關輸入管來改變跨導值，從而改變其截止頻率。在其運算跨導放大器中加入了和輸入管尺寸相同的啞元管。當輸入管導通時啞元管關閉，當輸入管關閉時啞元管導通并偏置在輸入管導通時的直流工作點，從而使輸入電容在兩種狀態(tài)下保持一致。由于運算跨導放大器的輸入電容組成了前級運算跨導放大器的負載電容的一部分，這樣的結(jié)構(gòu)使濾波器的電容值在不同截止頻率下保持一致。但是，這種結(jié)構(gòu)由于加入了啞元管，增加了運算跨導放大器總的輸入寄生電容，因此限制了最大帶寬。
[0004]采用可調(diào)電容的濾波器中的運算跨導放大器通過電容陣列來改變電容值，電容值大小與陣列的面積成正比關系。如果想要實現(xiàn)大可調(diào)范圍，在低帶寬時所需的電容陣列面積會非常大，大大增加了芯片的成本。
[0005]Nauta濾波器采用由反相器所組成的Nauta運算跨導放大器。由于電路簡單，寄生電容小，因此能夠達到很大的帶寬。運算跨導放大器通過調(diào)節(jié)電源電壓來改變晶體管的過驅(qū)動電壓，從而調(diào)節(jié)跨導值。然而通過調(diào)節(jié)電源電壓所能實現(xiàn)的濾波器帶寬可調(diào)范圍會受到限制:過低的電源電壓會使晶體管進入線性區(qū)而無法正常工作，過高的電源電壓則會導致功耗大大增加。另外Nauta運算跨導放大器通過調(diào)節(jié)電源電壓來改變跨導，電源電壓需要通過低阻的緩沖器連接到運算跨導放大器的電源端。對于寬帶濾波器而言，緩沖器在不同頻率下保持較低的內(nèi)阻比較困難，增加了濾波器電路的成本和功耗。
[0006]本發(fā)明提出了一種新型大范圍可調(diào)寬帶低通濾波器，該低通濾波器采用了兩級帶寬控制來增加帶寬可調(diào)范圍，Gm-C結(jié)構(gòu)則保證了高帶寬。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于克服已有技術(shù)的不足之處，提出一種大范圍可調(diào)寬帶低通濾波器，以滿足硬盤/光盤讀寫通道、自適應光纖通訊和認知無線電等系統(tǒng)對大范圍可調(diào)寬帶低通濾波器最大帶寬和帶寬調(diào)節(jié)范圍的需求。
[0008]本發(fā)明提出的大范圍可調(diào)寬帶低通濾波器，其結(jié)構(gòu)如圖1所示。該濾波器由兩個級聯(lián)的雙二階濾波器單元101和102組成，濾波器的輸入端為雙二階濾波器單元101的輸入端，濾波器的輸出端為雙二階濾波器單元102的輸出端；雙二階濾波器單元101的輸出端與雙二階濾波器單元102的輸入端相連。[0009]本發(fā)明提出的大范圍可調(diào)寬帶低通濾波器中雙二階濾波器單元101由四個跨導可變的運算跨導放大器103-f 103-4以及兩個可變電容陣列104-1和104-2組成。雙二階濾波器單元102由四個跨導可變的運算跨導放大器103-5~103-8以及兩個可變電容陣列104-3和104-4組成。雙二階濾波器單元101和102的輸入端分別為運算跨導放大器103-1和103-5的輸入端，而輸出端分別為運算跨導放大器103-3和103-7的輸出端。運算跨導放大器103-1和103-5的輸出端分別與運算跨導放大器103-2和103-6的輸入端相連，運算跨導放大器103-1和103-5的輸出端分別與運算跨導放大器103-2和103-6的輸出端相連；運算跨導放大器103-2的輸出端與運算跨導放大器103-3的輸入端以及可變電容陣列104-1相連；運算跨導放大器103-6的輸出端與運算跨導放大器103-7的輸入端以及可變電容陣列104-3相連。運算跨導放大器103-3的輸出端與運算跨導放大器103-4的輸入端以及可變電容陣列104-2相連；運算跨導放大器103-7的輸出端與運算跨導放大器103-8的輸入端以及可變電容陣列104-4相連。運算跨導放大器103-4和103-8的輸出端分別與運算跨導放大器103-3和103-7的輸入端相連。
[0010]其中所運用的運算跨導放大器103-f 103-8具有二階可調(diào)的跨導，提供了 4倍的跨導可調(diào)范圍。所運用的可變電容陣列104-f 104-4具有27階可調(diào)的電容值，提供了 27倍的電容可調(diào)范圍。因此，本發(fā)明提出的低通濾波器，其帶寬可調(diào)范圍為上述跨導可調(diào)范圍和電容可調(diào)范圍的乘積，即108倍。
[0011]本發(fā)明中，所采用的跨導可變的運算跨導放大器103-廣103-8，其結(jié)構(gòu)如圖2所示，由六個跨導單元201-廣201-6組成。該運算跨導放大器的差分輸入端為跨導單元201-1和201-2的輸入端，該運算跨導放大器的差分輸出端為跨導單元201-1和201-2的輸出端?？鐚卧?01-1的輸出端與跨導單元201-3和201-6的輸入端相連，跨導單元201-2的輸出端與跨導單元201-4和201-5的輸入端相連。跨導單元201-3的輸出端與跨導單元201-3的輸入端以及跨導單元201-4的輸出端相連，跨導單元201-5的輸出端與跨導單元201-5的輸入端以及跨導單元201-6的輸出端相連。
[0012]本發(fā)明中，所采用的運算跨導放大器電路中的跨導單元201-廣201-6的電路圖如圖3所示，由三個PMOS晶體管Ml、M3和M5以及三個NMOS晶體管M2、M4和M6組成。該跨導單元的輸入端與晶體管Ml和M2的柵極相連，該跨導單元的輸出端與晶體管Ml和M2的漏極相連。晶體管M3為PMOS尾電流源，其源極與電源電壓Vdd相連，其漏極與晶體管Ml的源極相連于節(jié)點A，其柵極由固定電壓Vbp提供偏置。晶體管M4為NMOS尾電流源，其源極與地相連，其漏極與晶體管M2的源極相連于節(jié)點B，其柵極由固定電壓Vbn提供偏置。PMOS晶體管M5為PMOS開關，其源極與晶體管M3的源極相連，其漏極與晶體管M3的漏極相連，其柵極由控制電壓匸所控制。NMOS晶體管M6為NMOS開關，其源極與晶體管M4的源極相連，其漏極與晶體管M4的漏極相連，其柵極由控制電壓Vc^所控制。
[0013]本發(fā)明中，所采用的可變電容陣列104-廣104-4，其電路如圖4所示，由五個電容crc5和十個晶體管M7~M16組成，Vwtp和Vwtn為運算跨導放大器103-2、103-3、103-6或者103-7的差分輸出端。電容C2的電容值為電容Cl電容值的2倍，電容C3的電容值為電容Cl電容值的4倍，電容C4的電容值為電容Cl電容值的8倍，電容C5的電容值為電容Cl電容值的12倍。電容Cl的一端和晶體管M7的漏極相連，電容Cl的另一端和晶體管M8的漏極相連；電容C2的一端和晶體管M9的漏極相連，電容C2的另一端和晶體管MlO的漏極相連；電容C3的一端和晶體管Mll的漏極相連，電容C3的另一端和晶體管M12的漏極相連；電容C4的一端和晶體管M13的漏極相連，電容C4的另一端和晶體管M14的漏極相連；電容C5的一端和晶體管M15的漏極相連，電容C5的另一端和晶體管M16的漏極相連。晶體管M7和M8的柵極由電壓Nc0控制，晶體管M9和MlO的柵極由電壓Vca控制，晶體管Mll和M12的柵極由電壓\2控制，晶體管M13和M14的柵極由電壓V?？刂?，晶體管M15和M16的柵極由電壓Ve4控制。晶體管M7、M9、M11、M13、M15的源極與運算跨導放大器103-2、103-3、103-6或者103-7的差分輸出其中一端相連，晶體管M8、M10、M12、M14、M16的源極與運算跨導放大器103-2、103-3、103-6或者103-7的差分輸出另一端相連。
[0014]本發(fā)明所述的大范圍可調(diào)寬帶低通濾波器，采用了 Gm-C開環(huán)結(jié)構(gòu)，具有很高的帶寬；所述的運算跨導放大器為單級結(jié)構(gòu)，其電路簡單寄生參數(shù)小，具有很好的高頻性能；所述的運算跨導放大器的跨導值和可變電容陣列的電容值均可調(diào)節(jié)，提供了較大的帶寬可調(diào)范圍。
[0015]綜上所述，本發(fā)明所述的低通濾波器同時具有較大的帶寬可調(diào)范圍以及很高的最大帶寬，能夠滿足不同系統(tǒng)對最大帶寬和帶寬調(diào)節(jié)范圍的需求。
【專利附圖】

【附圖說明】
[0016]圖1為本發(fā)明提出的大范圍可調(diào)寬帶低通濾波器的結(jié)構(gòu)圖。
[0017]圖2為本發(fā)明提出的大范圍可調(diào)寬帶低通濾波器中運算跨導放大器的結(jié)構(gòu)圖。
[0018]圖3為本發(fā)明的運算跨導放大器(圖2)中跨導單元的電路圖。
[0019]圖4為本發(fā)明提出的大范圍可調(diào)寬帶低通濾波器中可變電容陣列的電路圖。
【具體實施方式】
[0020]本發(fā)明提出的大范圍可調(diào)寬帶低通濾波器，其結(jié)構(gòu)如圖1所示。硬盤讀寫通道一般采用巴特沃茲濾波器，因此本發(fā)明提出的低通濾波器也為巴特沃茲濾波器。本發(fā)明提出的濾波器其傳輸函數(shù)為:
【權(quán)利要求】
1.一種大范圍可調(diào)寬帶低通濾波器，其特征在于由兩個級聯(lián)的雙二階濾波器單元(101，102)組成，濾波器的輸入端為第一雙二階濾波器單元(101)的輸入端，濾波器的輸出端為第二雙二階濾波器單元(102)的輸出端；第一雙二階濾波器單元(101)的輸出端與第二雙二階濾波器單元(102)的輸入端相連；其中: 第一雙二階濾波器單元(101)由四個跨導可變的運算跨導放大器(103-廣103-4)以及兩個可變電容陣列(104-1、104-2)組成，第二雙二階濾波器單元(102)由四個跨導可變的運算跨導放大器(103-5~103-8)以及兩個可變電容陣列(104-3、104-4)組成；第一雙二階濾波器單元(101)和第二雙二階濾波器單元(102)的輸入端分別為第一運算跨導放大器(103-1)和第五運算跨導放大器(103-5)的輸入端，而輸出端分別為第三運算跨導放大器(103-3)和第七運算跨導放大器(103-7)的輸出端；第一運算跨導放大器(103-1)和第五運算跨導放大器(103-5)的輸出端分別與第二運算跨導放大器(103-2)和第六運算跨導放大器(103-6)的輸入端相連，第一運算跨導放大器(103-1)和第五運算跨導放大器(103-5)的輸出端分別與第二運算跨導放大器(103-2)和第六運算跨導放大器(103-6)的輸出端相連；第二運算跨導放大器(103-2)的輸出端與第三運算跨導放大器(103-3)的輸入端以及第一可變電容陣列(104-1)相連；第六運算跨導放大器(103-6)的輸出端與第七運算跨導放大器(103-7)的輸入端以及第三可變電容陣列(104-3)相連；第三運算跨導放大器(103-3)的輸出端與第四運算跨導放大器(103-4)的輸入端以及第二可變電容陣列(104-2)相連；第七運算跨導放大器(103-7)的輸出端與第八運算跨導放大器(103-8)的輸入端以及第四可變電容陣列(104-4)相連；第四運算跨導放大器(103-4)和第八運算跨導放大器(103-8)的輸出端分別與第三運算跨導放大器(103-3)和第七運算跨導放大器(103-7)的輸入端相連； 其中，八個運算跨導放大器(103-f 103-8)具有二階可調(diào)的跨導，提供4倍的跨導可調(diào)范圍；四個可變電容陣列(104-f 104-4)具有27階可調(diào)的電容值，提供27倍的電容可調(diào)范圍。
2.根據(jù)權(quán)利要求1所述的大范圍可調(diào)寬帶低`通濾波器，其特征在于:所采用的跨導可變的運算跨導放大器(103-f 103-8)，每個均由六個跨導單元(201-f 201-6)組成；該運算跨導放大器的差分輸入端為第一跨導單元(201-1)和第二跨導單元(201-2)的輸入端，該運算跨導放大器的差分輸出端為第一跨導單元(201-1)和第二跨導單元(201-2)的輸出端；第一跨導單元(201-1)的輸出端與第三跨導單元(201-3)和第六跨導單元(201-6)的輸入端相連，第二跨導單元(201-2)的輸出端與第四跨導單元(201-4)和第五跨導單元(201-5)的輸入端相連；第三跨導單元(201-3)的輸出端與第三跨導單元(201-3)的輸入端以及第四跨導單元(201-4)的輸出端相連，第五跨導單元(201-5)的輸出端與第五跨導單元(201-5)的輸入端以及第六跨導單元(201-6)的輸出端相連。
3.根據(jù)權(quán)利要求2所述的大范圍可調(diào)寬帶低通濾波器，其特征在于:所采用的運算跨導放大器電路中的六個跨導單元(201-廣201-6)，均由三個PMOS晶體管(Ml、M3和M5)以及三個NMOS晶體管(M2、M4和M6)組成；該跨導單元的輸入端與第一晶體管(Ml)和第二晶體管(M2)的柵極相連，該跨導單元的輸出端與第一晶體管(Ml)和第二晶體管(M2)的漏極相連；第三晶體管(M3)為PMOS尾電流源，其源極與電源電壓Vdd相連，其漏極與第一晶體管(Ml)的源極相連于節(jié)點A，其柵極由固定電壓Vbp提供偏置；第四晶體管(M4)為NMOS尾電流源，其源極與地相連，其漏極與第二晶體管(M2)的源極相連于節(jié)點B，其柵極由固定電壓Vbn提供偏置；第五晶體管(M5)為PMOS開關，其源極與第三晶體管(M3)的源極相連，其漏極與第三晶體管(M3)的漏極相連，其柵極由控制電壓V~所控制；第六晶體管(M6)為NMOS開關，其源極與第四晶體管(M4)的源極相連，其漏極與第四晶體管(M4)的漏極相連，其柵極由控制電壓Vctj所控制。
4.根據(jù)權(quán)利要求3所述的大范圍可調(diào)寬帶低通濾波器，其特征在于:所采用的可變電容陣列(104-f 104-4 )，均由五個電容(Cf C5 )和十個晶體管(M7~M16 )組成，Voutp和Vtjutn為第二、第三、第六或者第七運算跨導放大器(103-2、103-3、103-6或者103-7)的差分輸出端；第二電容(C2)的電容值為第一電容(Cl)電容值的2倍，第三電容(C3)的電容值為第一電容(Cl)電容值的4倍，第四電容(C4)的電容值為第一電容(Cl)電容值的8倍，第五電容(C5)的電容值為電容第一(Cl)電容值的12倍；第一電容(Cl)的一端和第七晶體管(M7)的漏極相連，第一電容(Cl)的另一端和第八晶體管(M8)的漏極相連；第二電容(C2)的一端和第九晶體管(M9)的漏極相連，第二電容(C2)的另一端和第十晶體管(MlO)的漏極相連；第三電容(C3)的一端和第十一晶體管(Mll)的漏極相連，第三電容(C3)的另一端和第十二晶體管(M12)的漏極相連；第四電容(C4)的一端和第十三晶體管(M13)的漏極相連，第四電容(C4)的另一端和第十四晶體管(M14)的漏極相連；第五電容(C5)的一端和第十五晶體管(M15)的漏極相連，第五電容(C5)的另一端和第十六晶體管(M16)的漏極相連；第七、第八晶體管(M7和M8)的柵極由電壓V。?？刂?，第九、第十晶體管(M9和M10)的柵極由電壓Vcl控制，第十一、第十二晶體管(Mil和M12)的柵極由電壓Ve2控制，第十三、第十四晶體管(M13和M14)的柵極由電壓Ve3控制，第十五、第十六晶體管(M15和M16)的柵極由電壓Vc4控制；第七、第九、第十一、第十三、第十五晶體管(M7、M9、Mil、M13、M15)的源極與第二、第三、第六或者第七 運算跨導放大器(103-2、103-3、103-6或者103-7)的差分輸出其中一端相連，第八、第十、第十二、第十四、第十六晶體管(M8、M10、M12、M14、M16)的源極與第二、第三、第六或者第七運算跨導放大器(103-2、103-3、103-6或者103-7)的差分輸出另一端相連。
【文檔編號】H03H7/12GK103701428SQ201310749101
【公開日】2014年4月2日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】林楠, 東尚青, 洪志良 申請人:復旦大學