一種生成上電復位信號的方法及其電路的制作方法
【專利摘要】本發(fā)明公開了一種生成上電復位信號的方法及其電路，該方法應用于包括多個串行連接的查找表的電路中，該方法步驟包括：在電路上電后，多個串行連接的查找表初始輸出電平為第一電平，并通過上電復位輸出端輸出；配置所述首個查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述首個查找表輸出的第二電平在經(jīng)過多個串行連接的查找表的傳遞之后到達末尾查找表，并通過所述上電復位輸出端輸出。該電路包括：多個串行連接的查找表，以及配置模塊。根據(jù)本發(fā)明，能夠確保依賴于上電復位功能的FPGA應用設計的跨平臺可移植性。
【專利說明】一種生成上電復位信號的方法及其電路

【技術領域】
[0001 ] 本發(fā)明涉及集成電路技術，尤其涉及一種生成上電復位信號的方法及其電路。

【背景技術】
[0002]FPGA (Field — Programmable Gate Array),即現(xiàn)場可編程門陣列，它是在 PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
[0003]許多針對FPGA的應用設計需要從一個確定的初始態(tài)開始工作，因此需要依賴于FPGA芯片的上電復位功能。上電復位是在FPGA電路接通電源時產(chǎn)生的一個復位信號，用于初始化芯片的全部寄存器，使之從一個已知的穩(wěn)定的初始態(tài)開始工作?，F(xiàn)有的FPGA電路的上電復位實現(xiàn)方式各有不同，甚至有此FPGA電路根本沒有上電復位功能，或者上電復位功能并不穩(wěn)定，從而使得一個依賴于上電復位功能的FPGA應用設計很難實現(xiàn)跨平臺的移植。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種在原有的FPGA應用設計基礎上添加一部分硬件邏輯的方式來實現(xiàn)上電復位功能。
[0005]為了實現(xiàn)上述目的，一方面，本發(fā)明提供了一種生成上電復位信號的方法，應用于包括多個串行連接的查找表的電路中，該方法步驟包括:
[0006]在所述電路上電后，所述多個串行連接的查找表初始輸出電平為第一電平，并通過上電復位輸出端輸出；
[0007]配置所述首個查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述首個查找表輸出的第二電平在經(jīng)過多個串行連接的查找表的傳遞之后到達末尾查找表，并通過所述上電復位輸出端輸出。
[0008]另一方面，本方面提供了一種生成上電信號的電路，該電路包括:
[0009]多個串行連接的查找表，所述多個串行連接的查找表初始輸出電平為第一電平，并通過上電復位輸出端輸出；
[0010]配置模塊，用于配置所述首個查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述第二電平在?jīng)過多個串行連接的查找表的傳遞之后到達末尾查找表，并通過所述上電復位輸出端輸出。
[0011]根據(jù)本發(fā)明，能夠確保依賴于上電復位功能的FPGA應用設計的跨平臺可移植性。

【專利附圖】

【附圖說明】
[0012]圖1為本發(fā)明實施例提供的一種生成上電復位信號的電路結(jié)構(gòu)框圖；
[0013]圖2為圖1所示電路的上電復位信號輸出示意圖；
[0014]圖3為本發(fā)明實施例提供的另一種生成上電復位信號的電路結(jié)構(gòu)框圖；
[0015]圖4為圖3所示電路的上電復位信號輸出示意圖；
[0016]圖5為本發(fā)明實施例提供的一種4輸入查找表；
[0017]圖6為圖5所示查找表對應的真值表；
[0018]圖7為本發(fā)明實施例提供的一種生成上電復位信號的方法流程示意圖。

【具體實施方式】
[0019]通過以下結(jié)合附圖以舉例方式對本發(fā)明的實施方式進行詳細描述后，本發(fā)明的其他特征、特點和優(yōu)點將會更加明顯。
[0020]圖1為本發(fā)明實施例提供的一種生成上電復位信號的電路結(jié)構(gòu)框圖。如圖1所示，該電路包括八個串行連接的查找表(Look-Up-Table，LUT)，其中，末尾查找表的輸出端與上電復位輸出端連接。本發(fā)明實施例提供的的LUT是一個有4位地址線的16*1的RAM(Random Access Memory,隨機存儲器)，以及配置電路(圖中未不出)。通過配置電路對查找表的配置，被配置的查找表可以始終輸出高電平或低電平，或者通過對查找表的配置，被配置的查找表可以實現(xiàn)緩沖器功能或反相器功能。
[0021]在一個實施例中，假設查找表的上電初始輸出為低電平，F(xiàn)PGA電路的上電復位信號是低電平有效。在FPGA電路上電后，所述多個串行連接的查找表初始輸出電平為低電平，因此，通過上電復位輸出端輸出的上電復位信號也是低電平。通過配置首個查找表后，使首個查找表始終輸出高電平，當首個查找表輸出的高電平經(jīng)過一段時間(一般約為幾十納秒)后會經(jīng)過多個實現(xiàn)緩沖器功能的查找表傳遞到末尾查找表，并通過上電復位輸出端輸出，此時上電復位輸出端輸出的上電復位信號由低電平跳變?yōu)楦唠娖剑鐖D2所示。在上電復位輸出端輸出的上電復位信號為低電平的這段時間即為上電復位信號的有效時間段，該時間段可用于初始化FPGA電路中使用到的寄存器；當上電復位輸出端輸出的上電復位信號跳變?yōu)楦唠娖綍r，即完成上電復位功能。
[0022]需要說明的是，上文中我們假設查找表的上電初始輸出為低電平，而FPGA電路的上電復位信號是低電平有效。如果FPGA電路的上電復位信號是高電平有效，則需要通過配置模塊配置末尾查找表，將末尾查找表的實現(xiàn)功能由緩沖器改為反相器，如圖3所示，其輸出的上電復信信號如圖4所示。
[0023]在另一個實施例中，假設查找表的上電初始輸出為高電平，F(xiàn)PGA電路的上電復位信號是低電平有效。則需要配置末尾查找表，將末尾查找表的實現(xiàn)功能由緩沖器改為反相器。在FPGA電路上電后，所述多個串行連接的查找表初始輸出電平為高電平，經(jīng)過反相器輸出低電平，因此，通過上電復位輸出端輸出的上電復位信號也是低電平。通過配置首個查找表，使首個查找表始終輸出低電平，當首個查找表輸出的低電平經(jīng)過一段時間(一般約為幾十納秒)后會經(jīng)過多個實現(xiàn)緩沖器功能的查找表和反相器傳遞到上電復位輸出端，此時上電復位輸出端輸出的上電復位信號由低電平跳變?yōu)楦唠娖健?br> [0024]同樣需要說明的是，上文中我們假設查找表的上電初始輸出為高電平，F(xiàn)PGA電路的上電復位信號是低電平有效。如果需要生成高電平有效的上電復位信號，則通過配置模塊配置末尾查找表，將其實現(xiàn)功能由反相器改為緩沖器。
[0025]在本發(fā)明實施例中，用于實現(xiàn)緩沖器功能的多個查找表的作用是讓多個查找表中的首個查找表的信號經(jīng)過一段時間后到達上電復位信號輸出端，從而確保上電復位信號可以維持一段較長的時間，這個時間因不同芯片的實際情況會有所不同。即使在同一款芯片上，該數(shù)目也不需要是確定的數(shù)字，只要能保證上電復位信號的穩(wěn)定即可。這些查找表在芯片中的位置及走線方式方法沒有特定的要求，可在電路布局布線階段自動完成。
[0026]圖5為本發(fā)明實施例提供的一種4輸入查找表，圖6為圖5所不查找表對應的真值表。如圖5和圖6所示，Iutmask為查找表可配置的掩碼值，f [O]?f [3]為查找表的4個輸入端口。配制模塊通過配制查找表的掩碼值，可改變查找表的輸出電平或其所能實現(xiàn)的功能(緩沖器或反相器)。例如，如需將查找表的輸出始終為高電平，則需要將Iutmask[O]?lutmask[15]的值均配置為I即可；如需將查找表配置為緩沖器的功能，貝1J將 Iutmask[O]?Iutmask[7]的值配置為 O,將 Iutmask[8]?Iutmask[15]的值配置為 I即可，此時查找表的輸出端dx與輸入端f [O]的信號相同。
[0027]圖7為本發(fā)明實施例提供的一種生成上電復位信號的方法流程示意圖。如圖7所示，該方法應用于如圖1或圖3所示的電路中。該方法包括以下步驟:
[0028]步驟701、在電路上電后，多個串行連接的查找表初始輸出電平為第一電平，并通過上電復位輸出端輸出；
[0029]步驟702、配置多個查找表中的首個查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述首個查找表輸出的第二電平在經(jīng)過多個串行連接的查找表的傳遞之后到達末尾查找表,并通過上電復位輸出端輸出。
[0030]具體地，首個查找表輸出的電平值通過配置查找表的掩碼值來實現(xiàn)。當上述第一電平為高電平時，第二電平為低電平；或者，當?shù)谝浑娖綖榈碗娖綍r，第二電平為高電平。
[0031]需要說明的是，當首個查找表的初始輸出電平與預定義的上電復位信號的有效電平不符時，則需要通過配置模塊將末尾查找表配置為反相器。例如，首個查找表的初始輸出電平為高電平，而預定義的上電復位信號的有效電平為低電平有效，此時需要通過配置模塊將末尾查找表配置反相器，使其輸出符合上電復位信號的有效電平，即高電平。
[0032]本發(fā)明實施例通過將多個查找表串行連接，使其第一個查找表的信號經(jīng)過一段時間后到達上電復位信號的輸出端，從而確保上電復位信號可以維持一段較長的時間。
[0033]顯而易見，在不偏離本發(fā)明的真實精神和范圍的前提下，在此描述的本發(fā)明可以有許多變化。因此，所有對于本領域技術人員來說顯而易見的改變，都應包括在本權(quán)利要求書所涵蓋的范圍之內(nèi)。本發(fā)明所要求保護的范圍僅由所述的權(quán)利要求書進行限定。
【權(quán)利要求】
1.一種生成上電復位信號的方法，應用于包括多個串行連接的查找表的電路中，其特征在于: 在所述電路上電后，所述多個串行連接的查找表初始輸出電平為第一電平，并通過上電復位輸出端輸出； 配置所述首個查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述首個查找表輸出的第二電平在經(jīng)過多個串行連接的查找表的傳遞之后到達末尾查找表，并通過所述上電復位輸出端輸出。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于:當所述首個查找表輸出的第一電平與預定義的上電復位信號的有效電平不符時，將所述末尾查找表配置為反相器；所述第一電平經(jīng)多個串行連接的查找表的傳遞之后到達反相器，并通過所述上電復位輸出端輸出。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于:所述首個查找表輸出的電平值是通過配置查找表的掩碼值來改變。
4.根據(jù)權(quán)利要求1或2所述的方法，其特征在于:所述第一電平為高電平，所述第二電平為低電平；或 所述第一電平為低電平，所述第二電平為高電平。
5.一種生成上電復位信號的電路，其特征在于包括: 多個串行連接的查找表，所述多個串行連接的查找表初始輸出電平為第一電平，并通過上電復位輸出端輸出； 配置模塊，用于配置所述首個查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述第二電平在?jīng)過多個串行連接的查找表的傳遞之后到達末尾查找表，并通過所述上電復位輸出端輸出。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于:所述末尾查找表是反相器。
【文檔編號】H03K17/22GK104345849SQ201310341906
【公開日】2015年2月11日 申請日期:2013年8月7日 優(yōu)先權(quán)日:2013年8月7日
【發(fā)明者】耿嘉, 樊平, 劉明 申請人:京微雅格（北京）科技有限公司