模數(shù)轉(zhuǎn)換器和將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的方法
【專利摘要】本發(fā)明涉及電路【技術(shù)領(lǐng)域】，公開一種模數(shù)轉(zhuǎn)換器及其方法。該模數(shù)轉(zhuǎn)換器包括采樣/保持單元、數(shù)模轉(zhuǎn)換器、比較單元、以及控制單元。該采樣/保持單元采樣第一模擬信號(hào)。該控制單元包括補(bǔ)償單元。該補(bǔ)償單元接收指示信號(hào)，并在該指示信號(hào)指示該比較結(jié)果不能被確定時(shí)，補(bǔ)償現(xiàn)行位和該現(xiàn)行位的所有較低有效位，從而該現(xiàn)行位和該現(xiàn)行位的所有較低有效位的總和接近該現(xiàn)行位的位權(quán)重。該補(bǔ)償單元接著輸出補(bǔ)償?shù)默F(xiàn)行位和該現(xiàn)行位所有較低有效位和該現(xiàn)行位的較高有效位。該模數(shù)轉(zhuǎn)換器能夠在兩個(gè)輸入信號(hào)彼此非常接近時(shí)，快速做出比較結(jié)果。
【專利說(shuō)明】模數(shù)轉(zhuǎn)換器和將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電路，特別涉及但不限于模數(shù)轉(zhuǎn)換器和將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的 方法。

【背景技術(shù)】
[0002] 通常，模數(shù)轉(zhuǎn)換器（analog-to-digitalconverter,ADC)包括比較器。該比較器 用于比較兩個(gè)輸入信號(hào)，然后產(chǎn)生指示兩個(gè)輸入信號(hào)哪個(gè)比較大的數(shù)字信號(hào)（高電平或低 電平)。在正常的比較下，該比較器的比較時(shí)間應(yīng)該在預(yù)定的時(shí)間限制內(nèi)。如果兩個(gè)輸入信 號(hào)彼此非常接近，在預(yù)定的時(shí)間限制內(nèi)很難確定出一個(gè)比較結(jié)果，從而導(dǎo)致一個(gè)非常長(zhǎng)的 比較時(shí)間。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的在于提供一種模數(shù)轉(zhuǎn)換器和一種將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的方 法，能夠在兩個(gè)輸入信號(hào)彼此非常接近時(shí)，快速做出比較結(jié)果。
[0004] 在一實(shí)施例中，模數(shù)轉(zhuǎn)換器（ADC)包括采樣/保持（sample/hold，S/H)單元、數(shù)模 轉(zhuǎn)換器（digital-to-analogconverter,DAC)、比較單元、以及控制單元。該采樣/保持單 元被配置成采樣第一模擬信號(hào)。該數(shù)模轉(zhuǎn)換器與該控制單元通信連接并被配置成轉(zhuǎn)換反 饋信號(hào)為第二模擬信號(hào)。該比較單元與上述采樣/保持單元和數(shù)模轉(zhuǎn)換器通信連接，并被 配置成比較采樣的第一模擬信號(hào)和上述第二模擬信號(hào)，并產(chǎn)生指示信號(hào)。該指示信號(hào)指示 上述采樣的第一模擬信號(hào)和第二模擬信號(hào)之間的比較結(jié)果能否被確定。該控制單元還包 括與上述比較單元通信連接的補(bǔ)償單元，該補(bǔ)償單元被配置成在上述指示信號(hào)指示比較結(jié) 果不能被確定時(shí)，相應(yīng)于上述比較結(jié)果補(bǔ)償現(xiàn)行位及該現(xiàn)行位的所有較低有效位，從而該 現(xiàn)行位和該現(xiàn)行位的所有較低有效位的總和接近該現(xiàn)行位的位權(quán)重。該補(bǔ)償單元進(jìn)一步 輸出補(bǔ)償?shù)默F(xiàn)行位和該現(xiàn)行位的所有較低有效位以及該現(xiàn)行位的較高有效位。其中，上述 控制單元還包括與上述比較單元通信連接的逐次逼近寄存器（successiveapproximation register，SAR)。該SAR被配置成接收來(lái)自比較單元的比較結(jié)果，儲(chǔ)存該比較結(jié)果，根據(jù)該 比較結(jié)果產(chǎn)生反饋信號(hào)，并且在上述指示信號(hào)指示比較結(jié)果能夠被確定時(shí)反饋該反饋信號(hào) 給上述數(shù)模轉(zhuǎn)換器。
[0005] 優(yōu)選地，該逐次逼近寄存器包括N個(gè)位寄存器，并且上述模數(shù)轉(zhuǎn)換器還包括N個(gè)串 連接的第一D型觸發(fā)器（D-typeflipflops，DFF)。每個(gè)第一DFF的D端口接收指示信號(hào)。 每個(gè)第一DFF的Q端口與上述逐次逼近寄存器的相對(duì)應(yīng)的位寄存器連接。每個(gè)第一DFF的 Q負(fù)（Qnegative,QN)端口與上述補(bǔ)償單元連接。
[0006] 優(yōu)選地，每個(gè)上述位寄存器還包括第二DFF、第一與門、延遲單元、第一緩沖器以及 第二緩沖器。其中，在每個(gè)位寄存器中，該第二DFF的D端口接收與其相對(duì)應(yīng)的比較結(jié)果。 該第二DFF的時(shí)鐘端口與相對(duì)應(yīng)的第一DFF的Q端口連接。該延遲單元也與相對(duì)應(yīng)的該第 一DFF的Q端口連接。該第二DFF的Q端口與上述第一與門的第一輸入端口連接。該延遲 單元與該第一與門的第二輸入端口連接。該第一與門的第三輸入端口被配置成接收位復(fù)位 信號(hào)。該第二DFF的Q端口與上述第一緩沖器連接。該第一緩沖器的輸出端口與該第二緩 沖器連接。該第二緩沖器的輸出端口與上述DAC連接。
[0007] 優(yōu)選地，上述補(bǔ)償單元在指示信號(hào)指示比較結(jié)果不能被確定時(shí)，通過(guò)設(shè)置上述現(xiàn) 行位為邏輯值1和重置該現(xiàn)行位的所有較低有效位為邏輯值〇來(lái)補(bǔ)償該現(xiàn)行位及該現(xiàn)行位 的所有較低有效位。
[0008] 優(yōu)選地，該補(bǔ)償單元還包括第二與門、或門、第三DFF和第四DFF、第三緩沖器、第 四緩沖器以及第五緩沖器。該第二與門的第一輸入端口和第二輸入端口與兩個(gè)相鄰位的各 第一 DFF的Q負(fù)（QN)端口連接。該第二與門的輸出端口與上述或門的第一輸入端口連接。 該或門的第二輸入端口與上述兩個(gè)相鄰位中較低有效位的位寄存器連接。該或門的輸出端 口與上述第三DFF的D端口連接。該第三DFF的Q端口與上述第三緩沖器連接。該第三緩 沖器與上述第四緩沖器連接。上述第四DFF的D端口與上述第五緩沖器連接。該第五緩沖 器與最高有效位（most significant bit, MSB)的位寄存器連接。該第四DFF的Q端口與 上述第三緩沖器連接。該第三DFF的時(shí)鐘端口和上述第四DFF的時(shí)鐘端口均被配置成接收 并行時(shí)鐘。
[0009] 優(yōu)選地，當(dāng)指示信號(hào)指示比較結(jié)果不能被確定時(shí)，上述補(bǔ)償單元通過(guò)重置現(xiàn)行位 為邏輯值〇和設(shè)置該現(xiàn)行位的所有較低有效位為邏輯值1來(lái)補(bǔ)償該現(xiàn)行位和該現(xiàn)行位的所 有較低有效位。
[0010] 優(yōu)選地，該補(bǔ)償單元還包括第二與門、2選1多路復(fù)用器（multiplexer,MUX)、第三 DFF和第四DFF，第三緩沖器、第四緩沖器以及第五緩沖器。該第二與門的第一輸入端口和 第二輸入端口與兩個(gè)相鄰位的各第一 DFF的Q負(fù)（QN)端口連接。該第二與門的輸出端口 與上述MUX的選擇器端口連接。該MUX的第一輸入端口與上述兩個(gè)相鄰位中較低有效位的 位寄存器連接。該MUX的第二輸入端口接地（GND)。上述第三DFF的Q端口與上述第三緩 沖器連接。該第三緩沖器與上述第四緩沖器連接。上述第四DFF的D端口與第五緩沖器連 接。該第五緩沖器與最高有效位（MSB)的位寄存器連接。該第四DFF的Q端口與上述第三 緩沖器連接。該第三DFF的時(shí)鐘端口和第四DFF的時(shí)鐘端口均被配置成接收并行時(shí)鐘。
[0011] 在另一實(shí)施例中，模數(shù)轉(zhuǎn)換器(ADC)包括第一采樣/保持單元、第二采樣/保持單 元、第一數(shù)模轉(zhuǎn)換器、第二數(shù)模轉(zhuǎn)換器、比較單元、以及控制單元。該第一采樣/保持（S/H) 單元采樣第一模擬信號(hào)。該第二采樣/保持（S/H)單元采樣第二模擬信號(hào)。該第一數(shù)模轉(zhuǎn) 換器（DAC)與上述第一采樣/保持單元和控制單元通信連接，并從該控制單元接收第一反 饋信號(hào)和采樣的第一模擬信號(hào)，并且轉(zhuǎn)換該采樣的第一模擬信號(hào)和該第一反饋信號(hào)之間的 差值為第三模擬信號(hào)。該第二數(shù)模轉(zhuǎn)換器（DAC)與該第二采樣/保持單元和控制單元通信 連接，并從該控制單元接收第二反饋信號(hào)和采樣的第二模擬信號(hào)，并且轉(zhuǎn)換該采樣的第二 模擬信號(hào)和第二反饋信號(hào)之間的差值為第四模擬信號(hào)。上述比較單元與上述第一數(shù)模轉(zhuǎn)換 器和上述第二數(shù)模轉(zhuǎn)換器通信連接，并比較上述第三模擬信號(hào)和第四模擬信號(hào)，并產(chǎn)生指 示信號(hào)。該指示信號(hào)指示上述第三模擬信號(hào)和第四模擬信號(hào)之間的比較結(jié)果能否被確定。 該控制單元還包括與上述比較單元通信連接的補(bǔ)償單元，該補(bǔ)償單元在指示信號(hào)指示第一 比較結(jié)果和第二比較結(jié)果不能被確定時(shí)，補(bǔ)償現(xiàn)行位和該現(xiàn)行位的所有較低有效位，從而 該現(xiàn)行位和該現(xiàn)行位的所有較低有效位的總和接近該現(xiàn)行位的位權(quán)重。該補(bǔ)償單元進(jìn)一步 輸出補(bǔ)償?shù)默F(xiàn)行位和該現(xiàn)行位的所有較低有效位以及該現(xiàn)行位的較高有效位。該控制單元 還包括與上述比較單元通信連接的逐次逼近寄存器（SAR)，該SAR從該比較單元接收比較 結(jié)果，儲(chǔ)存比較結(jié)果，根據(jù)該第一比較結(jié)果產(chǎn)生上述第一反饋信號(hào)和根據(jù)該第二比較結(jié)果 產(chǎn)生上述第二反饋信號(hào)，并在該指示信號(hào)指示第一比較結(jié)果和第二比較結(jié)果能被確定時(shí)， 反饋該第一反饋信號(hào)給上述第一數(shù)模轉(zhuǎn)換器，并且反饋該第二反饋信號(hào)給上述第二數(shù)模轉(zhuǎn) 換器。
[0012] 在另一實(shí)施例中，一種將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的方法包括采樣第一模擬信 號(hào)；轉(zhuǎn)換反饋信號(hào)為第二模擬信號(hào)；比較采樣的第一模擬信號(hào)和該第二模擬信號(hào)；產(chǎn)生指 示信號(hào)，該指示信號(hào)指示上述采樣的第一模擬信號(hào)和第二模擬信號(hào)之間的比較結(jié)果能否被 確定；在上述指示信號(hào)指示比較結(jié)果不能被確定時(shí)，補(bǔ)償現(xiàn)行位和該現(xiàn)行位的所有較低有 效位，從而該現(xiàn)行位和該現(xiàn)行位的所有較低有效位的總和接近該現(xiàn)行位的位權(quán)重；輸出補(bǔ) 償?shù)默F(xiàn)行位和該現(xiàn)行位的所有較低有效位以及該現(xiàn)行位的較高有效位；存儲(chǔ)比較結(jié)果；并 且根據(jù)上述比較結(jié)果產(chǎn)生反饋信號(hào)，并在指示信號(hào)指示上述比較結(jié)果能夠被確定時(shí)反饋該 反饋信號(hào)。

【專利附圖】

【附圖說(shuō)明】
[0013] 本發(fā)明的非限制性和非詳盡的各實(shí)施例將參照下列附圖進(jìn)行說(shuō)明，其中類似參考 數(shù)字標(biāo)記除詳細(xì)說(shuō)明外在各種示圖中指示類似部件。
[0014] 圖1是根據(jù)本發(fā)明一實(shí)施例的比較器的示意圖。
[0015] 圖2A和圖2B是該比較器的兩種不同比較狀態(tài)的示意圖。
[0016] 圖3是根據(jù)本發(fā)明一實(shí)施例的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)圖。
[0017] 圖4是一個(gè)4位轉(zhuǎn)換的例子的時(shí)序圖。
[0018]圖5是根據(jù)本發(fā)明一實(shí)施例的模數(shù)轉(zhuǎn)換器中部分單元的具體實(shí)施的示意圖。
[0019] 圖6是根據(jù)本發(fā)明一實(shí)施例的位寄存器的電路圖。
[0020] 圖7A是根據(jù)本發(fā)明一實(shí)施例的補(bǔ)償單元的電路圖。
[0021] 圖7B是根據(jù)本發(fā)明一實(shí)施例的模數(shù)轉(zhuǎn)換器的第二與門、或門、第三D型觸發(fā)器以 及第三緩沖器的示意圖。
[0022] 圖8A是根據(jù)本發(fā)明另一實(shí)施例的另一模數(shù)轉(zhuǎn)換器的示意圖。
[0023] 圖8B是根據(jù)本發(fā)明另一實(shí)施例的兩個(gè)相鄰位的模數(shù)轉(zhuǎn)換器的示意圖。
[0024] 圖9是根據(jù)本發(fā)明另一實(shí)施例的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)圖。
[0025] 圖10是根據(jù)本發(fā)明一實(shí)施例的逐次逼近寄存器的具體實(shí)施的示意圖。
[0026] 圖11是根據(jù)本發(fā)明一實(shí)施例的一種將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的方法的流程 圖。

【具體實(shí)施方式】
[0027] 現(xiàn)將對(duì)本發(fā)明的各種方面和實(shí)例進(jìn)行說(shuō)明。以下的描述為了全面理解和說(shuō)明這些 實(shí)例而提供了特定細(xì)節(jié)。但是，本領(lǐng)域的技術(shù)人員可以理解，即使沒有許多的這些細(xì)節(jié)，也 可以實(shí)施本發(fā)明。此外，一些公知結(jié)構(gòu)或功能可能沒有被示出或詳細(xì)描述，以避免不必要地 豐吳糊相關(guān)說(shuō)明。
[0028] 為了清楚地描述，在附圖中，尖括號(hào)中的參考標(biāo)記代表一組節(jié)點(diǎn)名稱或者端口名 稱，而一些沒有尖括號(hào)的參考標(biāo)記代表一個(gè)子集的節(jié)點(diǎn)名稱或者端口名稱。例如，圖7A中 的bck〈0:6>代表一組節(jié)點(diǎn)名稱或者端口名稱，包括bck〈0>，bck〈l>，bck〈2>......bck〈6>，而 圖6中的bck代表一個(gè)子集的節(jié)點(diǎn)名稱或者端口名稱。
[0029] 并且，例如，在bck〈0>，bck〈l>，bck〈2>……bck〈6>中，bck〈0>代表最高有效位 (MSB)的位時(shí)鐘，而bck〈6>代表最低有效位（LSB)的位時(shí)鐘。
[0030] 圖1是根據(jù)本發(fā)明一實(shí)施例的比較器的示意圖。
[0031] 該比較器具有兩個(gè)輸入端口，即inp和inn。該比較器還具有標(biāo)記為C0MP的內(nèi)部 輸入。C0MP是啟動(dòng)比較程序的輸入信號(hào)。也就是說(shuō)，C0MP是觸發(fā)信號(hào)。端口inp接收正輸 入，而端口inn接收負(fù)輸入。如果該信號(hào)C0MP觸發(fā)該比較器開始比較，該比較器輸出被標(biāo) 記為CmpDout(DataOutput,數(shù)據(jù)輸出）的比較結(jié)果。該比較器也能夠產(chǎn)生用于指示能否 產(chǎn)生該比較結(jié)果CmpDout的指示信號(hào)（圖中標(biāo)記為valid)。當(dāng)兩個(gè)輸入信號(hào)彼此接近時(shí)，例 如，Vinp-Vinn〈lyV，則該比較結(jié)果CmpDout不能被確定。
[0032] 圖2A和圖2B是該比較器的兩個(gè)不同比較狀態(tài)的示意圖。圖2A顯示了正常的比 較狀態(tài)，其中該內(nèi)部信號(hào)C0MP具有一個(gè)脈沖，該指示信號(hào)（圖中標(biāo)記為valid)具有一個(gè)脈 沖，表明該比較結(jié)果能夠被確定。具體地說(shuō)，該指示信號(hào)的上升沿跟隨該信號(hào)C0MP的上升 沿，而該指示信號(hào)的下降沿跟隨該信號(hào)C0MP的下降沿。作為對(duì)比，圖2B顯示了處于亞穩(wěn)態(tài) 的比較。亞穩(wěn)態(tài)描述了某些物理系統(tǒng)的行為，這些行為能夠存在于穩(wěn)定性比系統(tǒng)的最穩(wěn)定 狀態(tài)差的長(zhǎng)期存在的狀態(tài)中。在圖2B中，能夠發(fā)現(xiàn)，內(nèi)部信號(hào)C0MP在預(yù)定時(shí)間內(nèi)沒有產(chǎn)生 脈沖，而指示信號(hào)保持不變，表明比較結(jié)果CmpDout不能被確定。
[0033] 圖3是根據(jù)本發(fā)明一實(shí)施例的模數(shù)轉(zhuǎn)換器（analog-to-digitalconverter,ADC) 30的結(jié)構(gòu)圖。該ADC30包括采樣/保持（S/H)單元300、數(shù)模轉(zhuǎn)換器（digital-to-analog converter,DAC) 310、比較單元320、以及控制單元330。
[0034] 采樣/保持單元300采樣第一模擬信號(hào)。數(shù)模轉(zhuǎn)換器310與控制單元330通信 連接并轉(zhuǎn)換反饋信號(hào)為第二模擬信號(hào)。比較單元320與上述采樣/保持單元300和DAC 310通信連接。該比較單元320比較上述采樣的第一模擬信號(hào)和第二模擬信號(hào)，并產(chǎn)生指 示信號(hào)（valid)。該指示信號(hào)指示上述采樣的第一模擬信號(hào)和第二模擬信號(hào)之間的比較結(jié) 果（C0MP)能否被確定。該控制單元330還包括與上述比較單元320通信連接的補(bǔ)償單元 332,并在指示信號(hào)指示比較結(jié)果不能被確定時(shí)，對(duì)應(yīng)于該比較結(jié)果補(bǔ)償該現(xiàn)行位和該現(xiàn)行 位所有較低有效位，從而使該現(xiàn)行位和該現(xiàn)行位所有較低有效位的總和接近該現(xiàn)行位的位 權(quán)重。
[0035] 該補(bǔ)償單元332進(jìn)一步輸出補(bǔ)償?shù)默F(xiàn)行位和所有現(xiàn)行位的較低有效位以及所有 現(xiàn)行位的較高有效位。上述控制單元330還包括與比較單元通信連接的逐次逼近寄存器 (successiveapproximationregister，SAR) 334。該SAR334 接收來(lái)自上述比較單兀 320 的比較結(jié)果，存儲(chǔ)該比較結(jié)果，根據(jù)該比較結(jié)果產(chǎn)生反饋信號(hào)，并在指示信號(hào)指示該比較結(jié) 果能夠被確定時(shí)反饋上述反饋信號(hào)給數(shù)模轉(zhuǎn)換器310。
[0036] 該SAR334可以是N位寄存器。雖然實(shí)施ADC30有很多變形，但是最基本的操作 如下。第一模擬信號(hào)，比如電壓信號(hào)（VIN)通過(guò)采樣/保持單元300被保持。為了執(zhí)行對(duì)分 搜索算法，該N位寄存器首先被設(shè)置為中間值（8卩，100……00，其中最高有效位（MSB)被設(shè) 置為邏輯值1，而比最高有效位較低有效的所有其他位被設(shè)置為邏輯值0)。這使得上述DAC310的輸出（VDA。)為V,ef/2,其中V,ef為提供給該ADC30的基準(zhǔn)電壓。本領(lǐng)域的技術(shù)人員能 夠明白VDA。為圖3中的第二模擬信號(hào)，而VIN為圖3中的第一模擬信號(hào)。
[0037] 接著，執(zhí)行比較以確定VIN是小于還是大于VDA。。如果VIN大于VDA。，該比較單元320 輸出邏輯高電平，或邏輯值1，而上述N位寄存器的MSB保持為邏輯值1。相反地，如果VIN 小于VDAC，該比較器輸出邏輯低電平，而該SAR334的最高有效位MSB被清(或復(fù)位）為邏輯 值0。
[0038] 接著，該控制單元330的SAR334移向下一位，使該位為高電平，并進(jìn)行另一次比 較。該順序一直持續(xù)到最低有效位（LSB)。一旦完成比較，則轉(zhuǎn)換完成并且該N位數(shù)字編碼 在該SAR334是可用的。該N位編碼是上述采樣的第一模擬信號(hào)VIN的數(shù)值逼近。
[0039] 值得注意的是，每一輪轉(zhuǎn)換一位后，上述SAR334將反饋該特定位的比較結(jié)果給 上述DAC310,從而連續(xù)調(diào)節(jié)VDA。，并比較下一位。其中，圖中所示Clock為外部提供給ADC 轉(zhuǎn)換器的同步時(shí)鐘信號(hào)。
[0040] 圖4是一個(gè)4位轉(zhuǎn)換的例子的時(shí)序圖。y軸(和圖中的加粗線)代表上述DAC的輸出 電壓（VDA。)。本例子中，該DAC起初被設(shè)置為

【權(quán)利要求】
1. 一種模數(shù)轉(zhuǎn)換器，包括采樣/保持單元、數(shù)模轉(zhuǎn)換器，比較單元、和控制單元，其特征 在于， 所述采樣/保持單元被配置成采樣第一模擬信號(hào)； 所述數(shù)模轉(zhuǎn)換器與所述控制單元通信連接并被配置成轉(zhuǎn)換反饋信號(hào)為第二模擬信 號(hào)； 所述比較單元與所述采樣/保持單元和所述數(shù)模轉(zhuǎn)換器通信連接，并被配置成比較采 樣的第一模擬信號(hào)和所述第二模擬信號(hào)，并產(chǎn)生指示信號(hào)，所述指示信號(hào)指示采樣的第一 模擬信號(hào)和所述第二模擬信號(hào)之間的比較結(jié)果能否被確定； 其中，所述控制單元還包括與所述比較單元通信連接的補(bǔ)償單元，該補(bǔ)償單元被配置 成： 在所述指示信號(hào)指示所述比較結(jié)果不能被確定時(shí)，相應(yīng)于所述比較結(jié)果補(bǔ)償現(xiàn)行位和 所述現(xiàn)行位的所有較低有效位，從而所述現(xiàn)行位和所述現(xiàn)行位的所有較低有效位的總和接 近所述現(xiàn)行位的位權(quán)重，并且 輸出補(bǔ)償?shù)默F(xiàn)行位和所述現(xiàn)行位的所有較低有效位及所述現(xiàn)行位的較高有效位；并且 其中，所述控制單元還包括與所述比較單元通信連接的逐次逼近寄存器，該逐次逼近 寄存器被配置成： 接收來(lái)自所述比較單元的所述比較結(jié)果， 存儲(chǔ)所述比較結(jié)果，根據(jù)所述比較結(jié)果產(chǎn)生所述反饋信號(hào)，并且 在所述指示信號(hào)指示所述比較結(jié)果能夠被確定時(shí)反饋所述反饋信號(hào)給所述數(shù)模轉(zhuǎn)換 器。
2. 根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述逐次逼近寄存器包括N個(gè)位寄 存器，而所述模數(shù)轉(zhuǎn)換器還包括： N個(gè)串連接的第一 D型觸發(fā)器，其中，每個(gè)第一 D型觸發(fā)器的D端口被配置成接收所述 指示信號(hào)，每個(gè)第一 D型觸發(fā)器的Q端口與所述逐次逼近寄存器的相對(duì)應(yīng)的位寄存器連接， 并且每個(gè)第一 D型觸發(fā)器的Q負(fù)端口與所述補(bǔ)償單元連接。
3. 根據(jù)權(quán)利要求2所述的模數(shù)轉(zhuǎn)換器，其特征在于，每個(gè)所述位寄存器還包括第二D型 觸發(fā)器、第一與口、延遲單元、第一緩沖器和第二緩沖器，其中，在每個(gè)位寄存器中， 所述第二D型觸發(fā)器的D端口接收與所述第二D型觸發(fā)器相對(duì)應(yīng)的比較結(jié)果，所述第 二D型觸發(fā)器的時(shí)鐘端口與相對(duì)應(yīng)的所述第一 D型觸發(fā)器的Q端口連接，所述延遲單元與 相對(duì)應(yīng)的所述第一 D型觸發(fā)器的Q端口連接，所述第二D型觸發(fā)器的Q端口與所述第一與 口的第一輸入端口連接，所述延遲單元與所述第一與口的第二輸入端口連接，所述第一與 口的第H輸入端口被配置成接收位重置信號(hào)；所述第一與口的輸出端口與所述數(shù)模轉(zhuǎn)換器 連接，所述第二D型觸發(fā)器的Q端口與所述第一緩沖器連接，所述第一緩沖器的輸出端口與 所述第二緩沖器連接，所述第二緩沖器的輸出端口與所述數(shù)模轉(zhuǎn)換器連接。
4. 根據(jù)權(quán)利要求3所述的模數(shù)轉(zhuǎn)換器，其特征在于， 所述補(bǔ)償單元被配置成在所述指示信號(hào)指示所述比較結(jié)果不能被確定時(shí)，通過(guò)重置所 述現(xiàn)行位為邏輯值0和設(shè)置所述現(xiàn)行位的所有較低有效位為邏輯值1來(lái)補(bǔ)償所述現(xiàn)行位和 所述現(xiàn)行位的所有較低有效位。
5. 根據(jù)權(quán)利要求4所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述補(bǔ)償單元還包括第二與口、或 n、第HD型觸發(fā)器和第四D型觸發(fā)器、第H緩沖器、第四緩沖器和第五緩沖器，其中， 所述第二與口的第一輸入端口和第二輸入端口與兩個(gè)相鄰位的各第一D型觸發(fā)器的 Q負(fù)端口連接，而所述第二與口的輸出端口與所述或口的第一輸入端口連接，所述或口的第 二輸入端口與所述兩個(gè)相鄰位中較低有效位的位寄存器連接，所述或口的輸出端口與所述 第H D型觸發(fā)器的D端口連接，所述第H D型觸發(fā)器的Q端口與所述第H緩沖器連接，所述 第H緩沖器與所述第四緩沖器連接，所述第四D型觸發(fā)器的D端口與所述第五緩沖器連接， 所述第五緩沖器與最高有效位的位寄存器連接，所述第四D型觸發(fā)器的Q端口與所述第H 緩沖器連接，所述第H D型觸發(fā)器的時(shí)鐘端口和所述第四D型觸發(fā)器的時(shí)鐘端口均被配置 成接收并行時(shí)鐘。
6. 根據(jù)權(quán)利要求3所述的模數(shù)轉(zhuǎn)換器，其特征在于， 所述補(bǔ)償單元被設(shè)置成當(dāng)所述指示信號(hào)指示所述比較結(jié)果不能夠被確定時(shí)，通過(guò)設(shè)置 所述現(xiàn)行位為邏輯值1和重置所述現(xiàn)行位的所有較低有效位為邏輯值0來(lái)補(bǔ)償所述現(xiàn)行位 和所述現(xiàn)行位的所有較低有效位。
7. 根據(jù)權(quán)利要求6所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述補(bǔ)償單元還包括第二與口、2 選1多路復(fù)用器、第H D型觸發(fā)器和第四D型觸發(fā)器、第H緩沖器、第四緩沖器和第五緩沖 器，其中 所述第二與口的第一輸入端口和第二輸入端口與兩個(gè)相鄰位的各第一 D型觸發(fā)器的Q 負(fù)端口連接，而所述第二與口的輸出端口與所述2選1多路復(fù)用器的選擇器端口連接，所述 2選1多路復(fù)用器的第一輸入端口與所述兩個(gè)相鄰位之間的較低有效位的位寄存器連接， 所述2選1多路復(fù)用器的第二輸入端口接地，所述2選1多路復(fù)用器的輸出端口與所述第 H D型觸發(fā)器的D端口連接，所述第H D型觸發(fā)器的Q端口與所述第H緩沖器連接，而所述 第H緩沖器與所述第四緩沖器連接，所述第四D型觸發(fā)器的D端口與所述第五緩沖器連接， 所述第五緩沖器與最高有效位的位寄存器連接，所述第四D型觸發(fā)器的Q端口與所述第H 緩沖器連接，所述第HD型觸發(fā)器的時(shí)鐘端口和所述第四D型觸發(fā)器的時(shí)鐘端口均被配置 成接收并行時(shí)鐘。
8. -種模數(shù)轉(zhuǎn)換器，包括第一采樣/保持單元、第二采樣/保持單元、第一數(shù)模轉(zhuǎn)換器、 第二數(shù)模轉(zhuǎn)換器、比較單元、和控制單元，其特征在于， 所述第一采樣/保持單元被配置成采樣第一模擬信號(hào)； 所述第二采樣/保持單元被配置成采樣第二模擬信號(hào)； 所述第一數(shù)模轉(zhuǎn)換器與所述第一采樣/保持單元和所述控制單元通信連接，并被配置 成從所述控制單元接收第一反饋信號(hào)和采樣的第一模擬信號(hào)，并且轉(zhuǎn)換采樣的第一模擬信 號(hào)和所述第一反饋信號(hào)之間的差值為第H模擬信號(hào)； 所述第二數(shù)模轉(zhuǎn)換器與所述第二采樣/保持單元和所述控制單元通信連接，并被配置 成從所述控制單元接收第二反饋信號(hào)和采樣的第二模擬信號(hào)，并且轉(zhuǎn)換采樣的第二模擬信 號(hào)和所述第二反饋信號(hào)之間的差值為第四模擬信號(hào)； 所述比較單元與所述第一數(shù)模轉(zhuǎn)換器和所述第二數(shù)模轉(zhuǎn)換器通信連接，并被配置成比 較所述第H模擬信號(hào)和所述第四模擬信號(hào)，并產(chǎn)生指示信號(hào)，所述指示信號(hào)指示所述第H 模擬信號(hào)和第四模擬信號(hào)之間的比較結(jié)果能否被確定； 其中所述控制單元還包括與所述比較單元通信連接的補(bǔ)償單元，該補(bǔ)償單元被配置成 在所述指示信號(hào)指示第一比較結(jié)果和第二比較結(jié)果不能被確定時(shí)，補(bǔ)償現(xiàn)行位和所述現(xiàn)行 位的所有較低有效位，從而所述現(xiàn)行位和所述現(xiàn)行位的所有較低有效位的總和接近所述現(xiàn) 行位的位權(quán)重，并輸出補(bǔ)償?shù)默F(xiàn)行位和所述現(xiàn)行位的所有較低有效位和所述現(xiàn)行位的較高 有效位；并且 其中所述控制單元還包括與所述比較單元通信連接的逐次逼近寄存器，該逐次逼近寄 存器被配置成從所述比較單元接收所述比較結(jié)果，存儲(chǔ)所述比較結(jié)果，根據(jù)所述第一比較 結(jié)果產(chǎn)生所述第一反饋信號(hào)并且根據(jù)所述第二比較結(jié)果產(chǎn)生所述第二反饋信號(hào)，并在所述 指示信號(hào)指示所述第一比較結(jié)果和所述第二比較結(jié)果能夠被確定時(shí)，反饋所述第一反饋信 號(hào)給所述第一數(shù)模轉(zhuǎn)換器，并且反饋所述第二反饋信號(hào)給所述第二數(shù)模轉(zhuǎn)換器。
9. 根據(jù)權(quán)利要求8所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述逐次逼近寄存器包括N個(gè)位寄 存器，并且所述模數(shù)轉(zhuǎn)換器還包括： N個(gè)串連接的第五D型觸發(fā)器，其中每個(gè)所述第五D -型觸發(fā)器的D端口被配置成接收 所述指示信號(hào)，每個(gè)所述第五D型觸發(fā)器的Q端口與所述逐次逼近寄存器的相對(duì)應(yīng)的位寄 存器連接，每個(gè)所述第五D型觸發(fā)器的Q負(fù)端口與所述補(bǔ)償單元連接。
10. 根據(jù)權(quán)利要求9所述的模數(shù)轉(zhuǎn)換器，其特征在于， 每個(gè)所述位寄存器還包括第六D型觸發(fā)器，第H與口，第四與口，延遲單元，第六緩沖 器和第走緩沖器，其中，在每個(gè)所述位寄存器中， 所述第六D型觸發(fā)器的D端口接收與所述第六D型觸發(fā)器相對(duì)應(yīng)的比較結(jié)果，所述第 六D型觸發(fā)器的時(shí)鐘端口與相對(duì)應(yīng)的所述第五D型觸發(fā)器的Q端口連接，所述延遲單元與 相對(duì)應(yīng)的所述第五D型觸發(fā)器的Q端口連接，所述第六D型觸發(fā)器的Q端口與所述第H與口 的第一輸入端口連接，所述第六D型觸發(fā)器的Q負(fù)端口與所述第四與口的第一輸入端口連 接，所述延遲單元與所述第H與口的第二輸入端口和所述第四與口的第二輸入端口連接， 所述第H與口的第H輸入端口和所述第四與口的第H輸入端口被配置成接收位重置信號(hào)； 所述第H與口的輸出端口與所述第一數(shù)模轉(zhuǎn)換器連接，所述第四與口的輸出端口與所述第 二數(shù)模轉(zhuǎn)換器連接，所述第六D型觸發(fā)器的Q端口與所述第六緩沖器連接，所述第六緩沖器 的輸出端口與所述第走緩沖器連接。
11. 一種將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的方法，其特征在于，包括： 采樣第一模擬信號(hào)； 轉(zhuǎn)換反饋信號(hào)為第二模擬信號(hào)； 比較采樣的第一模擬信號(hào)和所述第二模擬信號(hào)； 產(chǎn)生指示信號(hào)，所述指示信號(hào)指示采樣的第一模擬信號(hào)和所述第二模擬信號(hào)之間的比 較結(jié)果能否被確定； 在所述指示信號(hào)指示所述比較結(jié)果不能被確定時(shí)，補(bǔ)償現(xiàn)行位和所述現(xiàn)行位的所有較 低有效位，從而所述現(xiàn)行位和所述現(xiàn)行位的所有較低有效位的總和接近所述現(xiàn)行位的位權(quán) 重；輸出補(bǔ)償?shù)默F(xiàn)行位和所述現(xiàn)行位的所有較低有效位和所述現(xiàn)行位的較高有效位； 存儲(chǔ)所述比較結(jié)果；并且 根據(jù)所述比較結(jié)果產(chǎn)生所述反饋信號(hào)，并在所述指示信號(hào)指示所述比較結(jié)果能夠被確 定時(shí)反饋所述反饋信號(hào)。
12. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述補(bǔ)償現(xiàn)行位和所述現(xiàn)行位的所有 較低有效位，是在所述指示信號(hào)指示所述比較結(jié)果不能被確定時(shí)，通過(guò)重置所述現(xiàn)行位為 邏輯值0和設(shè)置所述現(xiàn)行位的所有較低有效位為邏輯值1來(lái)補(bǔ)償所述現(xiàn)行位和所述現(xiàn)行位 的所有較低有效位實(shí)現(xiàn)的。
13.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述補(bǔ)償現(xiàn)行位和所述現(xiàn)行位的所有 較低有效位，是在所述指示信號(hào)指示所述比較結(jié)果不能被確定時(shí)，通過(guò)設(shè)置所述現(xiàn)行位為 邏輯值1和重置所述現(xiàn)行位的所有較低有效位為邏輯值0實(shí)現(xiàn)的。
【文檔編號(hào)】H03M1/12GK104348485SQ201310340630
【公開日】2015年2月11日 申請(qǐng)日期:2013年8月6日 優(yōu)先權(quán)日:2013年8月6日
【發(fā)明者】不公告發(fā)明人 申請(qǐng)人:博通集成電路（上海）有限公司