混頻開關電路及混頻器的制造方法
【專利摘要】本申請公開了一種混頻開關電路，包括四對共源極且共漏極的NMOS晶體管和PMOS晶體管；一對差分輸入信號分別連接第一對晶體管和第二對晶體管的共漏極、第三對晶體管和第四對晶體管的共漏極；第一對晶體管和第三對晶體管的共源極、第二對晶體管和第四對晶體管的共源極分別輸出一對差分中間信號；每一對晶體管的柵極分別連接一對差分本振信號；所有NMOS晶體管的柵極具有NMOS偏置電壓，所有PMOS晶體管的柵極具有PMOS偏置電壓，并且NMOS偏置電壓與PMOS偏置電壓不同。本申請還公開了由該混頻開關電路所組成的混頻器。本申請混頻器具有線性度好、噪聲低的特點。
【專利說明】
混頻開關電路及混頻器

【技術領域】
[0001]本申請涉及一種無線收發(fā)系統中的混頻器，特別是涉及其中的混頻開關電路。

【背景技術】
[0002]射頻(rad1 ^^91161107,1^)是指頻率范圍在3001(取?306取之間的電磁波。射頻通信在廣播通信、移動通信、微波通信、衛(wèi)星通信、無線局域網接入、數字電視等方面得到了廣泛應用。典型的射頻通信系統包括發(fā)送機和接收機兩部分。
[0003]射頻接收機具有三種基本結構:超外差(super heterodyne)結構、直接變頻(direct convers1n)結構、低中頻(low IF)結構。
[0004]請參閱圖la，這是超外差接收機的基本結構，其典型代表為數字中頻接收機。天線接收到的射頻信號首先經過射頻帶通濾波器(BPF, Band-Pass Filter)來濾除頻帶外的干擾，然后低噪聲放大器(LNA，Low Noise Amplifier)將接收到的微弱信號在引入較低噪聲的條件下進行放大，接下來鏡像抑制濾波器(IRF, Image-Reject Filter)濾除鏡像干擾頻率。第一混頻器(Mixerl)將濾波后的信號與第一本振信號(L01,其中LO表不本地振蕩器，local oscillator)進行混頻,將信號從射頻搬移到中頻(IF, Intermediate Frequency)。然后該中頻信號通過一個中頻帶通濾波器進行信道濾波，再通過自動增益放大器(VGA，Variable Gain Amplifiers)進行中頻放大。輸出的中頻信號分為1、Q兩路，I路信號是同相(in-phase)的中頻信號，Q路信號是正交(quadrature)的中頻信號，即Q路信號由I路信號移相90度而成。1、Q兩路中頻信號分別經過兩個獨立的第二混頻器(Mixer2)，I路中頻信號在第二混頻器中與第二本振信號(L02)混頻而下變頻為I路基帶信號，Q路中頻信號在另一個第二混頻器中與移相90度的第二本振信號混頻而下變頻為Q路基帶信號。1、Q兩路基帶信號再分別經過低通濾波器(LPF，Low Pass Filter)后輸出，交由后續(xù)處理。典型的后續(xù)處理包括將1、Q兩路基帶信號分別交由兩個模數轉換器轉換為數字信號，再交由一個數字信號處理器(DSP)進行解調處理。
[0005]請參閱圖lb，這是直接變頻接收機的基本結構，其典型代表為零中頻接收機。天線接收到的射頻信號首先經過射頻帶通濾波器來濾除頻帶外的干擾，然后低噪聲放大器將接收到的微弱信號在引入較低噪聲的條件下進行放大。輸出的射頻信號分為1、Q兩路，I路信號是同相的射頻信號，Q路信號是正交的射頻信號，即Q路信號由I路信號移相90度而成。1、Q兩路射頻信號分別經過兩個獨立的混頻器，I路射頻信號在混頻器中與本振信號混頻而下變頻為I路基帶信號，Q路射頻信號在另一個混頻器中與移相90度的本振信號混頻而下變頻為Q路基帶信號。1、Q兩路基帶信號再分別經過低通濾波器、自動增益放大器后輸出，交由后續(xù)處理。
[0006]請參閱圖lc，這是低中頻接收機的基本結構。天線接收到的射頻信號首先經過射頻帶通濾波器來濾除頻帶外的干擾，然后低噪聲放大器將接收到的微弱信號在引入較低噪聲的條件下進行放大。輸出的射頻信號分為1、Q兩路，I路信號是同相的射頻信號，Q路信號是正交的射頻信號，即Q路信號由I路信號移相90度而成。1、Q兩路射頻信號分別經過兩個獨立的第一混頻器，I路射頻信號在第一混頻器中與第一本振信號混頻而下變頻為I路低中頻信號，Q路射頻信號在另一個第一混頻器中與移相90度的第一本振信號混頻而下變頻為Q路低中頻信號。1、Q兩路低中頻信號再分別經過低通濾波器、自動增益放大器后輸出，分別經過兩個獨立的第二混頻器下變頻為1、Q兩路基帶信號，再交由后續(xù)處理。
[0007]由此可見，下變頻混頻器在各種類型的射頻接收機中都是必不可少的。下變頻混頻器用于將射頻信號下變頻為中頻信號，或者是將射頻信號下變頻為基帶信號，或者是將中頻信號下變頻為基帶信號。
[0008]請參閱圖2，混頻器(mixer)是一種三端口的電子器件，包括輸入端口 IN、本振端口 LO和輸出端口 OUT?；祛l器用來實現信號的頻譜搬移，在時域上表現為輸入信號與本振信號相乘，在頻域上表現為輸入信號頻率與本振信號頻率的加法和減法。假設輸入信號為Vin=Acos (ω INt)，本振信號為Vm=Bcos (ω wt)，則混頻器實現頻譜搬移的數學模型為
Vout = Acos(ω INtjBcos(ω loO = — [cos( (.』」rN - ωω) t + cos( ω m + w L0) t]...這表示輸出信號Votit中含有兩個頻率分量ωΙΝ-ωω、ωΙΝ+ωω，通過濾波器可以濾除掉其中一個頻率分量，而選擇輸出信號Vot的頻率。如果輸出信號Vot的頻率高于輸入信號Vin的頻率，即輸出信號Vot保留ω ΙΝ+ ω L0頻率分量，則稱為上變頻混頻器。如果輸出信號Vot的頻率低于輸入信號Vin的頻率，即輸出信號Vtot保留ωΙΝ-ωω頻率分量，則稱為下變頻混頻器。
[0009]混頻器是無線收發(fā)系統中的核心模塊，其主要性能參數包括線性度和噪聲等。
[0010]如果接收機的目標是檢測一個幅度很小的弱信號，而在其旁邊有一個幅度很大的干擾信號，那么該干擾信號可能會將接收機對弱信號的接收完全阻塞。在現代通訊系統中，要求接收機必須能經受住比目標信號高60?70dB的干擾信號。而接收機應該既能處理弱信號，也能處理強信號。通常用動態(tài)范圍來表示接收機對強、弱信號的適應能力，并用接收機所能處理的最大信號功率與最小信號功率的比值來表示。在現代通訊系統中，要求接收機還要具備超過60dB的動態(tài)范圍。為了達到這樣的性能要求，接收機中的下變頻混頻器必須具有較高的三階捕獲點(IP3, third order intercept point),即具有良好的線性度。
[0011]噪聲系數(NF,noise figure)用來描述輸入信號經過混頻器以后信號質量變壞的程度，以輸入信噪比與輸出信噪比的比值來表示。噪聲系數決定了接收機的靈敏度，并且影響接收機的動態(tài)范圍。
[0012]在下變頻混頻器的設計中，提高線性度和降低噪聲相沖突，必須予以權衡，這一點特別體現在零中頻結構的接收機設計中。
[0013]請參閱圖3，這是一種現有的Gilbert混頻器的原理示意圖，由跨導級電路、開關級電路、負載級電路和尾電流電路所組成。所述跨導級電路由兩個共源極的NMOS晶體管匪1、匪2構成，它們的柵極接收一對差分輸入的電壓信號VIN+、VIN_，它們的漏極分別連接開關級電路中的兩對差分開關對。所述開關級電路由兩對差分開關對所組成，第一對差分開關對由共源極的NMOS晶體管匪3、NM4所組成，第二對差分開關對由共源極的NMOS晶體管匪5、NM6所組成。每一對差分開關對中的兩個NMOS晶體管的共源極連接跨導級電路中的一個NMOS晶體管的漏極，每一對差分開關對中的兩個晶體管的柵極分別接收一對差分的本振信號νω+、νω_輸入。請參閱圖8，所述差分的本振信號νω+、νω_以是其中的νω—Ι+、νω ι_，或者是其中的Vm Q+、VM Q_。所述負載級電路由兩個負載電阻&構成，每個負載電阻&連接工作電壓Vdd和開關級電路。第一差分開關對中由本振信號νω+激勵的NMOS晶體管三匪3和第二差分開關對中由本振信號U敫勵的NMOS晶體管五匪5的漏極共同連接一個負載電阻第一差分開關對中由本振信號\。-激勵的NMOS晶體管四ΝΜ4和第二差分開關對中由本振信號Vw+激勵的NMOS晶體管六ΝΜ6的漏極共同連接另一個負載電阻所述尾電流電路是一個電流源I。，將跨導級電路中的兩個NMOS晶體管匪1、匪2的共源極連接到地。
[0014]上述Gilbert混頻器的工作原理是:跨導級電路將輸入的電壓信號轉換為電流信號，送入開關級電路。開關級電路由一對差分的本振信號激勵，可以看作是輪流導通的開關，它們將對跨導級電路產生的電流進行周期性的開關調制，實現混頻功能。負載級電路將混頻后的電流信號轉換為電壓信號。尾電流電路提供良好的共模抑制能力。
[0015]上述Gilbert混頻器的線性度受限，因為這類混頻器為了保證跨導級電路中的NMOS晶體管匪1、匪2在任何時候都能工作在飽和區(qū)，對其施加了相對較小的偏置電壓Ves-VT。而且Gilbert混頻器屬于有源混頻器，為各個晶體管所施加的偏置電流也降低了它的噪聲性能。
[0016]請參閱圖4，這是另一種現有的無源混頻器的原理示意圖。一對差分輸入的電壓信號Vra+、Vra-各自通過電容一 Cl連接到一對差分開關對的共源極，電容一 Cl用于將電壓信號轉換為電流信號。第一差分開關對由共源極的NMOS晶體管匪1、匪2組成，第二差分開關對由共源極的NMOS晶體管匪3、NM4組成。每一對差分開關對中的兩個NMOS晶體管的柵極分別由一對差分輸入的本振信號νω+、νω_激勵，可以看作是輪流導通的開關，對共源極輸入的電流進行周期性的開關調制，實現混頻功能。請參閱圖8，所述差分的本振信號VM+、VL0_可以是其中的νω—Ι+、VMI_，或者是其中的Q+、VM—Q_。第一差分開關對中由本振信號Vuj+激勵的NMOS晶體管一 NMl和第二差分開關對中由本振信號VM_激勵的NMOS晶體管三ΝΜ3的漏極共同連接運算放大器的一個輸入端和并聯的負載電阻&和電容二 C2，將混頻后的電流信號轉換為電壓信號VOTT+。第二差分開關對中由本振信號Vw+激勵的NMOS晶體管四ΝΜ4和第二差分開關對中由本振信號激勵的NMOS晶體管二匪2的漏極共同連接運算放大器的另一個輸入端和另一路并聯的負載電阻&和電容二 C2，將混頻后的電流信號轉換為電壓信號V0UT-。
[0017]上述無源混頻器具有高線性度，但是噪聲性能較差，因為其中用于將開關電路輸出電流轉換為電壓信號的運算放大器具有很高的閃爍噪聲(Flicker Noise)。


【發(fā)明內容】

[0018]本申請所要解決的技術問題是提供一種新型的混頻器，能夠具有較好的線性度，又具有較低的噪聲。
[0019]為解決上述技術問題，本申請混頻開關電路包括四對共源極且共漏極的NMOS晶體管和PMOS晶體管；一對差分輸入信號分別連接第一對晶體管和第二對晶體管的共漏極、第三對晶體管和第四對晶體管的共漏極；第一對晶體管和第三對晶體管的共源極、第二對晶體管和第四對晶體管的共源極分別輸出一對差分中間信號；每一對晶體管的柵極分別連接一對差分本振信號；所有匪OS晶體管的柵極具有NMOS偏置電壓，所有PMOS晶體管的柵極具有PMOS偏置電壓，并且NMOS偏置電壓與PMOS偏置電壓不同。
[0020]本申請混頻器包括兩個混頻開關電路和四個電流電壓轉換器；一對差分輸入信號分別經過兩個混頻開關電路，分別下變頻為一對差分I路中間信號和一對差分Q路中間信號；所述Q路中間信號與I路中間信號正交；四路中間信號再分別經過四個電流電壓轉換器以輸出一對差分I路輸出信號和一對差分Q路輸出信號；所述Q路輸出信號與I路輸出信號正交；
[0021]所述混頻開關電路包括四對共源極且共漏極的NMOS晶體管和PMOS晶體管；一對差分輸入信號分別連接第一對晶體管和第二對晶體管的共漏極、第三對晶體管和第四對晶體管的共漏極；第一對晶體管和第三對晶體管的共源極、第二對晶體管和第四對晶體管的共源極分別輸出一對差分中間信號；每一對晶體管的柵極分別連接一對差分本振信號，并且混頻開關電路_■的本振?目號與混頻開關電路一的本振/[目號正交；所有NMOS晶體管的棚極具有NMOS偏置電壓，所有PMOS晶體管的柵極具有PMOS偏置電壓，并且NMOS偏置電壓與PMOS偏置電壓不同；
[0022]所述電流電壓轉換器包括一對共柵極且共漏極的NMOS晶體管和PMOS晶體管；在共柵極和共漏極之間并聯有電阻和電容；在匪03晶體管的源極和漏極之間連接有電容；中間信號從共柵極輸入，輸出信號從共漏極輸出。
[0023]本申請混頻器通過混頻開關電路獲得較好的線性度，通過電流電壓轉換器獲得較低的噪聲，因而實現了兩項指標的均衡。

【專利附圖】

【附圖說明】
[0024]圖1a?圖1c是射頻接收機的三種不同類型的基本結構示意圖；
[0025]圖2是混頻器的符號示意圖；
[0026]圖3是一種現有的Gilbert混頻器的基本結構不意圖；
[0027]圖4是另一種現有的無源混頻器的基本結構示意圖；
[0028]圖5是本申請混頻器的結構示意圖；
[0029]圖6a是圖5中的開關電路一的具體結構示意圖；
[0030]圖6b是圖5中的開關電路二的具體結構示意圖；
[0031]圖6c是與圖6a、圖6b配合使用的NMOS和PMOS偏置電路的具體結構示意圖；
[0032]圖7是圖5中的電流電壓轉換器的具體結構示意圖；
[0033]圖8是四相正交時鐘信號的波形示意圖。
[0034]圖中附圖標記說明:
[0035]以X表示自然數，NMx為NMOS晶體管；PMx為PMOS晶體管；Cx為電容；Rx為電阻；&為負載電阻。

【具體實施方式】
[0036]請參閱圖5，本申請混頻器由兩個混頻開關電路和四個電流電壓轉換器組成。一對差分輸入的電壓信號vIN+、vIN_經過混頻開關電路一輸出一對差分形式的I路中間信號vMID—I+、VMID—1-。同一對差分輸入的電壓信號VIN+、VIN_經過混頻開關電路二輸出一對差分形式的Q路中間信號Vmid Q+、VMID Q_。四路中間信號再分別經過四個電流電壓轉換器，分別輸出一對差分形式的I路輸出信號VoUT—Ι+νουτ—；[_以及一對差分形式的Q路輸出信號Vou+、Vn-。
[0037]上述混頻器可以用于任意無線收發(fā)系統，特別適用于射頻通信系統。例如，可用于圖1a所示的超外差接收機，作為第二混頻器；也可用于圖1b所示的直接變頻接收機，作為混頻器；還可用于圖1c所示的低中頻接收機，作為第一混頻器或第二混頻器。在不同的應用場合，可以是輸入中頻信號、輸出基帶信號；也可以是輸入射頻信號、輸入基帶信號；還可以是輸入射頻信號、輸出中頻信號。而應用于零中頻接收機則為優(yōu)選。
[0038]請參閱圖6a，這是圖5中的混頻開關電路一，由四個NMOS晶體管匪I?NM4和四個PMOS晶體管PMl?PM4組成。輸入信號是一對差分形式的電壓信號VIN+、VIN_，激勵信號是一對差分信號的I路本振信號VuuPVuu-,輸出信號是一對差分形式的I路中間信號VMID—I+、VMID—P所述差分是指幅度相等，相位相反的一對信號。輸入信號VIN+連接到NMOS晶體管一匪I的漏極、NMOS晶體管二匪2的漏極、PMOS晶體管一 PMl的漏極、PMOS晶體管二 PM2的漏極。輸入信號VIN_連接到NMOS晶體管三NM3的漏極、NMOS晶體管四NM4的漏極、PMOS晶體管三PM3的漏極、PMOS晶體管四PM4的漏極。NMOS晶體管一 NMl的源極、PMOS晶體管一 PMl的源極、NMOS晶體管三NM3的源極、PMOS晶體管三PM3的源極相連接輸出信號VMID—1+。NMOS晶體管二 NM2的源極、PMOS晶體管二 PM2的源極、NMOS晶體管四NM4的源極、PMOS晶體管四PM4的源極相連接輸出信號VMID—P本振信號νω ι_通過電容一 Cl連接匪OS晶體管二 ΝΜ2的柵極、NMOS晶體管三ΝΜ3的柵極、PMOS晶體管一 PMl的柵極、PMOS晶體管四ΡΜ4的柵極。本振信號Vuu+通過電容一 Cl連接NMOS晶體管一 NMl的柵極、NMOS晶體管四ΝΜ4的柵極、PMOS晶體管二 ΡΜ2的柵極、PMOS晶體管三ΡΜ3的柵極。所有的NMOS晶體管的柵極還通過電阻一 Rl連接NMOS偏置電壓VN。所有的PMOS晶體管的柵極還通過電阻一 Rl連接PMOS偏置電壓VP。NMOS偏置電壓Vn與PMOS偏置電壓Vp不同。
[0039]圖6a所不的混頻開關電路一實現混頻原理與圖3、圖4所不的傳統NMOS開關混頻電路一樣，只是將傳統的一對NMOS晶體管換成了由NMOS晶體管、PMOS晶體管組成的CMOS開關對。優(yōu)選地，本申請對各個NMOS晶體管和各個PMOS晶體管的柵極分別有不同的偏置電壓電路，從而使得各個晶體管的柵極所施加的本振信號與偏置電壓的組合，使得各個晶體管均工作在亞閾狀態(tài)，也稱亞閾值區(qū)(Subthreshold reg1n)。為了便于電路實現，一般通過對NMOS晶體管和PMOS晶體管的尺寸選擇使得各個NMOS晶體管的跨導與各個PMOS晶體管的跨導相等。
[0040]請參閱圖6b，這是圖5中的混頻開關電路二，也是由四個NMOS晶體管匪5?NM8和四個PMOS晶體管PM5?PM8組成。輸入信號是一對差分形式的電壓信號VIN+、VIN_，激勵信號是一對差分信號的Q路本振信號VulQ+、Vi^q-,輸出信號是一對差分形式的Q路中間信號VMID—Q+、VMID—Q_。其與混頻開關電路一的結構與連接關系基本一致，只是激勵信號和輸出信號有所不同。
[0041]在應用于射頻接收機時，混頻開關電路一用于對I路彳目號進行下變頻，混頻開關電路二用于對Q路信號進行下變頻。兩個混頻開關電路的結構與連接基本一致，只是本振信號不同。
[0042]請參閱圖6c，這是NMOS偏置電壓Vn和PMOS偏置電壓Vp的產生電路。以NMOS偏置電壓Vn產生電路為例進行介紹，工作電壓Vdd通過電阻二 R2連接多條并聯支路后接地，在電阻二 R2與這些并聯支路之間作為輸出端，輸出NMOS偏置電壓VN。每條并聯支路均為一個電阻和一個NMOS晶體管的串聯，每條并聯支路中的NMOS晶體管是相同的，但每條并聯支路中的電阻的阻值各不相同。如果所有并聯支路的NMOS晶體管都不導通，則NMOS偏置電壓Vn為零。如果給其中某一條或幾條并聯支路的NMOS晶體管施加足以導通的柵極電壓，則根據導通電流的不同以及這些并聯支路的電阻的不同，可以得到不同的NMOS偏置電壓VN。PMOS偏置電壓Vp產生電路與此類似，結構相同但各器件參數不同，可以通過對并聯支路是否導通的選擇，輸出零或各種不同電壓值的PMOS偏置電壓VP。
[0043]請參閱圖7，這是圖5中的電流電壓轉換器。以其中一個為例，輸入信號是中間信號VMID—1+，輸出信號是VOT—P PMOS晶體管九PM9的源極接工作電壓Vdd，NMOS晶體管九NM9的源極接地。PMOS晶體管九PM9和NMOS晶體管九NM9的柵極相連，漏極相連。這樣PMOS晶體管九PM9和NMOS晶體管九NM9就構成了一個CMOS反相器電路，其共柵極作為輸入端，共漏極作為輸出端。在共柵極和共漏極之間還并聯有電容二 C2和電阻三R3，作為低通濾波器。低通濾波器的帶寬可以通過調節(jié)電容二 C2、電阻三R3的大小以及PMOS晶體管九PM9和NMOS晶體管九NM9的尺寸大小來確定。在NMOS晶體管九NM9的漏極和源極之間還連接有電容三C3，用于將電流信號轉換為電壓信號。
[0044]請參閱圖8，這是本申請所用的四相正交時鐘信號的波形示意圖。本振信號一 Vw1-與本振信號三Vuu+是一對差分形式的I路本振信號。本振信號二 V1jj-與本振信號四
Q+是一對差分形式的Q路本振信號。由于Q路信號是I路信號移相90度而成，因此本振信號二 v1jj-與本振信號一 Vuu-的相位差是90度，本振信號四Vulq+與本振信號三VL0 I+的相位差也是90度?？紤]到一對差分信號即為180度的相位差，則本振信號三Vuu+與本振信號二 vLOJJ-的相位差是90度，本振信號一 Vuu-與本振信號四V1jj+的相位差也是90度。
[0045]本申請混頻器主要由混頻開關電路和電流電壓轉換器所組成。所述混頻開關電路中的所有MOS晶體管都工作于亞閾值區(qū)。在各個MOS晶體管關斷的時候，柵極和源極之間的壓降很大，同時由于NMOS晶體管和PMOS晶體管的跨導Gm 二階項的互補作用，使得混頻器可以獲得很高的線性度，IIP3較原有的無源變頻器提高10?15dB。所述電流電壓轉換器由一個CMOS反相器發(fā)展而來，不含有運算放大器，因而具有很低的閃爍噪聲拐角頻率，有效地提高了混頻器的噪聲性能。
[0046]以上僅為本申請的優(yōu)選實施例，并不用于限定本申請。對于本領域的技術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本申請的保護范圍之內。
【權利要求】
1.一種混頻開關電路，其特征是，包括四對共源極且共漏極的NMOS晶體管和PMOS晶體管；一對差分輸入信號分別連接第一對晶體管和第二對晶體管的共漏極、第三對晶體管和第四對晶體管的共漏極；第一對晶體管和第三對晶體管的共源極、第二對晶體管和第四對晶體管的共源極分別輸出一對差分中間信號；每一對晶體管的柵極分別連接一對差分本振信號；所有NMOS晶體管的柵極具有NMOS偏置電壓，所有PMOS晶體管的柵極具有PMOS偏置電壓，并且NMOS偏置電壓與PMOS偏置電壓不同。
2.根據權利要求1所述的混頻開關電路，其特征是，各個晶體管的柵極所施加的本振信號與偏置電壓的組合使得各個晶體管均工作在亞閾狀態(tài)。
3.根據權利要求1所述的混頻開關電路，其特征是，各個晶體管的跨導相同。
4.根據權利要求1所述的混頻開關電路，其特征是，所述NMOS偏置電壓由一電路產生，其具體結構為:工作電壓通過電阻連接多條并聯支路后接地，在該電阻與多條并聯支路之間作為輸出端，輸出NMOS偏置電壓；每條并聯支路均為一個電阻和一個NMOS晶體管的串聯，每條并聯支路中的NMOS晶體管是相同的，但每條并聯支路中的電阻的阻值各不相同；通過對并聯支路是否導通的選擇，輸出零或各種不同電壓值的NMOS偏置電壓；所述PMOS偏置電壓的產生電路與NMOS偏置電壓的產生電路相同。
5.一種混頻器，其特征是，包括兩個混頻開關電路和四個電流電壓轉換器；一對差分輸入信號分別經過兩個混頻開關電路，分別下變頻為一對差分I路中間信號和一對差分Q路中間信號；所述Q路中間信號與I路中間信號正交；四路中間信號再分別經過四個電流電壓轉換器以輸出一對差分I路輸出信號和一對差分Q路輸出信號；所述Q路輸出信號與I路輸出信號正交； 所述混頻開關電路包括四對共源極且共漏極的NMOS晶體管和PMOS晶體管；一對差分輸入信號分別連接第一對晶體管和第二對晶體管的共漏極、第三對晶體管和第四對晶體管的共漏極；第一對晶體管和第三對晶體管的共源極、第二對晶體管和第四對晶體管的共源極分別輸出一對差分中間信號；每一對晶體管的柵極分別連接一對差分本振信號，并且混頻開關電路~■的本振?目號與混頻開關電路一的本振/[目號正交；所有NMOS晶體管的棚極具有NMOS偏置電壓，所有PMOS晶體管的柵極具有PMOS偏置電壓，并且NMOS偏置電壓與PMOS偏置電壓不同； 所述電流電壓轉換器包括一對共柵極且共漏極的NMOS晶體管和PMOS晶體管；在共柵極和共漏極之間并聯有電阻和電容；在?OS晶體管的源極和漏極之間連接有電容沖間信號從共柵極輸入，輸出信號從共漏極輸出。
6.根據權利要求5所述的混頻器，其特征是，將所述混頻開關電路一中的一對差分本振信號稱為本振信號一、本振信號三；將所述混頻開關電路二中的一對差分本振信號稱為本振信號二、本振信號四；則所述本振信號一、本振信號二、本振信號三、本振信號四構成了四相正交時鐘信號；所述本振信號二與本振信號一的相位差是90度，本振信號三與本振信號二的相位差是90度，本振信號四與本振信號三的相位差是90度，本振信號一與本振信號四的相位差是90度。
【文檔編號】H03D7/12GK104242823SQ201310228294
【公開日】2014年12月24日 申請日期:2013年6月8日 優(yōu)先權日:2013年6月8日
【發(fā)明者】黃颋 申請人:銳迪科微電子科技（上海）有限公司