專利名稱：一種正交編碼脈沖解碼電路的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于數(shù)字電子技術(shù)領(lǐng)域，涉及一種正交編碼脈沖解碼電路。
背景技術(shù)：
電機是依據(jù)電磁感應(yīng)定律實現(xiàn)電能轉(zhuǎn)換或傳遞的一種電磁裝置。它的主要作用是產(chǎn)生驅(qū)動轉(zhuǎn)矩，作為用電器或各種機械的動力源。電機在我們生活中運用的非常多，如電動工具、家電及其它通用小型機械設(shè)備等，這些都給我們的生活帶來很多的便利?，F(xiàn)如今有很多具有電機的裝置需要對電機進行轉(zhuǎn)速轉(zhuǎn)向的判斷，電機的測速一般都采用旋轉(zhuǎn)編碼器進行采樣，另外，一些數(shù)字化設(shè)備如家電、音響、儀器儀表、工業(yè)設(shè)備等，也采用旋轉(zhuǎn)編碼器來代替?zhèn)鹘y(tǒng)的電位器以實現(xiàn)輸入量的數(shù)字化，其原理跟電機使用旋轉(zhuǎn)編碼器測速基本相同。·[0004]旋轉(zhuǎn)編碼器是用來測量轉(zhuǎn)速的裝置，光電式旋轉(zhuǎn)編碼器通過光電轉(zhuǎn)換，可將輸出軸的角位移、角速度等機械量轉(zhuǎn)換成相應(yīng)的電脈沖以數(shù)字量輸出。它分為單路輸出和雙路輸出兩種，單路輸出是指旋轉(zhuǎn)編碼器的輸出是一組脈沖，而雙路輸出的旋轉(zhuǎn)編碼器輸出兩組相位差90度的脈沖。生產(chǎn)生活中，一般采用的旋轉(zhuǎn)編碼器是雙路輸出的正交旋轉(zhuǎn)編碼器。正交旋轉(zhuǎn)編碼器產(chǎn)生的脈沖信號為相位相差90度的兩個脈沖信號，并且當旋轉(zhuǎn)方向不同時，脈沖信號的次序正好相反，由于沒有專門一種價格低廉且簡單實用的旋轉(zhuǎn)編碼器解碼芯片用于處理編碼器產(chǎn)生的正交編碼脈沖，只能用微處理器對轉(zhuǎn)動量及方向進行處理。微處理器根據(jù)脈沖信號的先后順序進行方向判斷，再通過計數(shù)或者計時方式來計算轉(zhuǎn)速，由于微處理器同時要進行兩個操作才可以判斷轉(zhuǎn)速轉(zhuǎn)向，勢必會多占用后續(xù)微處理器的處理資源并且時間開銷會比較長。
發(fā)明內(nèi)容本實用新型針對現(xiàn)有的技術(shù)存在上述問題，提出了一種正交編碼脈沖解碼電路，該正交編碼脈沖解碼電路能夠?qū)πD(zhuǎn)編碼器產(chǎn)生的正交編碼脈沖信號進行解碼，將其分解成獨立的正轉(zhuǎn)脈沖或反轉(zhuǎn)脈沖信號，節(jié)省后續(xù)操作。本實用新型通過下列技術(shù)方案來實現(xiàn)一種正交編碼脈沖解碼電路，其特征在于，本裝置包括兩路D觸發(fā)器，所述的每路D觸發(fā)器的反向輸出端連接該同一路D觸發(fā)器的數(shù)據(jù)輸入端，所述的兩路D觸發(fā)器的輸出端分別連接有用于限制兩路D觸發(fā)器接收到脈沖信號后其中一路D觸發(fā)器不再產(chǎn)生觸發(fā)信號的限制單元，所述的限制單元的輸入端連接用于接收兩路正交編碼脈沖信號的兩路D觸發(fā)器的時鐘輸入端，且所述的限制單元的輸出端分別連接兩路D觸發(fā)器復(fù)位端。兩路D觸發(fā)器的時鐘輸入端接收兩路正交編碼脈沖信號，限制單元同時接收兩路正交編碼脈沖信號。兩路D觸發(fā)器的置位端和復(fù)位端同時為低電平時不影響輸入信號在兩路D觸發(fā)器的觸發(fā)，當接收的脈沖信號滿足觸發(fā)條件時，兩路D觸發(fā)器根據(jù)數(shù)據(jù)輸入端的輸入信號來決定發(fā)出的觸發(fā)脈沖信號，數(shù)據(jù)輸入端接收兩路D觸發(fā)器的反向輸出端發(fā)送的輸出信號，兩路D觸發(fā)器反向輸出端與兩路D觸發(fā)器的輸出端輸出信號相反，則兩路D觸發(fā)器輸出端輸出的觸發(fā)信號是兩路D觸發(fā)器數(shù)據(jù)輸入端的前一個狀態(tài)的信號。由于兩路正交編碼脈沖信號具有先后的順序，兩路D觸發(fā)器先接收到脈沖信號的一路會被觸發(fā)并發(fā)出脈沖信號，限制單元分別接收先被觸發(fā)的一路D觸發(fā)器發(fā)出的脈沖信號和兩路正交編碼脈沖信號，經(jīng)過處理輸出限制信號給另一路D觸發(fā)器使該路D觸發(fā)器不再觸發(fā)并產(chǎn)生脈沖信號。在上述 的正交編碼脈沖解碼電路中，所述的兩路D觸發(fā)器包括獨立的D觸發(fā)器一和D觸發(fā)器二，所述的每路D觸發(fā)器設(shè)有置位端、復(fù)位端、時鐘輸入端、數(shù)據(jù)輸入端、輸出端和反向輸出端，所述的每路D觸發(fā)器的反向輸出端連接本身的數(shù)據(jù)輸入端，所述的每路D觸發(fā)器的時鐘輸入端分別連接用于發(fā)出正交編碼脈沖信號的正交旋轉(zhuǎn)編碼器的輸出端。兩路D觸發(fā)器分別接收兩路正交編碼脈沖信號，再分別對這兩路信號進行觸發(fā)。D觸發(fā)器的觸發(fā)條件和輸出的觸發(fā)信號分別由本身的時鐘輸入端和數(shù)據(jù)輸入端的輸入信號決定。在上述的正交編碼脈沖解碼電路中，所述的限制單元包括限制支路一，所述的限制支路一包括或非門和或門一，所述的或非門的輸入端分別連接D觸發(fā)器一和D觸發(fā)器二的時鐘輸入端，所述的或非門的輸出端連接或門一的輸入端，所述的或門一的另一輸入端連接D觸發(fā)器一的輸出端，所述或門一的輸出端連接D觸發(fā)器二的復(fù)位端。或非門通過兩路D觸發(fā)器的時鐘輸入端接收兩路正交編碼脈沖信號，經(jīng)過判斷之后發(fā)送信號給或門一，同時或門一接收D觸發(fā)器一發(fā)送的信號，或門一經(jīng)過判斷之后輸出信號給D觸發(fā)器二，使D觸發(fā)器二不再進行觸發(fā)或者不影響D觸發(fā)器二工作。在上述的正交編碼脈沖解碼電路中，所述的限制單元還包括限制支路二，所述的限制支路二包括或非門和或門二，所述的或非門的輸出端連接或門二的輸入端，所述的或門二的另一輸入端連接D觸發(fā)器二的輸出端，所述的或門二的輸出端連接D觸發(fā)器一的復(fù)位端?；蚍情T通過兩路D觸發(fā)器的時鐘輸入端接收兩路正交編碼脈沖信號，經(jīng)過判斷之后發(fā)送信號給或門二，同時或門二接收D觸發(fā)器二發(fā)送的信號，或門二經(jīng)過判斷之后輸出信號給D觸發(fā)器一，使D觸發(fā)器一不再進行觸發(fā)或者不影響D觸發(fā)器一工作。 在上述的正交編碼脈沖解碼電路中，所述D觸發(fā)器一和D觸發(fā)器二的置位端接地。兩路D觸發(fā)器在置位端和復(fù)位端都為低電平時，不影響D觸發(fā)器的觸發(fā)。置位端接地表示輸入為低電平。在上述的正交編碼脈沖解碼電路中，所述的D觸發(fā)器一和D觸發(fā)器二的輸出端還分別連接設(shè)有正向旋轉(zhuǎn)信號管腳和反向旋轉(zhuǎn)信號管腳的微處理器。微處理器可以通過設(shè)有正向旋轉(zhuǎn)信號管腳和反向信號管腳，直接得出旋轉(zhuǎn)脈沖信號的方向。節(jié)省處理資源和時間開銷。與現(xiàn)有技術(shù)相比，本正交編碼脈沖解碼電路具有以下優(yōu)點I、本實用新型將正交編碼脈沖信號進行解碼，使其分解成獨立的正轉(zhuǎn)脈沖或反轉(zhuǎn)脈沖信號。節(jié)省微處理器的處理資源和時間開銷。2、本實用新型通過運用幾個邏輯門電路和觸發(fā)器完成對正交編碼脈沖信號的解碼，結(jié)構(gòu)簡單實用效果好。3、本實用新型在目前沒有價格低廉的僅用于對正交編碼脈沖信號的解碼專用集成電路芯片的情況下，是性價比較高、實用性好的解碼電路。


[0017]圖I是本實用新型的結(jié)構(gòu)示意圖。圖2是本實用新型中Ia脈沖信號先于Ib脈沖信號時的真值表。圖3是本實用新型中Ib脈沖信號先于Ia脈沖信號時的真值表。圖中，I、正交旋轉(zhuǎn)編碼器；2、微處理器；3、D觸發(fā)器一 ；4、D觸發(fā)器二 ；5、或非門；
6、或門一 ；7、或門二。
具體實施方式
以下是本實用新型的具體實施例并結(jié)合附圖，對本實用新型的技術(shù)方案作進一步的描述，但本實用新型并不限于這些實施例。如圖I、圖2和圖3所示，本正交編碼脈沖解碼電路，包括兩路D觸發(fā)器，每路D觸發(fā)器的反向輸出端連接該同一路D觸發(fā)器的數(shù)據(jù)輸入端，兩路D觸發(fā)器的輸出端分別連接有用于限制兩路D觸發(fā)器接收到脈沖信號后其中一路D觸發(fā)器不再產(chǎn)生觸發(fā)信號的限制單元，限制單元的輸入端連接用于接收兩路正交編碼脈沖信號的兩路D觸發(fā)器的時鐘輸入端，且所述的限制單元的輸出端分別連接D觸發(fā)器復(fù)位端。上述兩路D觸發(fā)器包括獨立的D觸發(fā)器一 3和D觸發(fā)器二 4，每路D觸發(fā)器設(shè)有置位端、復(fù)位端、時鐘輸入端、數(shù)據(jù)輸入端、輸出端和反向輸出端，每路D觸發(fā)器的反向輸出端連接本身的數(shù)據(jù)輸入端，每路D觸發(fā)器的時鐘輸入端分別連接用于發(fā)出正交編碼脈沖信號的正交旋轉(zhuǎn)編碼器I的輸出端。D觸發(fā)器
一3的置位端SI和D觸發(fā)器二 4的置位端S2接地。D觸發(fā)器一 3的輸出端Ql和D觸發(fā)器
二4的輸出端Q2還分別連接設(shè)有正向旋轉(zhuǎn)信號管腳和反向信號管腳的微處理器2。上述兩路D觸發(fā)器可以為型號4013的兩路D觸發(fā)器或其它功能相同的多路D觸發(fā)器芯片。4013兩路D觸發(fā)器當復(fù)位端為高電平、置位端為低電平時，無論數(shù)據(jù)輸入端和時鐘輸入端為什么狀態(tài)，輸出端輸出一定為低電平。當置位端為高電平、復(fù)位端為低電平時時，輸出端輸出一定為高電平。當復(fù)位端、置位端均為低電平時，輸出端在時鐘輸入端有脈沖上升沿到來時動作,輸出端輸出的電平由數(shù)據(jù)輸入端決定，即若數(shù)據(jù)輸入端輸入為高電平則輸出端輸出也為高電平，若數(shù)據(jù)輸入端輸入為低電平則輸出端輸出也為低電平。限制單元包括限制支路一和限制支路二。限制支路一包括或非門5和或門一 6，或非門5的輸入端分別連接D觸發(fā)器一 3的時鐘輸入端CLKl和D觸發(fā)器二 4的時鐘輸入端CLK2,或非門5的輸出端連接或門一 6的輸入端,或門一 6的另一輸入端連接D觸發(fā)器一 3的輸出端Q1，或門一 6的輸出端連接D觸發(fā)器二 4的復(fù)位端R2。限制支路二包括或非門5和或門二 7，或非門5的輸出端連接或門二 7的輸入端，或門二 7的另一輸入端連接D觸發(fā)器二 4的輸出端Q2，或門二 7的輸出端連接D觸發(fā)器一 3的復(fù)位端Rl。正交旋轉(zhuǎn)編碼器I產(chǎn)生兩路相位相差90度的脈沖信號并且當旋轉(zhuǎn)方向不同時，脈沖信號的次序正好相反，正交旋轉(zhuǎn)編碼器I輸出兩路脈沖信號分別為Ia和Ib脈沖信號。D觸發(fā)器一 3的時鐘輸入端CLKl和D觸發(fā)器二 4的時鐘輸入端CLK2分別接收Ia和Ib脈沖信號，同時或非門5的輸入端分別接收Ia和Ib脈沖信號?；蚍情T5只有在輸入端都輸入低電平時或非門5輸出高電平，因此在Ia和Ib脈沖信號為低電平時，則或非門5輸出高電平給或門一 6和或門二 7，或門只有在兩路輸入端都輸入低電平時輸出低電平，因此無論D觸發(fā)器一 3的輸出端Ql與D觸發(fā)器二 4的輸出端Q2輸出是高電平或者低電平,或門一 6和或門二 7都會輸出高電平分別給D觸發(fā)器一 3的復(fù)位端Rl和D觸發(fā)器二 4的復(fù)位端R2。D觸發(fā)器一 3的輸出端Ql和D觸發(fā)器二 4的輸出端Q2輸出低電平，則D觸發(fā)器一 3的反向輸出端Q I和D觸發(fā)器二 4的反向輸出端Q2輸出高電平分別給D觸發(fā)器一 3的數(shù)據(jù)輸入端Dl和D觸發(fā)器二 4的數(shù)據(jù)輸入端D2。當Ia脈沖信號先于Ib脈沖信號時，D觸發(fā)器一 3的時鐘輸入端CLKl先接收到脈沖信號的上升沿時D觸發(fā)器一 3開始觸發(fā)，同時或非門5也從高電平變?yōu)榈碗娖?，此時D觸發(fā)器二 4還只接收到低電平并輸出低電平，或門二 7接收到兩路低電平且輸出低電平給D觸發(fā)器一 3的復(fù)位端Rl，此時D觸發(fā)器一 3的復(fù)位端Rl和D觸發(fā)器一 3的置位端SI都為低電平不影響脈沖信號對D觸發(fā)器一 3的觸發(fā)。在上升沿時D觸發(fā)器一 3的輸出端Ql輸出信號由D觸發(fā)器一 3的數(shù)據(jù)輸入端Dl輸入的信號決定,且D觸發(fā)器一 3的數(shù)據(jù)輸入端Dl接收D觸發(fā)器一 3的反向輸出端Q I發(fā)送的輸出信號，D觸發(fā)器一 3的反向輸出端Q I與D觸發(fā)器一 3的輸出端Ql輸出信號相反，則D觸發(fā)器一 3的輸出端Ql輸出的觸發(fā)信號是D觸發(fā) 器一 3的數(shù)據(jù)輸入端Dl的前一個狀態(tài)的信號。此時D觸發(fā)器一 3的輸出端Ql輸出的信號由低電平變成高電平。由于D觸發(fā)器一 3只有在D觸發(fā)器一 3的時鐘輸入端CLKl接收到上升沿信號時進行觸發(fā)，則D觸發(fā)器一 3的輸出端Ql —直輸出高電平直到下一次接收到上升沿信號或者Rl接收到高電平信號。D觸發(fā)器一 3輸出的高電平分別給微處理器2的正向旋轉(zhuǎn)信號管腳和或門一 6，或門一6接收一路高電平和一路低電平判斷后發(fā)送高電平給D觸發(fā)器二 4的復(fù)位端R2，使D觸發(fā)器二 4接收到Ib脈沖信號的上升沿也不進行觸發(fā)。因此微處理器2的正向旋轉(zhuǎn)信號管腳接收到高電平就可以知道目前電機旋轉(zhuǎn)的方向為正向方向。當Ib脈沖信號先于Ia脈沖信號時，D觸發(fā)器二 4的時鐘輸入端CLK2先接收到脈沖信號的上升沿時D觸發(fā)器二 4開始觸發(fā)，同時或非門5也從高電平變?yōu)榈碗娖?，此時D觸發(fā)器一 3還只接收到低電平并輸出低電平，或門一 6接收到兩路低電平且輸出低電平給D觸發(fā)器二 4的復(fù)位端R2，此時D觸發(fā)器二 4的復(fù)位端R2和D觸發(fā)器二 4的置位端S2都為低電平不影響脈沖信號對D觸發(fā)器二 4的觸發(fā)。在上升沿時D觸發(fā)器二 4的輸出端Q2輸出信號由D觸發(fā)器二 4的數(shù)據(jù)輸入端D2輸入的信號決定，且D觸發(fā)器二 4的數(shù)據(jù)輸入端D2接收D觸發(fā)器二 4的反向輸出端Q2發(fā)送的輸出信號，D觸發(fā)器二 4的反向輸出端Q 2與D觸發(fā)器二 4的輸出端Q2輸出信號相反,則D觸發(fā)器二 4的輸出端Q2輸出的觸發(fā)信號是D觸發(fā)器二 4的數(shù)據(jù)輸入端D2的前一個狀態(tài)的信號。此時D觸發(fā)器二 4的輸出端Q2輸出的信號由低電平變成高電平。由于D觸發(fā)器二 4只有在D觸發(fā)器二 4的時鐘輸入端CLK2接收到上升沿信號時進行觸發(fā)，則D觸發(fā)器二 4的輸出端Q2 —直輸出高電平直到下一次接收到上升沿信號或者R2接收到高電平信號。D觸發(fā)器二 4輸出的高電平分別給微處理器2的反向旋轉(zhuǎn)信號管腳和或門二 7，或門二 7接收一路高電平和一路低電平判斷處理后發(fā)送高電平給D觸發(fā)器一 3的復(fù)位端R1，使D觸發(fā)器一 3接收到Ia脈沖信號的上升沿也不進行觸發(fā)。因此微處理器2的反向旋轉(zhuǎn)信號管腳接收到高電平就可以知道目前電機旋轉(zhuǎn)的方向為反向方向。結(jié)合圖I、圖2和圖3，上述或非門5輸出端輸出的電平即為E點產(chǎn)生的電平，D觸發(fā)器一 3的輸出端Ql的輸出電平即為F點產(chǎn)生的電平，D觸發(fā)器一 3的數(shù)據(jù)輸入端Dl的輸入電平即為G點所產(chǎn)生的電平，或門一 6的輸出端輸出的電平即為H點所產(chǎn)生的電平，D觸發(fā)器二 4的輸出端Q2輸出電平即為I點產(chǎn)生的電平，D觸發(fā)器二 4的數(shù)據(jù)輸入端D2的輸入電平即為J點產(chǎn)生的電平，K點的電平即為或門二 7的輸出端輸出產(chǎn)生的電平。圖2和圖3中低電平由O表不聞電平由I表不。由圖2和圖3的真值表可以看出在Ia脈沖/[目號先于Ib脈沖信號時，D觸發(fā)器一 3輸出高電平給微處理器2，D觸發(fā)器二 4不被觸發(fā)只輸出低電平，反之，Ib脈沖信號先于Ia脈沖信號時，D觸發(fā)器二 4輸出高電平給微處理器2,D觸發(fā)器一 3不被觸發(fā)只輸出低電平。本文中所描述的具體實施例僅僅是對本實用新型精神作舉例說明。本實用新型所屬技術(shù)領(lǐng)域的技術(shù)人員可以對所描述的具體實施例做各種各樣的修改或補充或采用類似的方式替代，但并不會偏離本實用新型的精神或者超越所附權(quán)利要求書所定義的范圍。盡管本文較多地使用了正交旋轉(zhuǎn)編碼器I、微處理器2、D觸發(fā)器一 3、D觸發(fā)器二
4、或非門5、或門一 6、或門二 7等術(shù)語，但并不排除使用其它術(shù)語的可能性。使用這些術(shù)語僅僅是為了更方便地描述和解釋本實用新型的本質(zhì)；把它們解釋成任何一種附加的限制都是與本實用新型精神相違背的。
權(quán)利要求1.一種正交編碼脈沖解碼電路，其特征在于，本裝置包括兩路D觸發(fā)器，所述的每路D觸發(fā)器的反向輸出端連接該同一路D觸發(fā)器的數(shù)據(jù)輸入端，所述的兩路D觸發(fā)器的輸出端分別連接有用于限制兩路D觸發(fā)器接收到脈沖信號后其中一路D觸發(fā)器不再產(chǎn)生觸發(fā)信號的限制單元，所述的限制單元的輸入端連接用于接收兩路正交編碼脈沖信號的兩路D觸發(fā)器的時鐘輸入端，且所述的限制單元的輸出端分別連接兩路D觸發(fā)器復(fù)位端。
2.根據(jù)權(quán)利要求I所述的正交編碼脈沖解碼電路，其特征在于，所述的兩路D觸發(fā)器包括獨立的D觸發(fā)器一(3)和D觸發(fā)器二(4)，所述的每路D觸發(fā)器設(shè)有置位端、復(fù)位端、時鐘輸入端、數(shù)據(jù)輸入端、輸出端和反向輸出端，所述的每路D觸發(fā)器的反向輸出端連接本身的數(shù)據(jù)輸入端，所述的每路D觸發(fā)器的時鐘輸入端分別連接用于發(fā)出正交編碼脈沖信號的正交旋轉(zhuǎn)編碼器(I)的輸出端。
3.根據(jù)權(quán)利要求2所述的正交編碼脈沖解碼電路，其特征在于，所述的限制單元包括限制支路一，所述的限制支路一包括或非門(5)和或門一(6)，所述的或非門(5)的輸入端分別連接D觸發(fā)器一(3)和D觸發(fā)器二(4)的時鐘輸入端，所述的或非門(5)的輸出端連接或門一(6)的輸入端，所述的或門一(6)的另一輸入端連接D觸發(fā)器一(3)的輸出端,所述或門一(6)的輸出端連接D觸發(fā)器二(4)的復(fù)位端。
4.根據(jù)權(quán)利要求3所述的正交編碼脈沖解碼電路，其特征在于，所述的限制單元還包括限制支路二，所述的限制支路二包括或非門(5 )和或門二( 7 )，所述的或非門(5 )的輸出端連接或門二(7)的輸入端，所述的或門二(7)的另一輸入端連接D觸發(fā)器二(4)的輸出端，所述的或門二(7)的輸出端連接D觸發(fā)器一(3)的復(fù)位端。
5.根據(jù)權(quán)利要求2或3或4所述的正交編碼脈沖解碼電路，其特征在于，所述D觸發(fā)器一(3)和D觸發(fā)器二(4)的置位端接地。
6.根據(jù)權(quán)利要求5所述的正交編碼脈沖解碼電路，其特征在于，所述的D觸發(fā)器一(3)和D觸發(fā)器二(4)的輸出端還分別連接設(shè)有正向旋轉(zhuǎn)信號管腳和反向旋轉(zhuǎn)信號管腳的微處理器(2)。
專利摘要本實用新型提供了一種正交編碼脈沖解碼電路，屬于數(shù)字電子技術(shù)領(lǐng)域。它解決了現(xiàn)有技術(shù)中處理器對正交編碼脈沖信號進行兩個操作才可以判斷電機轉(zhuǎn)速轉(zhuǎn)向的問題。本裝置包括兩路D觸發(fā)器，每路D觸發(fā)器的反向輸出端連接該同一路D觸發(fā)器的數(shù)據(jù)輸入端，兩路D觸發(fā)器的輸出端分別連接有用于限制兩路D觸發(fā)器接收到脈沖信號后其中一路D觸發(fā)器不再產(chǎn)生觸發(fā)信號的限制單元，限制單元的輸入端連接用于接收兩路正交編碼脈沖信號的兩路D觸發(fā)器的時鐘輸入端，且所述的限制單元的輸出端分別連接兩路D觸發(fā)器復(fù)位端。本裝置能夠?qū)⒄痪幋a脈沖信號分解成獨立的正轉(zhuǎn)脈沖或反轉(zhuǎn)脈沖信號，節(jié)省處理器的操作時間。
文檔編號H03M7/30GK202798678SQ201220455980
公開日2013年3月13日 申請日期2012年9月8日 優(yōu)先權(quán)日2012年9月8日
發(fā)明者李龍祥 申請人:浙江頤頓機電有限公司