專利名稱：圖像傳感器的列并行單斜率adc的數(shù)字校準(zhǔn)的自動(dòng)偏移調(diào)整的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的一些實(shí)施例總體而言涉及處理信號(hào)，更具體而言涉及一種用于列并行單斜率模數(shù)轉(zhuǎn)換器(ADC)的數(shù)字校準(zhǔn)的方法和系統(tǒng)。
背景技術(shù)：
隨著計(jì)算機(jī)和處理器變得越來(lái)越強(qiáng)大，在數(shù)字領(lǐng)域?qū)⑦M(jìn)行越來(lái)越多的信號(hào)處理。數(shù)字信號(hào)處理可以執(zhí)行復(fù)雜的操作以將輸入數(shù)據(jù)控制得與現(xiàn)實(shí)中的模擬信號(hào)近似，并且可以實(shí)時(shí)執(zhí)行操作，或者可以儲(chǔ)存數(shù)字?jǐn)?shù)據(jù)以供將來(lái)處理。由于現(xiàn)實(shí)中的信號(hào)以模擬信號(hào)存在，因此需要將這些模擬信號(hào)轉(zhuǎn)換成等效的數(shù)字信號(hào)。 模數(shù)轉(zhuǎn)換器(ADC)用于許多應(yīng)用中，諸如，例如轉(zhuǎn)換工業(yè)應(yīng)用中的模擬控制信號(hào)、音樂(lè)中的音頻信號(hào)、數(shù)碼相機(jī)中的攝影圖像、和數(shù)碼攝影機(jī)中的視頻圖像。與眾多的電路一樣，由于針對(duì)不同的限制來(lái)做出折中所以ADC具有許多不同的類型。諸如“快閃”ADC的一些ADC由于每個(gè)額外的比特要求比較器的數(shù)量加倍，因此在電路和布局空間方面相對(duì)昂貴且因而在分辨率上有限制，但其轉(zhuǎn)換速度很快。諸如斜坡ADC的其他ADC可能相對(duì)簡(jiǎn)單，但轉(zhuǎn)換時(shí)間長(zhǎng)。并且，隨著分辨率數(shù)的增加，轉(zhuǎn)換時(shí)間也將增加。因此，具體應(yīng)用需要考慮各種限制，并確定何種設(shè)計(jì)最佳地實(shí)現(xiàn)其目的。然而，選擇特定的設(shè)計(jì)并且可能地對(duì)其進(jìn)行修改以改進(jìn)其設(shè)計(jì)，可能還是存在某些需要克服的挑戰(zhàn)。對(duì)于高分辨率和高速成像而言，列并行ADC結(jié)構(gòu)已成為CMOS圖像傳感器中最廣泛使用的ADC。實(shí)現(xiàn)CMOS圖像傳感器的良好性能的一個(gè)主要挑戰(zhàn)是有效地降低列固定模式噪聲(CFPN)。通過(guò)結(jié)合附圖將根據(jù)現(xiàn)有方法和傳統(tǒng)方法的系統(tǒng)與本申請(qǐng)余下所列舉的本發(fā)明的一些方面進(jìn)行比較，本領(lǐng)域技術(shù)人員將清楚現(xiàn)有方法和傳統(tǒng)方法的進(jìn)一步限制和不足。

發(fā)明內(nèi)容
本發(fā)明的某些實(shí)施例提供了一種使用模數(shù)轉(zhuǎn)換器(ADC)的方法，所述方法包括在校準(zhǔn)周期期間，在自動(dòng)歸零時(shí)間段期間將自動(dòng)歸零電壓施加到所述ADC中的比較器的第一輸入和第二輸入。在所述自動(dòng)歸零時(shí)間段結(jié)束時(shí)將第一校準(zhǔn)電壓增加到所述第二輸入，然后確定在所述自動(dòng)歸零時(shí)間段結(jié)束時(shí)所述第二輸入處的電壓與能夠在所述ADC的校準(zhǔn)階段期間在所述第二輸入處確定的最大電壓差之間的差值電壓。確定大于所述差值電壓的校準(zhǔn)偏移電壓，以及通過(guò)將所述第一校準(zhǔn)電壓減少所述校準(zhǔn)偏移電壓來(lái)產(chǎn)生第二校準(zhǔn)電壓，其中，在轉(zhuǎn)換周期期間將所述第二校準(zhǔn)電壓施加到所述第二輸入。從以下的說(shuō)明書和附圖中將完全理解本發(fā)明的這些及其他優(yōu)點(diǎn)、方面和新穎特征，以及本發(fā)明所示實(shí)施例的細(xì)節(jié)。


圖IA是可以用于本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖IB是可以用于本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于列并行模數(shù)轉(zhuǎn)換器的示例性系統(tǒng)的框圖。圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例性比較器結(jié) 構(gòu)的框圖。圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換系統(tǒng)的示例性系統(tǒng)的電路圖。圖7是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于列并行ADC中的比較器的校準(zhǔn)過(guò)程的時(shí)序圖。圖8至圖9是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的提供有解決方案的非理想情況的時(shí)序圖。圖IOA至圖IOB是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于為參照?qǐng)D8至圖9所描述的問(wèn)題提供解決方案的、施加到比較器的輸入電壓的電路圖。圖11至圖12是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的針對(duì)參照?qǐng)D8至圖9所描述的問(wèn)題的解決方案的時(shí)序圖。圖13是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于列并行ADC中的比較器的校準(zhǔn)過(guò)程的時(shí)序圖。圖14至圖15是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的提供有解決方案的非理想情況的時(shí)序圖。圖16至圖17是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的針對(duì)參照?qǐng)D14至圖15所描述的問(wèn)題的解決方案的時(shí)序圖。
具體實(shí)施例方式下面將參照附圖詳細(xì)描述本發(fā)明的實(shí)施例，使得本領(lǐng)域技術(shù)人員能夠容易地實(shí)施本發(fā)明的范圍。本發(fā)明的某些實(shí)施例可以提供用于校準(zhǔn)列并行模數(shù)轉(zhuǎn)換器(ADC)的方法和系統(tǒng)。圖IA是可以用于本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換的示例性系統(tǒng)的框圖。參見(jiàn)圖1A，示出了用于處理輸入數(shù)據(jù)的電路的一部分，包括ADC陣列110、處理器120和控制邏輯130。ADC陣列110中的每個(gè)ADC將輸入的模擬信號(hào)、諸如來(lái)自例如圖像傳感器(例如，為圖6中的電路601)的像素信號(hào)PXL轉(zhuǎn)換成相應(yīng)的數(shù)字信號(hào)。由ADC 110輸出的數(shù)字信號(hào)可以由處理器120進(jìn)一步處理。處理器120可以利用例如數(shù)字信號(hào)處理方法將來(lái)自ADC陣列110的數(shù)字信號(hào)壓縮成標(biāo)準(zhǔn)的視頻格式，諸如MPEG1、MPEG2或MPEG4。處理器120還可以包括可以儲(chǔ)存碼和/或其他有用數(shù)據(jù)的存儲(chǔ)器122。儲(chǔ)存在存儲(chǔ)器122中的碼可以由處理器120執(zhí)行以實(shí)現(xiàn)各種功能，諸如例如數(shù)字信號(hào)處理。存儲(chǔ)器塊122還可以用來(lái)儲(chǔ)存來(lái)自ADC 110的數(shù)字信號(hào)、和/或由對(duì)來(lái)自ADC 110的數(shù)字信號(hào)進(jìn)行處理所得的數(shù)字信號(hào)?？刂七壿?30可以包括產(chǎn)生時(shí)鐘信號(hào)、控制信號(hào)和使能信號(hào)、以及用于包括ADC陣列110的各種模塊的命令的電路。例如,控制邏輯130可以產(chǎn)生供ADC陣列110中的ADC計(jì)數(shù)用的時(shí)鐘信號(hào)CLK，其中所述時(shí)鐘信號(hào)是不連續(xù)運(yùn)行的。運(yùn)行的時(shí)鐘包括脈沖，而非運(yùn)行的時(shí)鐘處在低狀態(tài)或高狀態(tài)?？刂七壿?30還可以輸出將ADC陣列110中的計(jì)數(shù)器使能的使能信號(hào)以在特定的時(shí)間部分期間進(jìn)行計(jì)數(shù)，并且還輸出復(fù)位信號(hào)。圖IB是可以用于本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。參見(jiàn)圖1B，示出了圖像處理系統(tǒng)150，圖像處理系統(tǒng)150包括像素陣列160，像素陣列160可以接收模擬圖像輸入151并輸出相應(yīng)的信號(hào)。此信號(hào)被列ADC 170轉(zhuǎn)換成數(shù)字表示，且被傳送到數(shù)字處理模塊185以在數(shù)字域中進(jìn)一步處理。數(shù)字處理模塊185輸出數(shù)字圖像輸出190，所述數(shù)字圖像輸出190是模擬圖像輸入151的數(shù)字表示?！愣?光與像素陣列160的每個(gè)像素161相互作用作為模擬信息。像素161成行成列設(shè)置，這有效地限定像素陣列160的分辨率，并且影響被圖像處理系統(tǒng)150轉(zhuǎn)換成數(shù)字圖像輸出190的模擬圖像輸入151的量。這種類型的轉(zhuǎn)換的各種架構(gòu)通常分為兩類。根據(jù)其中一類，選擇和多路復(fù)用每行像素161的列數(shù)據(jù)，利用串行ADC方法將多路復(fù)用的數(shù)據(jù)轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)。根據(jù)另一類，每行的數(shù)據(jù)由列并行ADC過(guò)程列向(column-wise)并行地轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)。圖IB示出了上述第二類。 在像素陣列160處檢測(cè)模擬圖像輸入151。行控制模塊155選擇每行的數(shù)據(jù)并將數(shù)據(jù)傳送到一組列ADC 170。每個(gè)列ADC 170根據(jù)列控制模塊175并行地處理行向(row-wise)數(shù)據(jù)的一列(即，一個(gè)像素161)，以產(chǎn)生針對(duì)行的相應(yīng)數(shù)字?jǐn)?shù)據(jù)。行控制模塊155和列控制模塊175可以由數(shù)字控制模塊165進(jìn)一步控制。用于執(zhí)行模數(shù)轉(zhuǎn)換的列并行ADC中有不同的結(jié)構(gòu)可用。其中一種方法是已知的“單斜率”ADC。根據(jù)一個(gè)示例性的單斜率ADC方法，由基準(zhǔn)發(fā)生器模塊180產(chǎn)生的基準(zhǔn)信號(hào)以特定的斜率斜坡變化，并且與由相應(yīng)的像素161所接收的模擬圖像輸入151產(chǎn)生的像素信號(hào)相比較。列ADC 170檢測(cè)斜坡信號(hào)與像素信號(hào)相交的相交點(diǎn)。可以利用模擬或數(shù)字技術(shù)來(lái)檢測(cè)所述相交點(diǎn)。例如，各個(gè)實(shí)施例可以使用數(shù)字技術(shù)(例如，計(jì)數(shù)器)來(lái)確定與所述相交點(diǎn)相對(duì)應(yīng)的值。基準(zhǔn)發(fā)生器模塊180通常與所有的列ADC 170全局地耦合，使得列ADC 170共享公共的基準(zhǔn)信號(hào)。顯然，數(shù)字輸出的準(zhǔn)確性可能受到相交點(diǎn)的準(zhǔn)確檢測(cè)的影響，而相交點(diǎn)的準(zhǔn)確檢測(cè)又受到基準(zhǔn)電平的移動(dòng)的影響。例如，基準(zhǔn)電平可以在像素161與像素161之間發(fā)生變化，和/或可以根據(jù)電源的波動(dòng)(如噪聲)而移動(dòng)。因?yàn)榛鶞?zhǔn)信號(hào)在列ADC 170之間被共享且列ADC 170并行地作用于每行，因此基準(zhǔn)信號(hào)中的移動(dòng)傾向于引起行向效應(yīng)(本文稱為行向噪聲)。除了行向噪聲之外，列ADC 170可能經(jīng)歷列向噪聲。具體地，列ADC 170通?？赡芙?jīng)歷數(shù)個(gè)列固定模式噪聲(CFPN)源，諸如像素源極跟隨器、列比較器、計(jì)數(shù)器和線存儲(chǔ)器定時(shí)中的變化，時(shí)鐘和在ADC陣列上的斜坡信號(hào)的歪斜(skew)等。例如，工藝變化可能造成電路部件從一個(gè)列ADC 170到另一個(gè)列ADC 170出現(xiàn)略微不同，從而造成列ADC 170具有略微不同的觸發(fā)點(diǎn)、滯后、延遲等。因?yàn)榱蠥DC 170被所有的行共享，因此CFPN會(huì)傳播經(jīng)過(guò)這些行，影響數(shù)字圖像輸出190。列ADC 170彼此之間的校準(zhǔn)可以減輕CFPN源的影響。相應(yīng)地，通常的列ADC 170可以使用模擬和/或數(shù)字相關(guān)雙采樣(CDS)方法。例如，模擬CDS可以消除像素源跟隨器偏移，而數(shù)字CDS可以消除其它偏移。
圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例性列并行模數(shù)轉(zhuǎn)換器配置的框圖。參見(jiàn)圖2，示出了像素陣列200和ADC陣列210。像素陣列200可以包括像素元件201和開關(guān)元件202。像素元件201可以包括輸出例如與像素元件201所檢測(cè)到的光量成比例的電壓的合適的電路。像素元件201可以對(duì)入射光的特定波長(zhǎng)敏感。ADC陣列210可以包括例如ADC元件211的陣列，其中，每個(gè)ADC元件211可以對(duì)應(yīng)于像素元件201的列。ADC元件211的輸出可以儲(chǔ)存在存儲(chǔ)器塊212中。在操作中，來(lái)自例如控制邏輯130(圖1A)的合適的控制信號(hào)可以將開關(guān)元件202使能為適當(dāng)?shù)財(cái)嚅_和閉合，使得來(lái)自特定像素元件201的輸出電壓被傳送到ADC陣列210。相應(yīng)地，對(duì)于列Column_l至Column_m中的每個(gè),可以是在全部的行Row_l至Row_n中只有一個(gè)特定的開關(guān)元件202閉合，使得來(lái)自相應(yīng)的像素元件201的輸出電壓被傳送到ADC陣列 210。從列Column_l至Column_m中的像素元件201之一而來(lái)的輸出電壓可以被相應(yīng)的ADC元件211轉(zhuǎn)換成等效的數(shù)字值。然而，由于存在多個(gè)ADC元件211，可能需要校準(zhǔn)每個(gè)ADC元件211，使得每個(gè)ADC元件211針對(duì)給定的輸入而輸出相似的數(shù)字值。可以定期地進(jìn) 行校準(zhǔn)，例如，在行掃描時(shí)間期間進(jìn)行一次校準(zhǔn)或在幀期間進(jìn)行一次校準(zhǔn)。用于校準(zhǔn)的特定時(shí)段可以依設(shè)計(jì)和/或?qū)嵤┓绞蕉?。圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。參見(jiàn)圖3，示出了 ADC元件300，所述ADC元件300可以與ADC元件211相似，包括比較器310、計(jì)數(shù)器320、校準(zhǔn)存儲(chǔ)器330、以及存儲(chǔ)器塊340。比較器310可以具有來(lái)自例如像素陣列200的像素信號(hào)PXL和來(lái)自例如控制邏輯130的斜坡信號(hào)RMP作為輸入。比較器可以比較輸入信號(hào)PXL和RMP，并且在斜坡信號(hào)RMP與像素信號(hào)PXL基本上彼此相等時(shí)斷言(assert) —輸出Cmp_0ut。計(jì)數(shù)器320可以是接收來(lái)自例如控制邏輯130的加載信號(hào)LD、使能信號(hào)EN、清除信號(hào)CLR和時(shí)鐘信號(hào)CLK的增序計(jì)數(shù)器(up-counter)。諸如LD、EN、CLR、CLK等的各種命令信號(hào)沒(méi)有在圖3中示出。如果需要，計(jì)數(shù)器320可以被加載一值，并且在被使能信號(hào)使能時(shí)利用時(shí)鐘信號(hào)的每個(gè)上升沿從加載的值開始計(jì)數(shù)。清除信號(hào)CLR可以等效于加載給計(jì)數(shù)器為O的值。校準(zhǔn)儲(chǔ)存器330可以包括用于儲(chǔ)存校準(zhǔn)值的合適的電路。校準(zhǔn)存儲(chǔ)器330可以包括例如具有反相輸出和非反相輸出的電路。所述校準(zhǔn)值可以借助從例如控制邏輯130接收的加載信號(hào)LD而被加載到計(jì)數(shù)器320中。存儲(chǔ)塊器340可以包括用于儲(chǔ)存與輸入像素信號(hào)相對(duì)應(yīng)的數(shù)字值的合適的電路，其中所述數(shù)字值是計(jì)數(shù)器320的輸出。存儲(chǔ)器塊340可以根據(jù)實(shí)施方式而具有不同的大小。存儲(chǔ)塊器340可以例如足夠大以保持與像素的行相對(duì)應(yīng)的數(shù)字值。在操作中，可以存在用于ADC元件300的操作的兩個(gè)階段。其中一個(gè)階段為校準(zhǔn)階段，而另一個(gè)階段為轉(zhuǎn)換階段。在校準(zhǔn)階段期間，比較器可以經(jīng)由來(lái)自例如控制邏輯130的復(fù)位信號(hào)或自動(dòng)歸零信號(hào)AZ而被復(fù)位，且像素信號(hào)PXL可以被設(shè)置到校準(zhǔn)電壓。校準(zhǔn)電壓可以來(lái)自例如像素陣列200，其中可以閉合另外的開關(guān)元件202以將校準(zhǔn)電壓輸出到相應(yīng)的ADC元件211。校準(zhǔn)電壓可以例如在比較器310的制造期間就已經(jīng)被確定。計(jì)數(shù)器320分別經(jīng)由清除信號(hào)CLR和使能信號(hào)EN而被清零和被使能為計(jì)數(shù)。輸入斜坡信號(hào)RMP可以開始斜坡下降，計(jì)數(shù)器320可以經(jīng)由運(yùn)行的時(shí)鐘信號(hào)CLK開始計(jì)數(shù)。當(dāng)斜坡信號(hào)RMP是與輸入信號(hào)PXL的電壓基本上相同的電壓時(shí)，比較器310斷言其輸出信號(hào)Cmp_Out。來(lái)自比較器310的被斷言的輸出信號(hào)Cmp_Out可以用來(lái)將計(jì)數(shù)器320的計(jì)數(shù)禁止。來(lái)自計(jì)數(shù)器320的計(jì)數(shù)然后被保存在校準(zhǔn)存儲(chǔ)器330中。當(dāng)在轉(zhuǎn)換階段期間將輸入信號(hào)PXL轉(zhuǎn)換成等效的數(shù)字值時(shí)，儲(chǔ)存的此計(jì)數(shù)可以用于校準(zhǔn)偏移。另外，本發(fā)明的各個(gè)實(shí)施例可以允許計(jì)數(shù)器320在運(yùn)行的時(shí)鐘信號(hào)CLK的第一周期之后開始計(jì)數(shù)。相應(yīng)地，計(jì)數(shù)器320根據(jù)從斜坡信號(hào)RMP開始到斜坡信號(hào)RMP與輸入信號(hào)PXL具有基本上相同電壓的這段時(shí)間之內(nèi)的k個(gè)實(shí)際的CLK周期而計(jì)數(shù)出為k的計(jì)數(shù)值。然后計(jì)數(shù)值k被儲(chǔ)存在校準(zhǔn)存儲(chǔ)器330中。在轉(zhuǎn)換階段期間，校準(zhǔn)存儲(chǔ)器330中所儲(chǔ)存的計(jì)數(shù)k的反相值_k可以被加載到計(jì)數(shù)器320中。因此，在轉(zhuǎn)換階段期間，計(jì)數(shù)器320首先對(duì)校準(zhǔn)偏移計(jì)數(shù)以到達(dá)為O的計(jì)數(shù)，然后從O開始計(jì)數(shù)以將輸入信號(hào)PXL轉(zhuǎn)換成自動(dòng)地考慮了偏移的等效的數(shù)字值。圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換的示例性系統(tǒng)的框圖。參見(jiàn)圖4，示出了 ADC元件400，所述ADC元件400可以與ADC元件211相似，包括比較器410、計(jì)數(shù)器 420和存儲(chǔ)器430。比較器410、計(jì)數(shù)器420和存儲(chǔ)器430可以與參照?qǐng)D3描述的相應(yīng)模塊相似。這里仍舊沒(méi)有示出各種命令信號(hào)。圖5是一個(gè)示例性的增序紋波計(jì)數(shù)器(ripple up counter)。參見(jiàn)圖5,示出了簡(jiǎn)單的紋波計(jì)數(shù)器，其包括D觸發(fā)器510、520、530。輸入時(shí)鐘可以驅(qū)動(dòng)第一 D觸發(fā)器510，非反相輸出Q可以是計(jì)數(shù)器的最低有效位BitO。D觸發(fā)器510的反相輸出Qn是用于下一 D觸發(fā)器520的時(shí)鐘信號(hào)。D觸發(fā)器520的Q輸出是下一最低有效位Bitl?？梢葬槍?duì)需要數(shù)目的計(jì)數(shù)位在電路中增加另外的D觸發(fā)器。雖然已經(jīng)描述了異步計(jì)數(shù)器，但是本發(fā)明不局限于此。例如，還可以使用同步計(jì)數(shù)器。然而，同步計(jì)數(shù)器可能比異步計(jì)數(shù)器需要更多的電路。此外，未示出計(jì)數(shù)器的各種特征。例如，根據(jù)應(yīng)用，可能期望計(jì)數(shù)器能夠加載開始計(jì)數(shù)所起始的值，能夠?qū)⒂?jì)數(shù)器清零，以及具有使能信號(hào)以控制計(jì)數(shù)器。圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于模數(shù)轉(zhuǎn)換系統(tǒng)600的一個(gè)示例性系統(tǒng)的電路圖。參見(jiàn)圖6，模數(shù)轉(zhuǎn)換系統(tǒng)600可以包括像素單元601 (與圖IB中的像素161相似)、列并行ADC 602 (可以與圖IB的ADC陣列170中的ADC、或者圖2的ADC陣列210中的ADC211相似)、計(jì)數(shù)器620和存儲(chǔ)器630。根據(jù)本發(fā)明的一個(gè)實(shí)施例，圖6所示的像素單元601是四個(gè)晶體管的圖像傳感器結(jié)構(gòu)。然而，本發(fā)明并非限制于此。其它的晶體管配置也可以充分地輸出像素輸出信號(hào)PXL?？梢酝ㄟ^(guò)將高狀態(tài)輸入信號(hào)斷言至行選擇(ROW SELECT)來(lái)選擇圖IB的像素陣列160的多個(gè)像素單元161之中的特定像素單元。當(dāng)?shù)蜖顟B(tài)信號(hào)被輸入至像素復(fù)位(PIXEL SELECT)時(shí)，與輸入至光電二極管605的光圖像相對(duì)應(yīng)的模擬電壓信號(hào)被輸出作為像素輸出信號(hào)PXL0當(dāng)輸入高狀態(tài)信號(hào)作為像素復(fù)位(PIXEL SELECT)時(shí)，復(fù)位電壓Vrst被輸出作為像素輸出信號(hào)PXL。被輸出作為PXL的復(fù)位電壓Vrst可以表不暗狀態(tài),其中沒(méi)有來(lái)自光電二極管605的模擬信號(hào)分量被斷言至像素輸出信號(hào)PXL。在圖6中，示出了單級(jí)比較器元件601，其可以與比較器元件211相似，包括比較器610，耦合電容器Cl、C2，以及開關(guān)元件SWl、SW2。盡管圖6示出的是單級(jí)比較器610，但是本發(fā)明并不限制于此?？梢允褂冒▋杉?jí)或其它多級(jí)的各種類型的比較器(無(wú)論是單端的或差分的)來(lái)比較兩個(gè)輸入信號(hào)的電壓電平。 從所有的像素都始終處在復(fù)位模式的校準(zhǔn)行開始(即，施加Vrst到比較器的PXL輸入)，現(xiàn)在參照?qǐng)D6和圖7，可以閉合開關(guān)元件SWl和SW2，從而通過(guò)利用在t0從例如控制邏輯130輸出的命令A(yù)Z將比較器610自動(dòng)歸零以將比較器610的輸入PXL和RMP復(fù)位到已知狀態(tài)而開始校準(zhǔn)階段。通過(guò)將高狀態(tài)信號(hào)斷言至像素復(fù)位(PIXEL SELECT)，像素元件601保持在暗態(tài)，或者防止來(lái)自光電二極管605的模擬信號(hào)被斷言至比較器610。而是，將復(fù)位電壓Vrst斷言至比較器610的PXL輸入，在節(jié)點(diǎn)A處會(huì)出現(xiàn)自動(dòng)歸零電壓Vaz。校準(zhǔn)行在圖9中示出并且涉及t0_t7期間所執(zhí)行的校準(zhǔn)操作，其中復(fù)位電壓Vrst始終被斷言至比較器的PXL輸入。執(zhí)行第一斜坡下降的時(shí)間段tl-t4被稱為校準(zhǔn)階段，而時(shí)間段t4-t7被稱為轉(zhuǎn)換階段。將具有斜坡開始電壓VrampO的斜坡信號(hào)斷言至比較器610的輸入RMP。在比較器610的節(jié)點(diǎn)B輸入處被施加等于自動(dòng)歸零電壓Vaz與比較器偏移電壓Vos之和(即， Vaz+Vos)的電壓。Vos是ADC中存在的偏移電壓，Vos是導(dǎo)致CFPN的分量，除非在轉(zhuǎn)換階段減去了 Vos分量。圖7是示出理想的校準(zhǔn)過(guò)程的時(shí)序圖。為了校準(zhǔn)列并行ADC中的比較器，將像素復(fù)位設(shè)置為高狀態(tài)，使得沒(méi)有像素信號(hào)施加給比較器。在to，通過(guò)將開關(guān)SW1、SW2閉合將比較器自動(dòng)歸零(即，AZ = I)。然后，施加復(fù)位電壓Vrst (表示像素的暗圖像)到比較器的PXL輸入。施加具有斜坡開始電壓VrmpO的斜坡信號(hào)到比較器的RMP輸入。于是，節(jié)點(diǎn)A處的電壓是自動(dòng)歸零電壓Vaz，而節(jié)點(diǎn)B處的電壓是Vaz+Vos。如圖7所示，通過(guò)在tl將自動(dòng)歸零信號(hào)AZ復(fù)位到低狀態(tài)來(lái)繼續(xù)校準(zhǔn)階段，這是將開關(guān)SWl和SW2斷開的結(jié)果。在t2，斜坡信號(hào)從斜坡開始電壓VrampO開始每個(gè)時(shí)鐘周期CLK斜坡下降一個(gè)步進(jìn)電壓Vstep。在本發(fā)明的一個(gè)實(shí)施例中,斜坡下降操作會(huì)繼續(xù)直到達(dá)到預(yù)定的時(shí)鐘周期數(shù)目m。也就是說(shuō)，斜坡下降操作將會(huì)持續(xù)直到t4，因?yàn)樵趖2-t4之間輸入到計(jì)數(shù)器620的時(shí)鐘周期總數(shù)目為m。然而，在t3，比較器610的輸入節(jié)點(diǎn)A和B處的電壓相等，這會(huì)導(dǎo)致比較器610將比較器輸出信號(hào)Cmp_0ut從高狀態(tài)觸發(fā)到低狀態(tài)。而這又將導(dǎo)致計(jì)數(shù)器620停止計(jì)數(shù)并且在存儲(chǔ)器630處儲(chǔ)存計(jì)數(shù)值kl。然后計(jì)數(shù)值kl被轉(zhuǎn)換成_kl，并且被加載回計(jì)數(shù)器620中。通過(guò)在t5執(zhí)行第二斜坡下降操作來(lái)繼續(xù)校準(zhǔn)過(guò)程。第二斜坡下降操作執(zhí)行M個(gè)時(shí)鐘周期，其中M大于m。在t6，斜坡信號(hào)從斜坡開始電壓VrampO開始每個(gè)時(shí)鐘周期CLK斜坡下降一個(gè)步進(jìn)電壓Vstep，直到達(dá)到預(yù)定的時(shí)鐘周期數(shù)目M。因此，斜坡下降操作將會(huì)繼續(xù)直到t7，因?yàn)樵趖5-t7之間輸入到計(jì)數(shù)器620的時(shí)鐘周期總數(shù)目為M。然而，在t6，比較器610的輸入節(jié)點(diǎn)A和B處的電壓相等，這會(huì)導(dǎo)致比較器610將比較器輸出信號(hào)Cmp_0ut從高狀態(tài)觸發(fā)到低狀態(tài)。而這又將導(dǎo)致計(jì)數(shù)器620在t6停止計(jì)數(shù)。在t5與t6之間的時(shí)間段，計(jì)數(shù)器620計(jì)數(shù)了總共k2個(gè)時(shí)鐘周期。對(duì)于所述第二計(jì)數(shù)操作，計(jì)數(shù)器620被預(yù)先設(shè)置成具有計(jì)數(shù)值-kl。因此，最終的計(jì)數(shù)值等于k2-kl。在理想的情況下，k2等于kl，因?yàn)榈谝恍逼潞偷诙逼碌男甭氏嗟?。?dāng)O = k2-kl時(shí)，ADC 600的比較器610中出現(xiàn)的偏移電壓Vos被抵消。然而，在實(shí)際操作情況中不會(huì)總是重復(fù)出現(xiàn)如上參照?qǐng)D7所述的理想情況。參見(jiàn)圖8，可能會(huì)出現(xiàn)這樣的情況，其中在比較器的輸入節(jié)點(diǎn)B處可能出現(xiàn)負(fù)偏移電壓(即，Vos< O)。于是，如圖8所示，在tO至t7之間的校準(zhǔn)階段中的所有方面期間，出現(xiàn)在輸入節(jié)點(diǎn)A處的自動(dòng)歸零電壓Vaz會(huì)高于出現(xiàn)在比較器610的輸入節(jié)點(diǎn)B處的最大電壓(為Vaz+Vos，其中 Vos < O)。這是很有問(wèn)題的，因?yàn)楸容^器610的輸入節(jié)點(diǎn)A和B處的電壓將永遠(yuǎn)不會(huì)在時(shí)間段t2-t4和時(shí)間段t5-t7的斜坡下降操作期間相交。因此，在t2-t4的第一斜坡下降期間，計(jì)數(shù)器將計(jì)數(shù)m個(gè)時(shí)鐘周期(即，kl = m)，而在t5-t7的第二斜坡下降期間，計(jì)數(shù)器將計(jì)數(shù)M個(gè)時(shí)鐘周期(S卩，k2 =M)。這導(dǎo)致第一計(jì)數(shù)值kl不等于第二計(jì)數(shù)值k2。更具體而言，k2-kl大于O (或M-m > O)，這意味著在比較器610的輸入節(jié)點(diǎn)B處出現(xiàn)的偏移Vos不能被抵消。比較器輸出Cmp_0ut將保持在高狀態(tài)，并且將不會(huì)在t0-t7的校準(zhǔn)階段期間中的任何時(shí)間被觸發(fā)到低狀態(tài)。在另一個(gè)有問(wèn)題的情況中，如圖9所示，節(jié)點(diǎn)A和B處的電壓可能不會(huì)在t2_t4的第一斜坡下降時(shí)間段期間相交，而僅在t5-t7的第二斜坡下降時(shí)間段期間的t6處相交。由于k2大于kl,其中，kl = m,因此,ADCout等于k2_m,其中k2_m > O。因此,不能抵消Vos。 為了克服這些問(wèn)題，如下參照?qǐng)D10至圖12描述的本發(fā)明的一個(gè)實(shí)施例利用初始校準(zhǔn)偏移電壓VcalO。也就是說(shuō)，參照?qǐng)D10A，另外引入了為VcalO的初始校準(zhǔn)偏移電壓。取代施加斜坡開始電壓VrampO到比較器610的RMP輸入地，在校準(zhǔn)階段期間將VrampO-VcalO斷言至比較器610的RMP輸入。在時(shí)間段tO-tl之間的自動(dòng)歸零操作期間，在比較器610的輸入節(jié)點(diǎn)A處會(huì)出現(xiàn)自動(dòng)歸零電壓Vaz (見(jiàn)圖10A)，而在比較器610的輸入節(jié)點(diǎn)B處會(huì)出現(xiàn)偏移電壓Vos與自動(dòng)歸零電壓Vaz之和(即，Vaz+Vos)。當(dāng)如圖IOB所示比較器610退出自動(dòng)歸零操作時(shí)(S卩，開關(guān)SWl和SW2斷開)，節(jié)點(diǎn)RMP上升回到VrampO，而PXL保持在Vrst。結(jié)果，在比較器610的輸入節(jié)點(diǎn)A處會(huì)出現(xiàn)自動(dòng)歸零電壓Vaz，而在比較器610的輸入節(jié)點(diǎn)B處會(huì)出現(xiàn)自動(dòng)歸零電壓Vaz、偏移電壓Vo s以及初始校準(zhǔn)電壓VcalO之和(即，Vaz+Vos+VcalO)。這在時(shí)間段tl_t2中示出。在選擇初始校準(zhǔn)電壓值VcalO時(shí),選擇足夠大的能夠?qū)е碌谝挥?jì)數(shù)值kl達(dá)到m的VcalO值。換言之，如圖11的時(shí)間段t2-t4所示，輸入節(jié)點(diǎn)B處的第一斜坡下降電壓將不會(huì)與比較器610的輸入節(jié)點(diǎn)A處的Vaz電壓相交。在t4的m個(gè)時(shí)鐘周期結(jié)束時(shí)，輸入節(jié)點(diǎn)B處的電壓會(huì)高于在比較器610的輸入節(jié)點(diǎn)A處出現(xiàn)的Vaz電壓。在圖11的t4處節(jié)點(diǎn)A和節(jié)點(diǎn)B處的電壓之差用Vdeita表示。然后在時(shí)間段t5_t7期間將第二斜坡下降操作執(zhí)行M個(gè)時(shí)鐘周期，其中M大于m。因?yàn)镸大于m，節(jié)點(diǎn)B處的第二斜坡下降電壓將在t6與節(jié)點(diǎn)A處的Vaz電壓相交。在t6，輸出的比較器電壓Cmp_0ut將觸發(fā)到低狀態(tài)，并且將計(jì)數(shù)器620觸發(fā)為停止計(jì)數(shù)操作。在t6，為k2-m的計(jì)數(shù)值會(huì)被儲(chǔ)存在計(jì)數(shù)器620中?？梢酝ㄟ^(guò)將步進(jìn)電壓Vstep乘以k2與m個(gè)時(shí)鐘周期之差來(lái)計(jì)算在t4處的差值電壓Vdelta,即，Vdelta = (k2_m) * Vstep?？梢圆捎眠@種方式來(lái)計(jì)算Vdelta,是因?yàn)榈谝恍逼孪陆惦妷汉偷诙逼孪陆惦妷旱男甭适窍嗤?。在?jì)算Vdelta時(shí)，可以確定最終校準(zhǔn)電壓VcalF(圖12)以保證如圖11所示的在比較器610的輸入節(jié)點(diǎn)A處的電壓曲線能夠向下移位，使得第一斜坡下降電壓將在t4與輸入節(jié)點(diǎn)A處的Vaz電壓充分地相交。為了做到這點(diǎn)，可以將最終校準(zhǔn)電壓VcalF確定為初始校準(zhǔn)電壓VcalO和差值電壓Vdelta加上一個(gè)小的額外電壓Vextra之和，即VcalF =VcalO+Vdelta+Vextra。另外，選擇m使得m大于陣列的多個(gè)ADC之中的最大ADC輸出值與最小ADC輸出值之差(即,ADCoutmax-ADCoutmin < m)。也就是說(shuō)，時(shí)鐘周期m大于在ADC陣列中的每個(gè)列并行ADC處確定的所有ADCout值的最大值到最小值范圍。然而，如果ADCoutmax-ADCoutmin>=m，則應(yīng)當(dāng)使m增加并且重復(fù)如上參照?qǐng)D11所述的操作。于是，從ADC陣列中的具有最大ADC輸出值A(chǔ)DCoutmax的ADC元件確定Vdelta是有利的?？梢酝ㄟ^(guò)以下公式來(lái)計(jì)算差值電壓Vextra Vextra < [m-(ADCoutmax-ADCoutmin)] * Vstep
現(xiàn)在再次參照?qǐng)D12，在確定最終校準(zhǔn)電壓VcalF時(shí)，ADC已為有效的行操作做好了準(zhǔn)備。在有效的行操作中，利用在比較器的PXL輸入處引入的實(shí)際的像素模擬信號(hào)和在比較器的RMP輸入處斷言的最終校準(zhǔn)電壓VcalF來(lái)執(zhí)行與參照?qǐng)D7描述的校準(zhǔn)階段相似的操作。例如，在tl-t4期間(假設(shè)是轉(zhuǎn)換階段而不是校準(zhǔn)階段)，在PXL輸入處的電壓等于像素的復(fù)位電壓Vrst，并且在t4-t7期間，PXL輸入處的電壓等于在PXL處引入的實(shí)際的像素模擬信號(hào)Vsignal。然而，本發(fā)明不限制于要求單獨(dú)的校準(zhǔn)存儲(chǔ)器，諸如330。可以將相同的校準(zhǔn)階段操作構(gòu)思應(yīng)用于沒(méi)有校準(zhǔn)存儲(chǔ)器330的ADC元件400。下面將根據(jù)本發(fā)明的一個(gè)實(shí)施例參照?qǐng)D13至圖17詳細(xì)描述不使用單獨(dú)的校準(zhǔn)存儲(chǔ)器330的校準(zhǔn)階段操作。參見(jiàn)圖13，因?yàn)闆](méi)有單獨(dú)的校準(zhǔn)存儲(chǔ)器，所以計(jì)數(shù)操作直到節(jié)點(diǎn)A和B處的電壓相等之后(即，在t3)才開始。在理想的情況中，如圖13所示，節(jié)點(diǎn)B處的電壓是自動(dòng)歸零電壓Vaz和偏移電壓Vos之和(即，Vaz+Vos)。當(dāng)B處的電壓在t3斜坡下降到Vaz時(shí),計(jì)數(shù)器620將開始計(jì)數(shù)直到在t4輸入第m個(gè)時(shí)鐘周期為止。在t3-t4期間輸入的總時(shí)鐘周期為m-kl,因而在計(jì)數(shù)器620中保留為m-kl的計(jì)數(shù)值。然后，現(xiàn)在參照?qǐng)D14，在t5_t7期間執(zhí)行第二斜坡下降，在這種情況下，計(jì)數(shù)器開始在t5-t6期間計(jì)數(shù)。在t5-t6期間輸入k2個(gè)時(shí)鐘周期。計(jì)數(shù)器620從m_kl開始計(jì)數(shù)k2個(gè)時(shí)鐘周期。因此，ADCout是k2+m-kl，并且由于kl = k2——因?yàn)樵趖2_t4期間和t5_t7期間的第一斜坡和第二斜坡的斜率相同，因此ADCout等于m( S卩，ADCout = m)。為m的最終計(jì)數(shù)值會(huì)被輸出到存儲(chǔ)器430并且表明已抵消不希望的偏移電壓Vos。然而，實(shí)際的操作環(huán)境并非總是理想的。參見(jiàn)與上面參照?qǐng)D8描述的非理想情況相似的情況，在ADC元件中出現(xiàn)負(fù)偏移電壓(B卩，￥08<0)，使得比較器輸出信號(hào)0^_0機(jī)將永遠(yuǎn)不會(huì)改變狀態(tài)以開始計(jì)數(shù)操作。計(jì)數(shù)器420將不會(huì)在第一斜坡下降(即，見(jiàn)t4)期間進(jìn)行計(jì)數(shù)，而是將在t5-t7期間的第二斜坡下降期間計(jì)數(shù)到M。于是，所述非理想情況在ADC輸出信號(hào)ADCout等于M時(shí)——其中M大于m(即，ADCout = M，其中M > m)——被識(shí)別出來(lái)。因?yàn)锳DC輸出信號(hào)ADCout不等于m，因此不能抵消導(dǎo)致諸如CFPN的不希望的噪聲的偏移電壓Vos。參見(jiàn)圖15，它是如上面參照?qǐng)D9所描述的另一種非理想情況，它可以是這樣的情況偏移電壓Vos太大以至于不能在t2_t4期間的第一斜坡下降階段期間執(zhí)行計(jì)數(shù)操作，而是在t5-t7期間的第二斜坡下降階段期間執(zhí)行計(jì)數(shù)操作。計(jì)數(shù)器420將不在第一斜坡下降期間(即，在t4)計(jì)數(shù)，而是將在t5-t7期間的第二斜坡下降期間計(jì)數(shù)到k2，其中k2 > m。于是，這種非理想的情況在ADC輸出信號(hào)ADCout等于k2時(shí)——其中k2大于m(即，ADCout=k2，其中k2 > m)——被識(shí)別出來(lái)。因?yàn)闉閗2的ADC輸出信號(hào)ADCout不等于m，因此在這種非理想情況下不能抵消導(dǎo)致諸如CFPN的不希望的噪聲的偏移電壓Vos。為了克服這些問(wèn)題，下面參照?qǐng)D16至17描述的本發(fā)明的一個(gè)實(shí)施例利用初始校準(zhǔn)偏移電壓VcalO。也就是，參照?qǐng)D16，除了將斜坡開始電壓VrampO引入到比較器的RMP輸入之外，另外還引入了為VcalO的初始校準(zhǔn)偏移電壓(即，在校準(zhǔn)階段將VrampO-VcalO斷言至比較器的RMP輸入)。在時(shí)間段tO-tl之間的自動(dòng)歸零操作期間，在比較器的輸入節(jié)點(diǎn)A處(見(jiàn)圖16的A)會(huì)出現(xiàn)自動(dòng)歸零電壓Vaz，在比較器的輸入節(jié)點(diǎn)B處(見(jiàn)圖16的B)會(huì)出現(xiàn)自動(dòng)歸零電壓Vaz與偏移電壓Vos之和(即，Vaz+Vos)。當(dāng)比較器退出自動(dòng)歸零操作時(shí)(即，開關(guān)SWl和SW2斷開)，如圖IOB所示，比較器的PXL輸入處的電壓保持Vrst，而比較器的RMP輸入處的電壓上升到VrampO。這導(dǎo)致在比較器的輸入節(jié)點(diǎn)A處出現(xiàn)自動(dòng)歸零電壓Vaz，而在比較器的輸入節(jié)點(diǎn)B處出現(xiàn)自動(dòng)歸零電壓 Vaz、偏移電壓Vos和初始校準(zhǔn)電壓VcalO之和(即，Vaz+Vos+VcalO)。這在圖16的時(shí)間段tl-t2中示出。在選擇初始校準(zhǔn)電壓值VcalO時(shí)，VcalO的值被選擇為有可能導(dǎo)致不開始在t4的第一計(jì)數(shù)操作。換言之，如圖11的時(shí)間段t2-t4所示，輸入節(jié)點(diǎn)B處的第一斜坡下降電壓將不會(huì)與比較器的輸入節(jié)點(diǎn)A處出現(xiàn)的Vaz電壓相交。在t4處的m個(gè)時(shí)鐘周期的終止處，輸入節(jié)點(diǎn)B的電壓高于出現(xiàn)在比較器的輸入節(jié)點(diǎn)A處的Vaz電壓。在圖16的t4處節(jié)點(diǎn)A和B處的電壓之差表示成Vdelta。然后，在時(shí)間段t5_t7期間將第二斜坡下降操作執(zhí)行M個(gè)時(shí)鐘周期，其中，M大于m。因?yàn)镸大于m，故在t6處節(jié)點(diǎn)B處的第二斜坡下降電壓將與節(jié)點(diǎn)A處的Vaz電壓相交。在t6處，輸出的比較器電壓Cmp_0ut將從高狀態(tài)觸發(fā)到低狀態(tài)，并且觸發(fā)計(jì)數(shù)器停止計(jì)數(shù)操作。在t6，為k2的計(jì)數(shù)值被儲(chǔ)存在計(jì)數(shù)器中。在t4處的差值電壓Vdelta可以通過(guò)將步進(jìn)電壓Vstep乘以k2與m個(gè)時(shí)鐘周期之差來(lái)計(jì)算，即Vdelta = (k2_m) * Vstep。可以以此方式計(jì)算Vdelta,是因?yàn)榈谝恍逼孪陆惦妷汉偷诙逼孪陆惦妷旱男甭氏嗤?。在?jì)算Vdelta時(shí)，可以確定最終校準(zhǔn)電壓VcalF以保證比較器的輸入節(jié)點(diǎn)A處的電壓能夠向下移位，使得第一斜坡下降電壓將在t4與輸入節(jié)點(diǎn)A處的Vaz電壓充分地相交。為此，參照?qǐng)D17，可以通過(guò)將初始校準(zhǔn)電壓VcalO減去差值電壓Vdelta與一小的額外電壓Vextra之和來(lái)確定最終校準(zhǔn)電壓，即，VcalF = VcalO- (Vdelta+Vcxtra)。另外，選擇m使得m大于陣列的多個(gè)ADC之中的最大ADC輸出值與最小ADC輸出值之差(即，ADCoutmax-ADCoutmin < m)。也就是說(shuō)，時(shí)鐘周期m大于在ADC陣列中的每個(gè)列并行ADC處所確定的所有ADCout值中的最大值到最小值范圍。然而，如果ADCoutmax-ADCoutmin >= m,則應(yīng)當(dāng)使m增加，且重復(fù)上面參照?qǐng)D16所描述的操作。于是，通過(guò)ADC陣列中的具有最大ADC輸出值A(chǔ)DCoutmax的ADC元件確定Vdelta是有利的。差值電壓Vextra可以通過(guò)以下公式來(lái)計(jì)算
Vextra < [m_(ADCoutmax-ADCoutmin)] * Vstep現(xiàn)在再次參照?qǐng)D17，在確定最終校準(zhǔn)電壓VcalF時(shí)，ADC做好有效行操作的準(zhǔn)備。在有效行操作中，利用在比較器的PXL輸入處引入的實(shí)際的像素模擬信號(hào)以及在比較器的RMP輸入處斷言的最終校準(zhǔn)電壓VcalF來(lái)執(zhí)行與參照?qǐng)D7所描述的校準(zhǔn)階段相似的操作。例如，在tl-t4期間(假設(shè)是轉(zhuǎn)換階段而不是校準(zhǔn)階段)，PXL輸入處的電壓等于像素的復(fù)位電壓Vrst，而在t4-t7期間，PXL輸入處的電壓等于在PXL處引入的實(shí)際的像素模擬信號(hào)Vsignal。盡管已經(jīng)結(jié)合某些實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是，在不脫離本發(fā)明的范圍的情況下，可以進(jìn)行各種變化和各種等同物替換。另外，在不脫離本發(fā) 明的范圍的情況下，可以進(jìn)行多種修改以將特定的情況或材料適用于本發(fā)明的構(gòu)思。因此，本發(fā)明并不限制于所公開的特定實(shí)施例，而是本發(fā)明將包括落入所附權(quán)利要求范圍之內(nèi)的所有實(shí)施例。
權(quán)利要求
1.一種使用模數(shù)轉(zhuǎn)換器的方法，包括以下步驟 在校準(zhǔn)周期期間，在自動(dòng)歸零時(shí)間段期間將自動(dòng)歸零電壓施加到所述模數(shù)轉(zhuǎn)換器中的比較器的第一輸入和第二輸入； 在所述自動(dòng)歸零時(shí)間段結(jié)束時(shí)，將第一校準(zhǔn)電壓增加到所述第二輸入； 確定在所述自動(dòng)歸零時(shí)間段結(jié)束時(shí)所述第二輸入處的電壓與能夠在所述模數(shù)轉(zhuǎn)換器的校準(zhǔn)階段期間在所述第二輸入處確定的最大電壓差之間的差值電壓； 確定大于所述差值電壓的校準(zhǔn)偏移電壓；以及 通過(guò)將所述第一校準(zhǔn)電壓減少所述校準(zhǔn)偏移電壓來(lái)產(chǎn)生第二校準(zhǔn)電壓，其中，在轉(zhuǎn)換周期期間施加所述第二校準(zhǔn)電壓到所述第二輸入。
2.如權(quán)利要求I所述的方法，包括以下步驟以穩(wěn)定的速率使所述第二輸入處的電壓減小預(yù)定的校準(zhǔn)時(shí)間。
3.如權(quán)利要求2所述的方法，包括以下步驟在所述預(yù)定的校準(zhǔn)時(shí)間期間，驗(yàn)證比較器輸出邏輯電平保持恒定，其中，該恒定的比較器輸出邏輯電平指示所述第二輸入處的電壓大于所述第一輸入處的電壓。
4.如權(quán)利要求I所述的方法，包括以下步驟在轉(zhuǎn)換周期的轉(zhuǎn)換階段和每個(gè)校準(zhǔn)階段的所述自動(dòng)歸零時(shí)間段結(jié)束時(shí)將所述校準(zhǔn)偏移電壓施加到所述第二輸入。
5.如權(quán)利要求4所述的方法，包括以下步驟以穩(wěn)定的速率使所述第二輸入處的電壓減小預(yù)定的校準(zhǔn)時(shí)間和預(yù)定的轉(zhuǎn)換時(shí)間。
6.如權(quán)利要求5所述的方法，其中，所述預(yù)定的校準(zhǔn)時(shí)間小于所述預(yù)定的轉(zhuǎn)換時(shí)間。
7.如權(quán)利要求5所述的方法，包括以下步驟在所述轉(zhuǎn)換周期的校準(zhǔn)階段期間，對(duì)用于將所述第二輸入處的電壓減小為小于所述第一輸入處的電壓所需的時(shí)鐘周期的偏移計(jì)數(shù)進(jìn)行計(jì)數(shù)。
8.如權(quán)利要求7所述的方法，其中，計(jì)數(shù)是向上計(jì)數(shù)。
9.如權(quán)利要求7所述的方法，其中，所述偏移計(jì)數(shù)是比用于將所述第二輸入處的電壓減小為小于所述第一輸入處的電壓所需的時(shí)鐘周期的數(shù)目小的計(jì)數(shù)。
10.如權(quán)利要求7所述的方法，包括以下步驟儲(chǔ)存所述偏移計(jì)數(shù)用于所述轉(zhuǎn)換階段。
11.如權(quán)利要求10所述的方法，包括以下步驟將所儲(chǔ)存的用于所述轉(zhuǎn)換周期的轉(zhuǎn)換階段的所述偏移計(jì)數(shù)的反相值加載于計(jì)數(shù)器，其中，通過(guò)使所述計(jì)數(shù)器從所存儲(chǔ)的所述偏移計(jì)數(shù)的反相值開始向上計(jì)數(shù)到0來(lái)消除所述模數(shù)轉(zhuǎn)換器中的電壓誤差，并且所述計(jì)數(shù)器在所述比較器改變其輸出邏輯電平時(shí)計(jì)數(shù)到最終計(jì)數(shù)，即所述第一輸入處的電壓的數(shù)字等效值。
12.如權(quán)利要求7所述的方法，包括以下步驟在所述轉(zhuǎn)換周期的校準(zhǔn)階段期間，對(duì)用于將所述第二輸入處的電壓減小為小于所述第一輸入處的電壓所需的時(shí)鐘周期的偏移計(jì)數(shù)進(jìn)行向下計(jì)數(shù)。
13.如權(quán)利要求12所述的方法，包括以下步驟在所述轉(zhuǎn)換周期的轉(zhuǎn)換階段向上計(jì)數(shù)，其中，所述計(jì)數(shù)器向上計(jì)數(shù)到0來(lái)消除在所述校準(zhǔn)階段檢測(cè)到的所述模數(shù)轉(zhuǎn)換器中的電壓誤差，并且所述計(jì)數(shù)器在所述比較器改變其輸出邏輯電平時(shí)計(jì)數(shù)到最終計(jì)數(shù)，即所述第一輸入處的電壓的數(shù)字等效值。
14.一種模數(shù)轉(zhuǎn)換器，包括所述模數(shù)轉(zhuǎn)換器中的比較器，其中，在校準(zhǔn)周期的自動(dòng)歸零時(shí)間段期間，施加自動(dòng)歸零電壓到所述比較器的第一輸入和第二輸入； 用于在所述自動(dòng)歸零時(shí)間段結(jié)束時(shí)將第一校準(zhǔn)電壓增加到所述第二輸入的電路； 用于確定在所述自動(dòng)歸零時(shí)間段結(jié)束時(shí)在所述第二輸入處的電壓與能夠在所述模數(shù)轉(zhuǎn)換器的校準(zhǔn)階段期間在所述第二輸入處確定的最大電壓差之間的差值電壓的電路； 用于確定大于所述差值電壓的校準(zhǔn)偏移電壓的電路；以及 用于通過(guò)將所述第一校準(zhǔn)電壓減少所述校準(zhǔn)偏移電壓來(lái)產(chǎn)生第二校準(zhǔn)電壓的電路，其中，在轉(zhuǎn)換周期期間施加所述第二校準(zhǔn)電壓到所述第二輸入。
15.如權(quán)利要求14所述的模數(shù)轉(zhuǎn)換器，其中，所述第二輸入處的電壓以穩(wěn)定的速率減小預(yù)定的校準(zhǔn)時(shí)間。
16.如權(quán)利要求15所述的模數(shù)轉(zhuǎn)換器，包括用于在所述預(yù)定的校準(zhǔn)時(shí)間期間驗(yàn)證比較器輸出邏輯電平保持恒定的電路，其中，該恒定的比較器輸出邏輯電平指示所述第二輸入處的電壓大于所述第一輸入處的電壓。
17.如權(quán)利要求14所述的模數(shù)轉(zhuǎn)換器，包括用于在轉(zhuǎn)換周期的轉(zhuǎn)換階段和每個(gè)校準(zhǔn)階段的所述自動(dòng)歸零時(shí)間段結(jié)束時(shí)將所述校準(zhǔn)偏移電壓施加到所述第二輸入的電路。
18.如權(quán)利要求15所述的模數(shù)轉(zhuǎn)換器，其中，所述第二輸入處的電壓以穩(wěn)定的速率減小預(yù)定的校準(zhǔn)時(shí)間和預(yù)定的轉(zhuǎn)換時(shí)間。
19.如權(quán)利要求18所述的模數(shù)轉(zhuǎn)換器，其中，所述預(yù)定的校準(zhǔn)時(shí)間小于所述預(yù)定的轉(zhuǎn)換時(shí)間。
20.如權(quán)利要求18所述的模數(shù)轉(zhuǎn)換器，包括用于在所述轉(zhuǎn)換周期的所述校準(zhǔn)階段期間對(duì)用于將所述第二輸入處的電壓減小為小于所述第一輸入處的電壓所需的時(shí)鐘周期的偏移計(jì)數(shù)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。
21.如權(quán)利要求20所述的模數(shù)轉(zhuǎn)換器，其中，所述計(jì)數(shù)器被配置成向上計(jì)數(shù)。
22.如權(quán)利要求20所述的模數(shù)轉(zhuǎn)換器，其中，所述計(jì)數(shù)器被配置成對(duì)所述偏移計(jì)數(shù)進(jìn)行計(jì)數(shù)，所述偏移計(jì)數(shù)是比用于將所述第二輸入處的電壓減小為小于所述第一輸入處的電壓所需的時(shí)鐘周期的數(shù)目小的計(jì)數(shù)。
23.如權(quán)利要求20所述的模數(shù)轉(zhuǎn)換器，包括用于儲(chǔ)存所述偏移計(jì)數(shù)以用于所述轉(zhuǎn)換階段的電路。
24.如權(quán)利要求23所述的模數(shù)轉(zhuǎn)換器，其中，所述計(jì)數(shù)器被加載了用于所述轉(zhuǎn)換周期的轉(zhuǎn)換階段的所述偏移計(jì)數(shù)的反相值，其中，通過(guò)使所述計(jì)數(shù)器從所述偏移計(jì)數(shù)的反相值開始向上計(jì)數(shù)到0來(lái)消除模數(shù)轉(zhuǎn)換器中的電壓誤差，并且所述計(jì)數(shù)器在所述比較器改變其輸出邏輯電平時(shí)計(jì)數(shù)到最終計(jì)數(shù)，即所述第一輸入處的電壓的數(shù)字等效值。
25.如權(quán)利要求20所述的模數(shù)轉(zhuǎn)換器，其中，所述計(jì)數(shù)器被配置成在所述轉(zhuǎn)換周期的校準(zhǔn)階段期間對(duì)用于將所述第二輸入處的電壓減小為小于所述第一輸入處的電壓所需的時(shí)鐘周期的偏移計(jì)數(shù)進(jìn)行向下計(jì)數(shù)。
26.如權(quán)利要求25所述的模數(shù)轉(zhuǎn)換器，其中，所述計(jì)數(shù)器在所述轉(zhuǎn)換周期的轉(zhuǎn)換階段期間被使能以向上計(jì)數(shù)，其中，所述計(jì)數(shù)器向上計(jì)數(shù)到0來(lái)消除在所述校準(zhǔn)階段檢測(cè)到的所述模數(shù)轉(zhuǎn)換器中的電壓誤差，并且所述計(jì)數(shù)器在所述比較器改變其輸出邏輯電平時(shí)計(jì)數(shù)到最終計(jì)數(shù)，即所述第一輸入處的電壓的數(shù)字等效值。
全文摘要
本發(fā)明涉及圖像傳感器的列并行單斜率ADC的數(shù)字校準(zhǔn)的自動(dòng)偏移調(diào)整。本發(fā)明的各個(gè)實(shí)施例包括在校準(zhǔn)階段將計(jì)數(shù)器使能以對(duì)比與確定的偏移相關(guān)聯(lián)的時(shí)鐘周期數(shù)目小的時(shí)鐘數(shù)目進(jìn)行計(jì)數(shù)。被計(jì)數(shù)的時(shí)鐘周期的數(shù)目?jī)?chǔ)存在校準(zhǔn)存儲(chǔ)器中。在轉(zhuǎn)換階段，從校準(zhǔn)存儲(chǔ)器加載反相的輸出到計(jì)數(shù)器，其中，所述計(jì)數(shù)器被使能以對(duì)時(shí)鐘周期進(jìn)行計(jì)數(shù)來(lái)確定模擬信號(hào)幅度的數(shù)字等效值。
文檔編號(hào)H03M1/10GK102811059SQ20121008758
公開日2012年12月5日 申請(qǐng)日期2012年3月29日 優(yōu)先權(quán)日2011年5月31日
發(fā)明者杰夫·雷辛斯基, 王洪規(guī), 一兵·米歇爾·王, 李湘洙 申請(qǐng)人:海力士半導(dǎo)體有限公司