專利名稱：邏輯電路、含邏輯電路的集成電路和操作集成電路的方法
技術(shù)領(lǐng)域：
本公開涉及邏輯電路，更具體地，涉及包括可變電阻器件的邏輯電路、包括該邏輯電路的集成電路、以及操作該邏輯電路的方法。
背景技術(shù)：
一般說來，邏輯電路包括觸發(fā)器或鎖存器，用于使輸入信號與時鐘信號同步，由此改善邏輯電路的工作速度，同時降低其功耗。如果供應(yīng)到邏輯電路的信號是多比特信號，則需要大量的觸發(fā)器或鎖存器來處理包括在多比特信號中的比特。如果在邏輯電路中包括大量觸發(fā)器或鎖存器，則邏輯電路的大小和功耗相對較大。

發(fā)明內(nèi)容
提供了邏輯電路、包括該邏輯電路的集成電路以及操作該邏輯電路的方法，該邏輯電路的結(jié)構(gòu)被簡化以便減小邏輯電路的大小和功耗。其他方面將在下面的描述中部分地闡明，并將從該描述中部分地變得清楚，或者可以通過實(shí)踐提供的實(shí)施例而部分地習(xí)得。根據(jù)示例實(shí)施例，一種邏輯電路包括至少一個可變電阻器件，其被配置成，該至少一個可變電阻器件的電阻值根據(jù)至少一個選擇的值而變化，該選擇的值是從輸入信號的電壓和電流當(dāng)中選擇的，該至少一個可變電路器件被配置成記憶該電阻值。該邏輯電路被配置成通過設(shè)置記憶的電阻值來存儲多電平數(shù)據(jù)(multi-level data)。該輸入信號可以是多比特信號。邏輯電路可以包括寫入單元，該寫入單元包括至少一個可變電阻器件，該寫入單元被配置成，通過基于至少一個選擇的值和寫入使能信號設(shè)置該至少一個可變電阻器件的電阻值，由此向可變電阻器件寫入多電平數(shù)據(jù)；以及讀取單元，被配置成讀取與所設(shè)置的至少一個可變電阻的電阻值和讀取使能信號相對應(yīng)的多電平數(shù)據(jù)。該寫入單元可以包括第一寫入開關(guān)，其連接在第一電源電壓端和第一節(jié)點(diǎn)之間，并被配置成根據(jù)寫入使能信號的反信號而接通；電流源單元，其連接在該第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，并被配置成基于輸入信號接通并向第二節(jié)點(diǎn)供應(yīng)寫入電流；至少一個可變電阻器件，其連接在第二節(jié)點(diǎn)和第三節(jié)點(diǎn)之間；以及第二寫入開關(guān)，其連接在第三節(jié)點(diǎn)和地電壓端之間，并基于寫入使能信號而接通。讀取單元可以被配置成如果讀取使能信號被激活，則讀取單元可以通過感測第二節(jié)點(diǎn)的電壓來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。讀取單元可以包括第一讀取開關(guān)，其連接在第二電源電壓端和第四節(jié)點(diǎn)之間，并被配置成根據(jù)讀取使能信號的反信號而接通；偏置單元，其連接在第四節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，并被配置成根據(jù)偏置信號而接通并向第二節(jié)點(diǎn)供應(yīng)讀取電流；以及第二讀取開關(guān)，其連接在第三節(jié)點(diǎn)和地電壓端之間，并被配置成根據(jù)讀取使能信號而接通。讀取單元可以被配置成如果讀取使能信號被激活，則讀取單元可以通過感測第三節(jié)點(diǎn)的電壓來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。讀取單元可以包括第一讀取開關(guān)，其連接在第二電源電壓端和第二節(jié)點(diǎn)之間，并被配置成根據(jù)讀取使能信號的反信號而接通；偏置單元，其連接在第三節(jié)點(diǎn)和第四節(jié)點(diǎn)之間，并被配置成根據(jù)偏置信號而接通并向第三節(jié)點(diǎn)供應(yīng)讀取電流；以及第二讀取開關(guān)，其連接在第四節(jié)點(diǎn)和地電壓端之間，并被配置成根據(jù)讀取使能信號而接通。電流源單元可以包括電流源開關(guān)，并且偏置單元可以包括偏置開關(guān)。電流源開關(guān)可以大于偏置開關(guān)。偏置單元 可以包括偏置開關(guān)?？梢耘渲闷瞄_關(guān)的大小，使得偏置開關(guān)不影響所設(shè)置的至少一個可變電阻器件的電阻值。寫入單元可以包括輸入信號接收單元，其連接在第一電源電壓端和多個輸入節(jié)點(diǎn)之間，該輸入信號接收單元被配置成根據(jù)輸入信號激活多個輸入節(jié)點(diǎn)之一；第一寫入開關(guān)單元，其連接在多個輸入節(jié)點(diǎn)和地電壓端之間，并且被配置成根據(jù)寫入使能信號的反信號而接通；電流源單元，其連接在第二電源電壓端和第一節(jié)點(diǎn)之間，該電流源單元被配置成基于多個輸入節(jié)點(diǎn)當(dāng)中激活的輸入節(jié)點(diǎn)向第一節(jié)點(diǎn)供應(yīng)寫入電流；至少一個可變電阻器件，其連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間；以及第二寫入開關(guān)，其連接在第二節(jié)點(diǎn)和地電壓端之間，并被配置成根據(jù)寫入使能信號而接通。電流源單元可以包括多個開關(guān)，它們共同連接到第二電源電壓端，并被配置成分別根據(jù)多個輸入節(jié)點(diǎn)的電壓而接通；以及多個電流調(diào)節(jié)器件，它們分別串聯(lián)連接到多個開關(guān)，并被配置成根據(jù)第一偏置信號而接通。多個電流調(diào)節(jié)器件的大小可以互不相同。電流源單元可以包括共同連接到第二電源電壓端的多個電流調(diào)節(jié)器件，所述多個電流調(diào)節(jié)器件被配置成分別根據(jù)多個輸入節(jié)點(diǎn)的電壓而接通。多個電流調(diào)節(jié)器件的大小可以互不相同。讀取單元可以被配置成如果讀取使能信號被激活，則讀取單元可以通過感測第一節(jié)點(diǎn)的電壓來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。讀取單元可以包括第一讀取開關(guān)，其連接在第三電源電壓端和第三節(jié)點(diǎn)之間，并被配置成根據(jù)讀取使能信號的反信號而接通；偏置單元，其連接在第三節(jié)點(diǎn)和第一節(jié)點(diǎn)之間，并被配置成根據(jù)偏置信號而接通并向第一節(jié)點(diǎn)供應(yīng)讀取電流；以及第二讀取開關(guān)，其連接在第二節(jié)點(diǎn)和地電壓端之間，并被配置成根據(jù)讀取使能信號而接通。如果讀取使能信號被激活，則讀取單元可以通過感測第二節(jié)點(diǎn)的電壓來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。讀取單元可以包括第一讀取開關(guān)，其連接在第三電源電壓端和第一節(jié)點(diǎn)之間，并被配置成根據(jù)讀取使能信號的反信號而接通；偏置單元，其連接在第二節(jié)點(diǎn)和第三節(jié)點(diǎn)之間，并被配置成根據(jù)偏置信號而接通并向第二節(jié)點(diǎn)供應(yīng)讀取電流；以及第二讀取開關(guān)，其連接在第三節(jié)點(diǎn)和地電壓端之間，并被配置成根據(jù)讀取使能信號而接通。讀取單元還可以包括感測放大器，其被配置成基于第二節(jié)點(diǎn)的電壓和互不相同的多個參考電壓來生成一確定，以便基于所述確定來讀取多電平數(shù)據(jù)。偏置單元可以包括偏置開關(guān)?？梢耘渲闷瞄_關(guān)的大小，使得偏置開關(guān)不影響所設(shè)置的至少一個可變電阻器件的電阻值。寫入使能信號和讀取使能信號可以與時鐘信號同步。至少一個可變電阻器件可以包括從由憶阻器(memristor)和電阻式存儲器件組成的組中選擇的至少一個。
根據(jù)示例實(shí)施例，一種集成電路包括控制器，其被配置成產(chǎn)生寫入使能信號和讀取使能信號；寫入單元，其被配置成接收寫入使能信號；以及讀取單元，其被配置成接收讀取使能信號。寫入單元包括至少一個可變電阻器件，其被配置成使得該至少一個可變電阻器件的電阻值根據(jù)至少一個選擇的值而變化，該選擇的值是從輸入信號的電壓和電流當(dāng)中選擇的，該至少一個可變電阻器件被配置成存儲該電阻值，該寫入單元被配置成，通過基于寫入使能信號來設(shè)置該電阻值從而向至少一個可變電阻器件寫入多電平數(shù)據(jù)。讀取單元可以被配置成，其基于讀取使能信號，讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)?？刂破骺梢员慌渲贸僧a(chǎn)生與時鐘信號同步的寫入使能信號和讀取使能信號。根據(jù)示例實(shí)施例，提供一種操作邏輯電路的方法，該邏輯電路包括記憶電阻值的可變電阻器件，該電阻值根據(jù)至少一個選擇的值而變化，該選擇的值是從輸入信號的電壓和電流當(dāng)中選擇的，該方法包括如果寫入使能信號被激活，則基于所述至少一個選擇的值 設(shè)置至少一個可變電阻器件的電阻值；以及如果讀取使能信號被激活，則通過感測所設(shè)置的至少一個可變電阻器件的電阻值來讀取與所述電阻值相對應(yīng)的多電平數(shù)據(jù)。為至少一個可變電阻器件設(shè)置電阻值可以包括向至少一個可變電阻器件供應(yīng)寫入電流。寫入電流可以基于所述至少一個選擇的值來確定。讀取與電阻值相對應(yīng)的多電平數(shù)據(jù)可以包括向所述至少一個可變電阻器件供應(yīng)讀取電流，其中，選擇該讀取電流以使得該讀取電流不影響所設(shè)置的至少一個可變電阻器件的電阻值。


從以下結(jié)合附圖的對實(shí)施例的描述，這些和/或其他方面將變得更加清楚和更容易理解。通過參照附圖詳細(xì)描述示例實(shí)施例，示例實(shí)施例的上述及其他特征和優(yōu)點(diǎn)將變得更加容易理解。附圖意圖描繪示例實(shí)施例，不應(yīng)被解釋成限制權(quán)利要求的預(yù)定范圍。除非有明確說明，否則不應(yīng)將附圖看作是按比例繪制的。在附圖中圖I是根據(jù)示例實(shí)施例的集成電路的示意框圖；圖2是圖示根據(jù)示例實(shí)施例的圖I的集成電路中包括的控制器的操作的時序圖；圖3是根據(jù)示例實(shí)施例的圖I的集成電路中包括的觸發(fā)器的電路圖；圖4是根據(jù)示例實(shí)施例的圖I的集成電路中包括的觸發(fā)器的電路圖；圖5是根據(jù)示例實(shí)施例的集成電路的示意框圖；圖6是具體圖示根據(jù)示例實(shí)施例的圖5的集成電路中包括的觸發(fā)器的電路圖；圖7是圖示根據(jù)示例實(shí)施例的圖6的觸發(fā)器中包括的感測放大器單元中所使用的參考電壓的曲線圖；圖8是具體圖示根據(jù)示例實(shí)施例的圖5的集成電路中包括的觸發(fā)器的電路圖；圖9是具體圖示根據(jù)示例實(shí)施例的圖5的集成電路中包括的觸發(fā)器的電路圖；以及圖10是圖示根據(jù)示例實(shí)施例的操作邏輯電路的方法的流程圖。
具體實(shí)施方式
下面公開詳細(xì)的示例實(shí)施例。然而，此處公開的特定結(jié)構(gòu)細(xì)節(jié)和功能細(xì)節(jié)僅僅是代表性的，目的在于描述示例實(shí)施例。然而，示例實(shí)施例可以用很多替代形式來具體實(shí)現(xiàn)，不應(yīng)被看作僅僅局限于此處描述的實(shí)施例。因此，盡管示例實(shí)施例能夠具有不同的修改和替換形式，但在附圖中以舉例的方式示出了示例實(shí)施例，并且將在此處詳細(xì)描述示例實(shí)施例。然而，應(yīng)當(dāng)理解，并非意圖將示例實(shí)施例局限于公開的具體形式，而是相反地，示例實(shí)施例應(yīng)覆蓋落入示例實(shí)施例范圍內(nèi)的所有修改、等效物以及替換物。在對附圖的描述中，相同的附圖標(biāo)記始終指代相同的元件。將會理解，盡管此處可能使用詞語第一、第二等等來描述不同的元件，但這些元件不應(yīng)受到這些詞語的限制。這些詞語僅僅用于將一個元件與另一個元件區(qū)分開來。例如，第一元件可以被稱為第二元件，類似地，第二元件也可以被稱為第一元件，這樣不會偏離示例實(shí)施例的范圍。此處使用的術(shù)語“和/或”包括相關(guān)列出項目中的任意一個以及相關(guān)列 出項目中的一個或多個的所有組合。將會理解，當(dāng)一個元件被稱為“連接”或“耦接”到另一元件時，它可以直接連接或耦接到所述另一元件，或者也可以存在居間的元件。相反，當(dāng)一個元件被稱為“直接連接”或“直接耦接”到另一元件時，不均在居間的元件。其他用于描述元件之間關(guān)系的詞語應(yīng)以類似方式解釋(例如，“在. 之間”與“直接在. 之間”，“鄰近”與“直接緊鄰”等等)。此處使用的術(shù)語僅僅是為了描述特定實(shí)施例，并非意圖限制示例實(shí)施例。此處使用的單數(shù)形式“一”、“一個”和“該”意圖也包括復(fù)數(shù)形式，除非上下文明確給出相反指示。還將理解，當(dāng)在此處使用詞語“包括”和/或“包含”時，表明存在所描述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。還應(yīng)注意到，在一些替換實(shí)現(xiàn)方式中，所提到的功能/動作可以不按附圖中描述的順序進(jìn)行。例如，取決于所涉及的功能/動作，兩個相繼示出的圖可能實(shí)際上是基本并發(fā)地執(zhí)行的，或者有時可能以相反的次序執(zhí)行。圖I是根據(jù)示例實(shí)施例的集成電路的示意框圖。參照圖1，集成電路I可以包括多個電路塊110a、110b、110c、120a和120b以及控制器130。集成電路I可以被具體實(shí)現(xiàn)為一個電子系統(tǒng)中的單個芯片。供應(yīng)到集成電路I的輸入信號IN可以是多比特信號，SP，N比特信號，因此多個電路塊110a、110b、110c、120a和120b中的每一個可以包括多值邏輯電路。根據(jù)至少一個示例實(shí)施例，多值邏輯電路可以連接到一個信號線而非多個信號線來處理N個信號。根據(jù)相關(guān)技術(shù)，當(dāng)輸入信號IN為3比特信號時，每個電路塊不僅需要三個鎖存器，而且還需要轉(zhuǎn)換輸入信號的模數(shù)轉(zhuǎn)換器和提供輸出信號的數(shù)模轉(zhuǎn)換器。因此，每個電路塊的大小和功耗相對很大。然而，根據(jù)本實(shí)施例，當(dāng)輸入信號IN是3比特信號時，多個電路塊110a、110b、110c、120a和120b中的每一個可以包括至少一個可變電阻器件(圖I中未不出)來處理多比特信號，如3比特信號。因此，可以簡化多個電路塊110a、110b、110c、120a和120b中的每一個的結(jié)構(gòu)，由此減小了電路塊的大小和功耗。可以將多個電路塊110a、110b、110c、120a、120b分類成第一到第三觸發(fā)器110a、IlOb和IlOc以及第一邏輯電路塊120a和第二邏輯電路塊120b。第一到第三觸發(fā)器110a、IlOb和IlOc可以對應(yīng)于順序邏輯電路，并且第一邏輯電路塊120a和第二邏輯電路塊120b可以對應(yīng)于組合邏輯電路。盡管為了方便解釋，圖I圖示了三個觸發(fā)器IlOaUlOb和IlOc以及兩個邏輯電路塊120a和120b，但是根據(jù)至少一個示例實(shí)施例，集成電路I可以包括多于三個的觸發(fā)器和多于兩個的邏輯電路塊。第一觸發(fā)器IlOa可以從外部接收輸入信號IN,并且鎖存該輸入信號IN以將輸入信號IN與時鐘信號CLK同步。第一邏輯電路塊120a可以對第一觸發(fā)器IlOa的輸出信號執(zhí)行預(yù)定操作或參考操作。第二觸發(fā) 器IlOb可以鎖存第一邏輯電路塊120a的輸出信號，以將該輸出信號與時鐘信號CLK同步。第二邏輯電路塊120b可以對第二觸發(fā)器IlOb的輸出信號執(zhí)行預(yù)定操作或參考操作。第三觸發(fā)器IlOc可以鎖存第二邏輯電路塊120b的輸出信號，以將該輸出信號與時鐘信號CLK同步。圖2是圖示根據(jù)示例實(shí)施例的圖I的集成電路I中包括的控制器130的操作的時序圖。參照圖I和圖2，控制器130可以基于從外部接收的命令CMD激活寫入使能信號Wen或讀取使能信號Ren。在這種情況下，可以將控制器130激活的寫入使能信號Wen或讀取使能信號Ren供應(yīng)到第一到第三觸發(fā)器110a、110b、和110c。然后，第一到第三觸發(fā)器110a、110b、和IlOc中的每一個可以根據(jù)激活的讀取使能信號Ren對其中的至少一個可變電阻器件執(zhí)行讀取操作，或者可以根據(jù)激活的寫入使能信號Wen對其中的至少一個可變電阻器件執(zhí)行寫入操作。再次參考圖1，第一到第三觸發(fā)器110a、110b、110c中的每一個可以包括至少一個可變電阻器件。具體地說，該至少一個可變電阻器件可以具有記憶在其中的電阻值，該電阻值根據(jù)從輸入信號的電壓和電流所組成的組中選擇的至少一個而變化。根據(jù)示例實(shí)施例，該至少一個可變電阻器件可以是憶阻器。根據(jù)示例實(shí)施例，該至少一個可變電阻器件可以是電阻式存儲器件，如電阻式隨機(jī)存取存儲器(RRAM)或相變隨機(jī)存取存儲器(PRAM)。第一到第三觸發(fā)器IlOaUlObj IlOc中的每一個可以根據(jù)寫入使能信號Wen或讀取使能信號Ren對其中的至少一個可變電阻器件執(zhí)行讀取或?qū)懭氩僮?。因此，?dāng)寫入使能信號Wen或讀取使能信號Ren被激活時，第一到第三觸發(fā)器110a、110b、和I IOc中的每一個可以對其中的至少一個可變電阻器件執(zhí)行讀取或?qū)懭氩僮?，并且?dāng)寫入使能信號Wen或讀取使能信號Ren被去激活時，第一到第三觸發(fā)器110a、110b、和IlOc中的每一個可以執(zhí)行一般的鎖存操作。在本實(shí)施例中，包括在第一到第三觸發(fā)器IlOaUlObdP IlOc中的每一個中的至少一個可變電阻器件可以具有電阻值，該電阻值根據(jù)從向其輸入的信號的電壓和電流所組成的組中選擇的至少一個而變化。因此,第一到第三觸發(fā)器IlOaUlObJP IlOc中的每一個可以鎖存與其中的至少一個可變電阻器件的電阻值相對應(yīng)的多比特數(shù)據(jù)。并且，在本實(shí)施例中，即便發(fā)生斷電，包括在第一到第三觸發(fā)器IlOaUlObdPIlOc中的每一個中的至少一個可變電阻器件也可以保持所述電阻值。因此，第一到第三觸發(fā)器IlOaUlObJP IlOc可以用作非易失性觸發(fā)器?，F(xiàn)在將詳細(xì)描述作為根據(jù)示例實(shí)施例的邏輯電路的例子的非易失性觸發(fā)器。圖3是根據(jù)示例實(shí)施例的圖I的集成電路I中包括的觸發(fā)器IlOa的電路圖。參照圖3，第一觸發(fā)器IlOa可以包括寫入單元111和讀取單元112a。盡管圖3具體圖示了第一觸發(fā)器IlOa的結(jié)構(gòu),但是第二觸發(fā)器IlOb和第三觸發(fā)器IlOc可以具有例如與第一觸發(fā)器IlOa相同的結(jié)構(gòu)。因此，本實(shí)施例也可以應(yīng)用于第二觸發(fā)器IlOb和第三觸發(fā)器110c。寫入單元111可以包括第一寫入開關(guān)1111、電流源單元1112、至少一個可變電阻器件R、以及第二寫入開關(guān)1113?，F(xiàn)在將詳細(xì)描述寫入單元111的元件。第一寫入開關(guān)1111可以連接在第一電源電壓Vddl端和第一節(jié)點(diǎn)NI之間，并且可以根據(jù)反相的寫入使能信號Wen’，S卩，寫入使能信號Wen的反信號而接通。例如，第一寫入開關(guān)1111可以包括PMOS晶體管PMl，其源極連接到第一電源電壓Vddl端，漏極連接到第一節(jié)點(diǎn)NI，并且向其柵極供應(yīng)反相的寫入使能信號Wen’。電流源單元1112可以連接在第一節(jié)點(diǎn)NI和第二節(jié)點(diǎn)N2之間，并且可以根據(jù)輸入信號IN而接通，以向第二節(jié)點(diǎn)N2提供寫入電流。例如，電流源單元1112可以包括電流源開關(guān)PM2，該電流源開關(guān)PM2的源極連接到第一節(jié)點(diǎn)NI，漏極連接到第二節(jié)點(diǎn)N2，并且向其柵極供應(yīng)輸入信號IN。電流源開關(guān)PM2可以具體實(shí)現(xiàn)為PMOS晶體管。電流源開關(guān)PM2的大小不受限制并且是可變的，因此，供應(yīng)到第二節(jié)點(diǎn)N2的寫入電流是可變的。例如，電流源開關(guān)PM2的大小可以是第一寫入開關(guān)1111的四倍(例如，四倍面積)。 至少一個可變電阻器件R可以連接在第二節(jié)點(diǎn)N2和第三節(jié)點(diǎn)N3之間。流過至少一個可變電阻器件R的電流可以根據(jù)供應(yīng)到第二節(jié)點(diǎn)N2的寫入電流而變化，例如增加。第二寫入開關(guān)1113可以連接在第三節(jié)點(diǎn)N3和地電壓Nss端之間，并且可以根據(jù)寫入使能信號Wen而接通。例如，第二寫入開關(guān)1113可以包括NMOS晶體管匪1，其漏極連接到第三節(jié)點(diǎn)N3，其源極連接到地電壓Vss端，并且向其柵極供應(yīng)寫入使能信號Wen。當(dāng)寫入使能信號Wen被激活時，第一寫入開關(guān)1111和第二寫入開關(guān)1113可以被接通，并且電流源單元1112可以向至少一個可變電阻器件R供應(yīng)與輸入信號IN的電壓相對應(yīng)的寫入電流。在這種情況下，至少一個可變電阻器件R的電阻值可以根據(jù)供應(yīng)給至少一個可變電阻器件R的寫入電流而變化。因此，可以如上所述將期望的電阻值寫入到至少一個可變電阻器件R中。讀取單元112a可以包括第一讀取開關(guān)1121、偏置單元1122和第二讀取開關(guān)1123?，F(xiàn)在將詳細(xì)描述讀取單元112a的元件。第一讀取開關(guān)1121可以連接在第二電源電壓Vdd2端和第四節(jié)點(diǎn)N4之間，并且可以根據(jù)反相的讀取使能信號Ren’，S卩，讀取使能信號Ren的反信號而接通。例如，第一讀取開關(guān)1121可以包括PMOS晶體管PM3，該P(yáng)MOS晶體管PM3的源極連接到第二電源電壓Vdd2端，漏極連接到第四節(jié)點(diǎn)N4，并且向其柵極供應(yīng)反相的讀取使能信號Ren’。根據(jù)示例實(shí)施例，第二電源電壓Vdd2端的電壓可以等于第一電源電壓Vddl端的電壓。根據(jù)示例實(shí)施例，第二電源電壓Vdd2端的電壓可以不同于第一電源電壓Vddl端的電壓。偏置單元1122可以連接在第四節(jié)點(diǎn)N4和第二節(jié)點(diǎn)N2之間，并且可以根據(jù)偏置信號Vbias而接通，以向第二節(jié)點(diǎn)N2提供讀取電流。例如，偏置單元1122可以包括偏置開關(guān)PM4，該偏置開關(guān)PM4的源極連接到第四節(jié)點(diǎn)N4，漏極連接到第二節(jié)點(diǎn)N2，并且向其柵極供應(yīng)偏置信號Vbias。偏置開關(guān)PM4可以具體實(shí)現(xiàn)為PMOS晶體管。在這種情況下，可以將偏置開關(guān)PM4的大小確定為較小，以便不影響寫入至少一個可變電阻器件R的電阻值。例如，偏置開關(guān)PM4的大小或面積可以是第一寫入開關(guān)1111的大小或面積的0. 3倍。第二讀取開關(guān)1123可以連接在第三節(jié)點(diǎn)N3和地電壓Vss端之間，并且可以根據(jù)讀取使能信號Ren而接通。例如，第二讀取開關(guān)1123可以包括NMOS晶體管匪2，其漏極連接到第三節(jié)點(diǎn)N3，源極連接到地電壓Vss端，并且向其柵極供應(yīng)讀取使能信號Ren。當(dāng)讀取使能信號Ren被激活時，第一讀取開關(guān)1121和第二讀取開關(guān)1123可以被導(dǎo)通，并且偏置單元1122可以向至少一個可變電阻器件R供應(yīng)讀取電流。當(dāng)讀取使能信號Ren被激活時，讀取單元112a可以通過感測第二節(jié)點(diǎn)N2的電壓來讀取與寫入至少一個可變電阻器件R的電阻值相對應(yīng)的多電平數(shù)據(jù)。根據(jù)本實(shí)施例，如果寫入使能信號Wen被激活，則輸入信號IN的電壓增大會導(dǎo)致流過至少一個可變電阻器件R的電流增大，從而增大第二節(jié)點(diǎn)N2的電壓。因此，第一觸發(fā)器IlOa的輸出信號OUT的電壓可以與輸入信號IN的電壓成比例。圖4是根據(jù)示例實(shí)施例的圖I的集成電路I中包括的觸發(fā)器110a’的電路圖。參照圖4，第一觸發(fā)器110a’可以包括寫入單元111和讀取單元112b。第一觸發(fā)器110a’是 圖3中圖示的第一觸發(fā)器IlOa的修改的例子。具體來說，在讀取單元112b的結(jié)構(gòu)方面，第一觸發(fā)器110a’不同于圖3的第一觸發(fā)器110a，但是例如在寫入單元111方面，第一觸發(fā)器110a’可以與圖3的第一觸發(fā)器IlOa相同。因此，對根據(jù)本實(shí)施例的第一觸發(fā)器110a’的詳細(xì)描述將集中在讀取單元112b的結(jié)構(gòu)上。讀取單元112b可以包括第一讀取開關(guān)1121’、偏置單元1122’和第二讀取開關(guān)1123’?，F(xiàn)在將描述讀取單元112b的元件。第一讀取開關(guān)1121’可以連接在第二電源電壓Vdd2端和第二節(jié)點(diǎn)N2之間，并且可以根據(jù)反相的讀取使能信號Ren’，S卩，讀取使能信號Ren的反信號而接通。例如，第一讀取開關(guān)1121’可以包括PMOS晶體管PM3，該P(yáng)MOS晶體管PM3的源極連接到第二電源電壓Vdd2端，漏極連接到第二節(jié)點(diǎn)N2，并且向其柵極供應(yīng)反相的讀取使能信號Ren’。根據(jù)示例實(shí)施例，第二電源電壓Vdd2端的電壓可以等于第一電源電壓Vddl端的電壓。根據(jù)示例實(shí)施例，第二電源電壓Vdd2端的電壓可以不同于第一電源電壓Vddl端的電壓。偏置單元1122’可以連接在第三節(jié)點(diǎn)N3和第四節(jié)點(diǎn)N4之間，并且可以根據(jù)偏置信號Vbias而接通，以向第三節(jié)點(diǎn)N3供應(yīng)讀取電流。例如，偏置單元1122’可以包括偏置開關(guān)匪3，該偏置開關(guān)匪3的漏極連接到第三節(jié)點(diǎn)N3，源極連接到第四節(jié)點(diǎn)N4，并且向其柵極供應(yīng)偏置信號Vbias。偏置開關(guān)匪3可以具體實(shí)現(xiàn)為NMOS晶體管。在這種情況下，可以將偏置開關(guān)匪3的大小或面積確定為較小，以便不會影響寫入至少一個可變電阻器件R的電阻值。例如，偏置開關(guān)匪3的大小或面積可以是第一寫入開關(guān)1111，例如PMOS晶體管PMl的大小或面積的0. 3倍。第二讀取開關(guān)1123’可以連接在第四節(jié)點(diǎn)N4和地電壓Vss端之間，并且可以根據(jù)讀取使能信號Ren而接通。例如，第二讀取開關(guān)1123’可以包括NMOS晶體管匪2，其漏極連接到第四節(jié)點(diǎn)N4，源極連接到地電壓Vss端，并且向其柵極供應(yīng)讀取使能信號Ren。當(dāng)讀取使能信號Ren被激活時，第一讀取開關(guān)1121’和第二讀取開關(guān)1123’可以導(dǎo)通，并且偏置單元1122’可以向至少一個可變電阻器件R提供讀取電流。當(dāng)讀取使能信號Ren被激活時，讀取單元112b可以通過感測第三節(jié)點(diǎn)N3的電壓來讀取與寫入至少一個可變電阻器件R的電阻值相對應(yīng)的多電平數(shù)據(jù)。根據(jù)本實(shí)施例，當(dāng)寫入使能信號Wen被激活時，則輸入信號IN的電壓增大會導(dǎo)致流過至少一個可變電阻器件R的電流增大，從而減小第三節(jié)點(diǎn)N3的電壓。因此，第一觸發(fā)器110a’的輸出信號OUT的電壓可以與輸入信號IN的電壓成反比。
圖5是根據(jù)示例實(shí)施例的集成電路2的示意框圖。參照圖5，集成電路2可以包括多個電路塊210a到210f和220a到220d以及控制器230。集成電路2可以被具體實(shí)現(xiàn)為一個電子系統(tǒng)中的單個芯片。供應(yīng)到集成電路2的輸入信號IN可以是多比特信號，即，N比特信號。在本實(shí)施例中，輸入信號IN可以是4比特信號。根據(jù)相關(guān)技術(shù)，當(dāng)輸入信號IN是4比特信號時，需要至少四個二進(jìn)制電路塊來分別處理包括在4比特信號中的比特信號。然而，根據(jù)本實(shí)施例，當(dāng)輸入信號IN是4比特信號時，僅僅需要兩個二進(jìn)制電路塊來處理4比特信號中包括的比特信號，因為所述兩個二進(jìn)制電路塊中的每一個可以處理2比特信號。根據(jù)示例實(shí)施例，至少一個電路塊可以被用來處理4比特信號。 可以將多個電路塊210a到2IOf和220a到220d分類為第一到第六觸發(fā)器210a到210f以及第一到第四邏輯電路塊220a到220d。第一到第六觸發(fā)器210a到210f可以對應(yīng)于順序邏輯電路，并且第一到第四邏輯電路塊220a到220d可以對應(yīng)于組合邏輯電路。盡管為了方便解釋，圖5圖示了六個觸發(fā)器210a到210f和四個邏輯電路塊220a到220d，但是根據(jù)至少一個示例實(shí)施例，集成電路2可以包括多于六個的觸發(fā)器和多于四個的邏輯電路塊。第一觸發(fā)器2IOa可以從外部接收輸入信號INO和INl，并鎖存輸入信號INO和INl以將輸入信號INO和INl與時鐘信號CLK同步。第一邏輯電路塊220a可以對第一觸發(fā)器210a的輸出信號執(zhí)行預(yù)定邏輯運(yùn)算或參考邏輯運(yùn)算。第二觸發(fā)器210b可以鎖存第一邏輯電路塊220a的輸出信號，以將該輸出信號與時鐘信號CLK同步。第二邏輯電路塊220b可以對第二觸發(fā)器210b的輸出信號執(zhí)行預(yù)定邏輯運(yùn)算或參考邏輯運(yùn)算。第三觸發(fā)器210c可以通過鎖存第二邏輯電路塊220b的輸出信號、以便使該輸出信號與時鐘信號CLK同步，來提供輸出信號OUTO和OUTI。第四觸發(fā)器210d可以從外部接收輸入信號IN2和IN3，并鎖存輸入信號IN2和IN3,以便將輸入信號IN2和IN3與時鐘信號CLK同步。第三邏輯電路塊220c可以對第四觸發(fā)器210d的輸出信號執(zhí)行預(yù)定邏輯運(yùn)算或參考邏輯運(yùn)算。第五觸發(fā)器210e可以鎖存第三邏輯電路塊220c的輸出信號，以便將該輸出信號與時鐘信號CLK同步。第四邏輯電路塊220d可以對第五觸發(fā)器210e的輸出信號執(zhí)行預(yù)定邏輯運(yùn)算或參考邏輯運(yùn)算。第六觸發(fā)器210f可以通過鎖存第四邏輯電路塊220d的輸出信號、以便將該輸出信號與時鐘信號CLK同步，來提供輸出信號0UT2和0UT3?？刂破?30可以基于從外部接收的命令CMD來激活寫入使能信號Wen或讀取使能信號Ren?？梢詫⒖刂破?30激活的寫入使能信號Wen或讀取使能信號Ren傳送到第一到第六觸發(fā)器210a到210f。然后，第一到第六觸發(fā)器210a到210f中的每一個可以根據(jù)激活的讀取使能信號Ren對其中的至少一個可變電阻器件執(zhí)行讀取操作，或者可以根據(jù)激活的寫入使能信號Wen對其中的至少一個可變電阻器件執(zhí)行寫入操作。第一到第六觸發(fā)器210a到210f中的每一個可以包括至少一個可變電阻器件。該至少一個可變電阻器件可以具有記憶在其中的電阻值，該電阻值根據(jù)從向其輸入的信號的電壓和電流所組成的組中選擇的至少一個而變化。根據(jù)示例實(shí)施例，該至少一個可變電阻器件可以是憶阻器。根據(jù)示例實(shí)施例，該至少一個可變電阻器件可以是電阻式存儲器件，如RRAM 或 PRAM。
第一到第六觸發(fā)器210a到210f中的每一個可以根據(jù)寫入使能信號Wen或讀取使能信號Ren對其中的可變電阻器件執(zhí)行讀取或?qū)懭氩僮?。也就是說，當(dāng)寫入使能信號Wen或讀取使能信號Ren被激活時，第一到第六觸發(fā)器210a到210f中的每一個可以對其中的可變電阻器件執(zhí)行讀取或?qū)懭氩僮?，并且?dāng)寫入使能信號Wen或讀取使能信號Ren被去激活時，第一到第六觸發(fā)器210a到210f中的每一個可以執(zhí)行一般的鎖存操作。在本實(shí)施例中，包括在第一到第六觸發(fā)器210a到210f中的每一個中的至少一個可變電阻器件可以具有電阻值，該電阻值根據(jù)從向其輸入的信號的電壓和電流所組成的組中選擇的至少一個而變化。 因此，第一到第六觸發(fā)器210a到210f中的每一個可以鎖存與其中的至少一個可變電阻器件的電阻值相對應(yīng)的多比特數(shù)據(jù)。并且，在本實(shí)施例中，即便發(fā)生斷電，包括在第一到第六觸發(fā)器210a到210f中的每一個中的至少一個可變電阻器件也可以保持所述電阻值。因此，第一到第六觸發(fā)器210a到210f可以用作非易失性觸發(fā)器?，F(xiàn)在將詳細(xì)描述作為根據(jù)示例實(shí)施例的邏輯電路的例子的非易失性觸發(fā)器。圖6是具體圖示根據(jù)示例實(shí)施例的圖5的集成電路2中包括的觸發(fā)器210a的電路圖。參照圖6，第一觸發(fā)器210a可以包括寫入單元211和讀取單元212a。盡管圖6具體圖示了第一觸發(fā)器210a的結(jié)構(gòu)，但是第二到第六觸發(fā)器210b到210f可以具有例如與第一觸發(fā)器210a相同的結(jié)構(gòu)。因此，本實(shí)施例也可以應(yīng)用于第二到第六觸發(fā)器210b到210f。寫入單元211可以包括輸入信號接收單元2111、第一寫入開關(guān)單元2112、電流源單元2113、至少一個可變電阻器件R和第二寫入開關(guān)2114?，F(xiàn)在將描述寫入單元211的元件。輸入信號接收單元2111可以連接在第一電源電壓Vddl端和第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4之間，并且可以根據(jù)第一輸入信號XO和第二輸入信號Xl激活第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4之一。具體來說，如果供應(yīng)到輸入信號接收單元2111的輸入信號的總數(shù)量是N，則輸入節(jié)點(diǎn)的總數(shù)量可以是2N，并且輸入信號接收單元2111可以包括2n個輸入節(jié)點(diǎn)激活單元，例如當(dāng)N是‘2’時，包括四個輸入節(jié)點(diǎn)激活單元2111a 到 2111d。在本實(shí)施例中，輸入信號接收單兀2111可以接收兩個輸入信號XO和XI,并且第一輸入信號XO和第二輸入信號Xl可以分別對應(yīng)于圖5的輸入信號INO和IN1。因此,輸入信號接收單元2111可以包括第一到第四輸入節(jié)點(diǎn)激活單元2111a到2111d。第一輸入節(jié)點(diǎn)激活單元2111a可以包括串聯(lián)連接在第一電源電壓Vddl端和第一輸入節(jié)點(diǎn)Ninl之間的第一 PMOS晶體管PMll和第二 PMOS晶體管PM12。第一 PMOS晶體管PMll的源極可以連接到第一電源電壓Vddl端，并且可以向其柵極供應(yīng)第一輸入信號X0。第二 PMOS晶體管PM12的源極可以連接到第一 PMOS晶體管PMll的漏極，第二 PMOS晶體管PMl2的漏極可以連接到第一輸入節(jié)點(diǎn)Ninl，并且可以向第二 PMOS晶體管PM12的柵極供應(yīng)第二輸入信號XI。如果第一輸入信號XO和第二輸入信號Xl是邏輯“低’，則第一 PMOS晶體管PMl I和第二 PMOS晶體管PM12可以導(dǎo)通。然后，第一輸入節(jié)點(diǎn)激活單元211 Ia可以激活第一輸入節(jié)點(diǎn)Ninl，以便向第一輸入節(jié)點(diǎn)Ninl施加第一電源電壓Vddl。第二輸入節(jié)點(diǎn)激活單元2111b可以包括串聯(lián)連接在第一電源電壓Vddl端和第二輸入節(jié)點(diǎn)Nin2之間的第三PMOS晶體管PM13和第一 NMOS晶體管匪11。第三PMOS晶體管PM13的源極可以連接到第一電源電壓Vddl端，并且可以向其柵極施加第一輸入信號X0。第一 NMOS晶體管匪11的漏極可以連接到第三PMOS晶體管PM13的漏極，第一 NMOS晶體管匪11的源極可以連接到第二輸入節(jié)點(diǎn)Nin2，并且可以向第一 NMOS晶體管匪11的柵極供應(yīng)第二輸入信號Xl。如果第一輸入信號XO是邏輯‘低’并且第二輸入信號Xl是邏輯‘高’，則第三PMOS晶體管PM13和第一 NMOS晶體管匪11可以導(dǎo)通。因此，第二輸入節(jié)點(diǎn)激活單元2111b可以激活第二輸入節(jié)點(diǎn)Nin2，以便向第二輸入節(jié)點(diǎn)Nin2施加第一電源電壓Vddl。第三輸入節(jié)點(diǎn)激活單元2111c可以具有串聯(lián)連接在第一電源電壓Vddl端和第三輸入節(jié)點(diǎn)Nin3之間的第二 NMOS晶體管匪12和第四NMOS晶體管匪14。第二 NMOS晶體管匪12的漏極可以連接到第一電源電壓Vddl端，并且可以向其柵極供應(yīng)第一輸入信號X0。第四PMOS晶體管PM14的源極可以連接到第二 NMOS晶體管匪12的源極，第四PMOS晶體管PM14的漏極可以連接到第三輸入節(jié)點(diǎn)Nin3，并且可以向第四PMOS晶體管PM14的柵極供應(yīng)第二輸入信號Xl。如果第一輸入信號XO是邏輯‘高’并且第二輸入信號Xl是邏輯‘低’，則第二 NMOS晶體管匪12和第四PMOS晶體管PM14可以導(dǎo)通。因此，第三輸入節(jié)點(diǎn)激活單元 2111c可以激活第三輸入節(jié)點(diǎn)Nin3，以便向第三輸入節(jié)點(diǎn)Nin3施加第一電源電壓Vddl。第四輸入節(jié)點(diǎn)激活單元2111d可以具有串聯(lián)連接在第一電源電壓Vddl端和第四輸入節(jié)點(diǎn)Nin4之間的第三NMOS晶體管匪13和第四NMOS晶體管匪14。第三NMOS晶體管匪13的漏極可以連接到第一電源電壓Vddl端，并且可以向其柵極供應(yīng)第一輸入信號XO。第四PMOS晶體管PM14的漏極可以連接到第三NMOS晶體管匪13的源極，其源極可以連接到第四輸入節(jié)點(diǎn)Nin4，并且可以向其柵極供應(yīng)第二輸入信號XI。如果第一輸入信號XO和第二輸入信號Xl是邏輯‘高’，則第三NMOS晶體管匪13和第四NMOS晶體管匪14可以導(dǎo)通。因此，第四輸入節(jié)點(diǎn)激活單元2111d可以激活第四輸入節(jié)點(diǎn)Nin4，以便向第四輸入節(jié)點(diǎn)Nin4施加第一電源電壓Vddl。第一寫入開關(guān)單元2112可以連接在第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4與地電壓Vss端之間，并且可以根據(jù)反相的寫入使能信號Wen’，即，寫入使能信號Wen的反信號而接通。在本實(shí)施例中，由于輸入信號的總數(shù)量是‘2’并且輸入節(jié)點(diǎn)的總數(shù)量是‘4’，所以第一寫入開關(guān)單元2112可以包括四個開關(guān)，例如第五到第八NMOS晶體管匪15、匪16、NM17 和 NM18。第五到第八NMOS晶體管匪15、匪16、匪17和匪18的漏極可以分別連接到第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4，它們的源極可以共同連接到地電壓Vss端，并且可以向它們的柵極共同供應(yīng)反相的寫入使能信號Wen’。因此，當(dāng)寫入使能信號Wen被激活時，反相的寫入使能信號Wen’被去激活，并且第五到第八NMOS晶體管匪15、匪16、匪17和匪18截止。電流源單元2113可以連接在第二電源電壓Vdd2端和第一節(jié)點(diǎn)NI之間，并且可以基于第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4當(dāng)中激活的輸入節(jié)點(diǎn)向第一節(jié)點(diǎn)NI供應(yīng)寫入電流。根據(jù)示例實(shí)施例，第二電源電壓Vdd2端的電壓可以等于第一電源電壓Vddl端的電壓。根據(jù)示例實(shí)施例，第二電源電壓Vdd2端的電壓可以不同于第一電源電壓Vddl端的電壓。在本實(shí)施例中，電流源單元2113可以包括第一到第四開關(guān)匪19、匪21、匪23和匪25以及第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26。第一到第四開關(guān)匪19、匪21、匪23和匪25以及第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26可以具體實(shí)現(xiàn)為NMOS晶體管，但是根據(jù)至少一個示例實(shí)施例，它們也可以具體實(shí)現(xiàn)為PMOS晶體管。第一到第四開關(guān)匪19、匪21、匪23和匪25的漏極可以共同連接到第二電源電壓Vdd2端，并且它們的柵極可以分別連接到第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4。因此，在第一到第四開關(guān)匪19、匪21、匪23和匪25當(dāng)中，連接到第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4當(dāng)中的激活的節(jié)點(diǎn)的開關(guān)可以導(dǎo)通，而其他開關(guān)可以截止。例如，如果第一輸入信號XO和第二輸入信號Xl是邏輯‘低’，則第一輸入節(jié)點(diǎn)Ninl可以被激活。在這種情況下，只有連接到第一輸入節(jié)點(diǎn)Ninl的第一開關(guān)匪19可以導(dǎo)通，而其他的第二到第四開關(guān)匪21、匪23和匪25可以截止。第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26的漏極可以分別連接到第一到第四開關(guān)匪19、匪21、匪23和匪25的源極，它們的源極可以共同連接到第一節(jié)點(diǎn)NI，并且可以向它們的柵極共同供應(yīng)第一偏置信號Vbiasl。第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26的大小或面積不受限制并且是可變的，因此供應(yīng)到第一節(jié)點(diǎn)NI的寫入電流是可變的。例如，第一電流調(diào)節(jié)器件匪20的大小或面積可以是第四電流調(diào)節(jié)器件NM26的大小或面積的四倍，第二電流調(diào)節(jié)器件NM22的大小或面積可以是第四電流調(diào)節(jié)器件匪26的大小或面積的三倍，并且第三電流調(diào)節(jié)器件匪24的大小或面積可以是第四電流調(diào)節(jié)器件匪26大小或面積的兩倍。如果第一開關(guān)匪19導(dǎo)通，則第一電流調(diào)節(jié)器件匪20可以將寫入電流供應(yīng)到第一節(jié)點(diǎn)NI。如果第二開關(guān)匪21導(dǎo)通，則第二電流調(diào)節(jié)器件匪22可以將寫入電流供應(yīng)到第一節(jié)點(diǎn)NI。如果第三開關(guān)匪23導(dǎo)通，則第三電流調(diào)節(jié)器件匪24可以將寫入電流供應(yīng)到第一節(jié)點(diǎn)NI。如果第四開關(guān)匪25導(dǎo)通，則第四電流調(diào)節(jié)器件匪26可以將寫入電流供應(yīng)到第一節(jié)點(diǎn)NI。至少一個可變電阻器件R可以連接在第一節(jié)點(diǎn)NI和第二節(jié)點(diǎn)N2之間。流過至少一個可變電阻器件R的電流可以根據(jù)供應(yīng)到第一節(jié)點(diǎn)NI的寫入電流而變化，例如增加。第二寫入開關(guān)2114可以連接在第二節(jié)點(diǎn)N2和地電壓Nss端之間，并且可以根據(jù)寫入使能信號Wen而接通。例如，第二寫入開關(guān)2114可以包括NMOS晶體管匪27，其漏極連接到第二節(jié)點(diǎn)N2，源極連接到地電壓Vss端，并且向其柵極供應(yīng)寫入使能信號Wen。如果寫入使能信號Wen被激活，則第一寫入開關(guān)單元2112中包括的第五到第八NMOS晶體管匪15、匪16、匪17和匪18截止，第二寫入開關(guān)2114中包括的NMOS晶體管匪27導(dǎo)通，并且電流源單元2113可以根據(jù)第一輸入信號XO和第二輸入信號Xl的電壓向至少一個可變電阻器件R供應(yīng)寫入電流。在這種情況下，至少一個可變電阻器件R的電阻值可以根據(jù)流過至少一個可變電阻器件R的寫入電流而變化，從而向至少一個可變電阻器件R寫 入預(yù)定電阻值或參考電阻值。讀取單元212a可以包括第一讀取開關(guān)2121、偏置單元2122、第二讀取開關(guān)2123和感測放大器單元2124?，F(xiàn)在將詳細(xì)描述讀取單元212a的元件。第一讀取開關(guān)2121可以連接在第三電源電壓Vdd3端和第三節(jié)點(diǎn)N3之間，并且可以根據(jù)反相的讀取使能信號Ren’，S卩，讀取使能信號Ren的反信號而接通。例如，第一讀取開關(guān)2121可以包括PMOS晶體管PM15，該P(yáng)MOS晶體管PM15的源極連接到第三電源電壓Vdd3端，漏極連接到第三節(jié)點(diǎn)N3，并且向其柵極供應(yīng)反相的讀取使能信號Ren’。根據(jù)示例實(shí)施例，第三電源電壓Vdd3端的電壓可以等于第一電源電壓Vddl端的電壓或第二電源電壓Vdd2端的電壓。根據(jù)示例實(shí)施例，第三電源電壓Vdd3端的電壓可以不同于第一電源電壓Vddl端的電壓或第二電源電壓Vdd2端的電壓。偏置單元2122可以連接在第三節(jié)點(diǎn)N3和第一節(jié)點(diǎn)NI之間，并且可以根據(jù)第二偏置信號Vbias2而接通，以向第一節(jié)點(diǎn)NI供應(yīng)讀取電流。例如，偏置單元2122可以包括偏置開關(guān)PM16，該偏置開關(guān)PM16的源極連接到第三節(jié)點(diǎn)N3，漏極連接到第一節(jié)點(diǎn)NI，并且向其柵極供應(yīng)第二偏置信號Vbias2。偏置開關(guān)PM16可以具體實(shí)現(xiàn)為PMOS晶體管。在這種情況下，可以將偏置開關(guān)PM16的大小或面積確定為較小，以便不影響寫入至少一個可變電阻器件R的電阻值。例如，偏置開關(guān)PM16的大小或面積可以是第四電流調(diào)節(jié)器件匪26的大小或面積的0. 3倍。第二讀取開關(guān)2123可以連接在第二節(jié)點(diǎn)N2和地電壓Nss端之間，并且可以根據(jù)讀取使能信號Ren而接通。例如，第二讀取開關(guān)2123可以包括NMOS晶體管匪28，NMOS晶體管匪28的漏極連接到第二節(jié)點(diǎn)N2，源極連接到地電壓Vss端，并且向其柵極供應(yīng)讀取使 能信號Ren。當(dāng)讀取使能信號Ren被激活時，第一讀取開關(guān)2121和第二讀取開關(guān)2123可以導(dǎo)通，并且偏置單元2122可以向至少一個可變電阻器件R供應(yīng)讀取電流。如上所述，讀取單元212a可以通過感測第一節(jié)點(diǎn)NI的電壓，來讀取與寫入至少一個可變電阻器件R的電阻值相對應(yīng)的多電平數(shù)據(jù)。此外，讀取單元212a還可以包括感測放大器單元2124。感測放大器單元2124可以包括第一到第三感測放大器2124a、2124b和2124c。第一感測放大器2124a可以比較第一節(jié)點(diǎn)NI的電壓與第一參考電壓Vkefq,第二感測放大器2124b可以比較第一節(jié)點(diǎn)NI的電壓與第二參考電壓Vkefi，并且第三感測放大器2124c可以比較第一節(jié)點(diǎn)NI的電壓與第三參考電壓Vkef2。圖7是圖示根據(jù)示例實(shí)施例的、在圖6的觸發(fā)器210a中包括的感測放大器單元2124所使用的參考電壓的曲線圖。在圖7中，X軸表示電阻值，Y軸表示單元的總數(shù)量。如果輸入信號是2比特信號，則圖6的至少一個可變電阻器件R可以具有與四個不同的電阻值相對應(yīng)的四個狀態(tài)。具體來說，至少一個可變電阻器件R可以在輸入信號為‘11’時具有擦除狀態(tài)E，可以在輸入信號為‘01’時具有第一編程狀態(tài)PO，可以在輸入信號為‘10’時具有第二編程狀態(tài)P1，并且可以在輸入信號為‘00’時具有第三編程狀態(tài)P2。在圖7中，第一參考電壓Vkefci可以對應(yīng)于在擦除狀態(tài)E和第一編程狀態(tài)PO之間的電阻值。第二參考電壓Vkefi可以對應(yīng)于在第一編程狀態(tài)PO和第二編程狀態(tài)Pl之間的電阻值。第三參考電壓Vkef2可以對應(yīng)于在第二編程狀態(tài)Pl和第三編程狀態(tài)P2之間的電阻值。再次參考圖6，第一觸發(fā)器2IOa還可以包括邏輯電路塊(未示出)，其基于讀取單元212a的輸出信號Y0、Yl和Y2產(chǎn)生2比特輸出信號。圖8是具體圖示根據(jù)示例實(shí)施例的圖5的集成電路2中包括的觸發(fā)器210a’的電路圖。參照圖8，第一觸發(fā)器210a’可以包括寫入單元211’和讀取單元212a。第一觸發(fā)器210a’是圖6中圖示的第一觸發(fā)器210a的修改的例子。具體來說，在寫入單元211’的結(jié)構(gòu)方面，第一觸發(fā)器210a’不同于圖6的第一觸發(fā)器210a，但是在讀取單元212a方面，第一觸發(fā)器210a’可以與圖6的第一觸發(fā)器210a相同。因此，對根據(jù)本實(shí)施例的第一觸發(fā)器210a’的詳細(xì)描述將集中在寫入單元211’的結(jié)構(gòu)上。
寫入單元211’可以包括輸入信號接收單元2111、第一寫入開關(guān)單元2112、電流源單元2113’、至少一個可變電阻器件R和第二寫入開關(guān)2114。圖8的輸入信號接收單元2111、第一寫入開關(guān)單元2112、至少一個可變電阻器件R和第二寫入開關(guān)2114可以分別與圖6的第一觸發(fā)器210a中包括的輸入信號接收單元2111、第一寫入開關(guān)單元2112、至少一個可變電阻器件R和第二寫入開關(guān)2114相同?，F(xiàn)在將詳細(xì)描述圖8的電流源單元2113’。電流源單元2113’可以連接在第二電源電壓Vdd2端和第一節(jié)點(diǎn)NI之間，并且可以向第一節(jié)點(diǎn)NI供應(yīng)與第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4當(dāng)中激活的輸入節(jié)點(diǎn)的電壓相對應(yīng)的寫入電流。根據(jù)示例實(shí)施例，第二電源電壓Vdd2端的電壓可以等于第一電源電壓Vddl端的電壓。根據(jù)示例實(shí)施例，第二電源電壓Vdd2端的電壓可以不同于第一電源電壓Vddl端的電壓。在本實(shí)施例中，電流源單元2113’可以包括第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26。第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26可以具體實(shí)現(xiàn)為NMOS晶體管，但是根據(jù)至少一個示例實(shí)施例，它們也可以具體實(shí)現(xiàn)為PMOS晶體管。第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26的漏極可以共同連接到第二電源電壓Vdd2端，源極可以共同連接到第一節(jié)點(diǎn)NI，柵極可以分別連接到第一到第四輸入節(jié)點(diǎn) Ninl、Nin2、Nin3 和 Nin4。第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26的大小或面積不受限制并且是可變的，因此供應(yīng)到第一節(jié)點(diǎn)NI的寫入電流是可變的。例如，第一電流調(diào)節(jié)器件匪20的大小或面積可以是第四電流調(diào)節(jié)器件NM26的大小或面積的四倍，第二電流調(diào)節(jié)器件NM22的大小或面積可以是第四電流調(diào)節(jié)器件匪26的大小或面積的三倍，并且第三電流調(diào)節(jié)器件NM24的大小或面積可以是第四電流調(diào)節(jié)器件NM26的大小或面積的兩倍。當(dāng)?shù)谝惠斎牍?jié)點(diǎn)Ninl被激活時，第一電流調(diào)節(jié)器件匪20可以導(dǎo)通，以便向第一節(jié)點(diǎn)NI供應(yīng)寫入電流。當(dāng)?shù)诙斎牍?jié)點(diǎn)Nin2被激活時，第二電流調(diào)節(jié)器件匪22可以導(dǎo)通，以便向第一節(jié)點(diǎn)NI供應(yīng)寫入電流。當(dāng)?shù)谌斎牍?jié)點(diǎn)Nin3被激活時，第三電流調(diào)節(jié)器件匪24可以導(dǎo)通，以便向第一節(jié)點(diǎn)NI供應(yīng)寫入電流。當(dāng)?shù)谒妮斎牍?jié)點(diǎn)Nin4被激活時，第四電流調(diào)節(jié)器件匪26可以導(dǎo)通，以便向第一節(jié)點(diǎn)NI供應(yīng)寫入電流。根據(jù)本實(shí)施例，在第二電源電壓Vdd2端與第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26之間可以不安裝開關(guān)。在這種情況下，通過將第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26的柵極分別連接到第一到第四輸入節(jié)點(diǎn)Ninl、Nin2、Nin3和Nin4，第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26可以被用作開關(guān)。并且，通過將第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26的大小或面積設(shè)置為互不相同，第一到第四電流調(diào)節(jié)器件匪20、匪22、匪24和匪26可以被用來調(diào)整電流。圖9是具體圖示根據(jù)示例實(shí)施例的圖5的集成電路2中包括的觸發(fā)器210a”的電路圖。參照圖9，第一觸發(fā)器210a”可以包括寫入單元211和讀取單元212b。第一觸發(fā)器210a”是圖6的第一觸發(fā)器210a的修改的例子。具體來說，在讀取單元212b的結(jié)構(gòu)方面，第一觸發(fā)器210a”不同于圖6的第一觸發(fā)器210a，但是例如在寫入單元211的結(jié)構(gòu)方面，第一觸發(fā)器210a”可以與圖6的第一觸發(fā)器210a相同。因此，現(xiàn)在將詳細(xì)描述圖9的讀取單元212b的結(jié)構(gòu)。
讀取單元212b可以包括第一讀取開關(guān)2121’、偏置單元2122’、第二讀取開關(guān)2123’和感測放大器單元2124’。現(xiàn)在將描述讀取單元212b的元件。第一讀取開關(guān)2121’可以連接在第三電源電壓Vdd3端和第一節(jié)點(diǎn)NI之間，并且可以根據(jù)反相的讀取使能信號Ren’，S卩，讀取使能信號Ren的反信號而接通。例如，第一讀取開關(guān)2121’可以包括PMOS晶體管PM15，該P(yáng)MOS晶體管PM15的源極連接到第三電源電壓Vdd3端，漏極連接到第一節(jié)點(diǎn)NI，并且向其柵極供應(yīng)該反相的讀取使能信號Ren’。根據(jù)示例實(shí)施例，第三電源電壓Vdd3端的電壓可以等于第一電源電壓Vddl端的電壓或第二電源電壓Vdd2端的電壓。根據(jù)示例實(shí)施例，第三電源電壓Vdd3端的電壓可以不同于第一電源電壓Vddl端的電壓或第二電源電壓Vdd2端的電壓。偏置單元2122’可以連接在第二節(jié)點(diǎn)N2和第三節(jié)點(diǎn)N3之間，并且可以根據(jù)第二 偏置信號Vbias2而接通，以向第二節(jié)點(diǎn)N2供應(yīng)讀取電流。例如，偏置單元2122’可以包括偏置開關(guān)匪29，該偏置開關(guān)匪29的漏極連接到第二節(jié)點(diǎn)N2，源極連接到第三節(jié)點(diǎn)N3，并且向其柵極供應(yīng)第二偏置信號Vbias2。偏置開關(guān)匪29可以具體實(shí)現(xiàn)為NMOS晶體管。在這種情況下，可以將偏置開關(guān)匪29的大小或面積確定為較小，以便不影響寫入至少一個可變電阻器件R的電阻值。例如，偏置開關(guān)匪29的大小或面積可以是第四電流調(diào)節(jié)器件匪26的大小或面積的0. 3倍。第二讀取開關(guān)2123’可以連接在第三節(jié)點(diǎn)N3和地電壓Nss端之間，并且可以根據(jù)讀取使能信號Ren而接通。例如，第二讀取開關(guān)2123’可以包括NMOS晶體管匪28，NM0S晶體管匪28的漏極連接到第三節(jié)點(diǎn)N3，源極連接到地電壓Vss端，并且向其柵極供應(yīng)讀取使能信號Ren。當(dāng)讀取使能信號Ren被激活時，第一讀取開關(guān)2121’和第二讀取開關(guān)2123’可以導(dǎo)通，并且偏置單元2122’可以向至少一個可變電阻器件R供應(yīng)讀取電流。如上所述，當(dāng)讀取使能信號Ren被激活時，讀取單元212b可以通過感測第二節(jié)點(diǎn)N2的電壓，來讀取與寫入至少一個可變電阻器件R的電阻值相對應(yīng)的多電平數(shù)據(jù)。讀取單元212b還可以包括感測放大器單元2124。感測放大器單元2124可以包括第一到第三感測放大器2124a’、2124b’和2124c’。第一感測放大器單元2124a’可以比較第二節(jié)點(diǎn)N2的電壓與第一參考電壓VKEF(I。第二感測放大器單元2124b’可以比較第二節(jié)點(diǎn)N2的電壓與第二參考電壓VKEF1。第三感測放大器單元2124c’可以比較第三節(jié)點(diǎn)N2的電壓與第三參考電壓Vkef2。圖10是圖示根據(jù)示例實(shí)施例的操作邏輯電路的方法的流程圖。圖10的方法是操作如圖I到圖9中圖示的邏輯電路和集成電路的方法。因此，上面參照圖I到圖9描述的實(shí)施例可以應(yīng)用于圖10的方法。在操作S110，當(dāng)寫入使能信號被激活時，將根據(jù)從輸入信號的電壓和電流組成的組中選擇的至少一個而變化的電阻值寫入至少一個可變電阻器件。具體來說，將電阻值寫入至少一個可變電阻器件可以包括，將寫入電流供應(yīng)到至少一個可變電阻器件，其中，該寫入電流是由從輸入信號的電壓和電流所組成的組中選擇的至少一個所確定的。在操作S120，當(dāng)讀取使能信號被激活時，通過感測寫入至少一個可變電阻器件的電阻值來讀取與該電阻值相對應(yīng)的多電平數(shù)據(jù)。具體來說，讀取多電平數(shù)據(jù)可以包括向至少一個可變電阻器件供應(yīng)讀取電流，該讀取電流被確定為不影響寫入至少一個可變電阻器件的電阻值。如上所述，根據(jù)一個或多個示例實(shí)施例，邏輯電路可以包括可變電阻器件，該可變電阻器件的電阻值根據(jù)從輸入信號的電壓和電流所組成的組中選擇的至少一個而變化，并且該邏輯電路鎖存與存儲在可變電阻器件中的電阻值相對應(yīng)的多電平數(shù)據(jù)。如上所述，通過使用可變電阻器件，可以用簡單的方式來制造該邏輯電路。因此，即使當(dāng)輸入信號是多比特信號時，也不會附加地需要用于分別處理包括在多比特數(shù)據(jù)中的比特的鎖存器、用于處理輸入信號的模數(shù)轉(zhuǎn)換器和用于提供輸出信號的數(shù)模轉(zhuǎn)換器。因此，可以減小邏輯電路的大小和功耗。并且，根據(jù)一個或多個示例實(shí)施例，即使發(fā)生斷電，包括在邏輯電路中的可變電阻器件也可以記憶寫入其中的電阻值。因此，邏輯電路可以被 用作非易失性邏輯電路。因此，當(dāng)再次供電時，可以迅速地從邏輯電路讀取數(shù)據(jù)，從而大大提高了邏輯電路的工作速度。已經(jīng)對示例實(shí)施例進(jìn)行了描述，很顯然，可以以許多方式對示例實(shí)施例進(jìn)行改變。這樣的改變不應(yīng)被看作脫離示例實(shí)施例的預(yù)定精神和范圍，并且所有這樣的對本領(lǐng)域技術(shù)人員而言顯而易見的修改都意圖包括在權(quán)利要求的范圍之內(nèi)。
權(quán)利要求
1.一種邏輯電路，包括 至少一個可變電阻器件，其被配置成所述至少一個可變電阻器件的電阻值根據(jù)至少一個選擇的值而變化，所選擇的值是從輸入信號的電壓和電流當(dāng)中選擇的，并且所述至少一個可變電阻器件被配置成記憶所述電阻值， 其中，所述邏輯電路被配置成，通過設(shè)置記憶的電阻值來存儲多電平數(shù)據(jù)。
2.如權(quán)利要求I所述的邏輯電路，其中，所述輸入信號是多比特信號。
3.如權(quán)利要求I所述的邏輯電路，還包括 寫入單元，其包括所述至少一個可變電阻器件，所述寫入單元被配置成，通過基于所述至少一個選擇的值和寫入使能信號設(shè)置所述至少一個可變電阻器件的電阻值，由此向可變電阻器件寫入所述多電平數(shù)據(jù)；以及 讀取單元，其被配置成，讀取與所設(shè)置的至少一個可變電阻器件的電阻值和讀取使能信號相對應(yīng)的多電平數(shù)據(jù)。
4.如權(quán)利要求3所述的邏輯電路，其中，所述寫入單元被配置成，如果所述寫入使能信號被激活，則使得流過所述至少一個可變電阻器件的電流根據(jù)所述至少一個選擇的值而變化。
5.如權(quán)利要求3所述的邏輯電路，其中，所述寫入單元包括 第一寫入開關(guān)，其連接在第一電源電壓端和第一節(jié)點(diǎn)之間，并且被配置成基于所述寫入使能信號的反信號而接通； 電流源單元，其連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，并且被配置成基于所述輸入信號而接通并向第二節(jié)點(diǎn)供應(yīng)寫入電流； 所述至少一個可變電阻器件，其連接在第二節(jié)點(diǎn)和第三節(jié)點(diǎn)之間；以及第二寫入開關(guān)，其連接在第三節(jié)點(diǎn)和地電壓端之間，并且被配置成基于所述寫入使能信號而接通。
6.如權(quán)利要求5所述的邏輯電路，其中，所述讀取單元被配置成，如果所述讀取使能信號被激活，則所述讀取單元通過感測第二節(jié)點(diǎn)的電壓來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。
7.如權(quán)利要求6所述的邏輯電路，其中，所述讀取單元包括 第一讀取開關(guān)，其連接在第二電源電壓端和第四節(jié)點(diǎn)之間，并且被配置成根據(jù)所述讀取使能信號的反信號而接通； 偏置單元，其連接在第四節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，并且被配置成根據(jù)偏置信號而接通并向第二節(jié)點(diǎn)供應(yīng)讀取電流；以及 第二讀取開關(guān)，其連接在第三節(jié)點(diǎn)和所述地電壓端之間，并且被配置成根據(jù)所述讀取使能信號而接通。
8.如權(quán)利要求7所述的邏輯電路，其中，所述電流源單元包括電流源開關(guān)，所述偏置單元包括偏置開關(guān)，并且所述電流源開關(guān)的大小大于所述偏置開關(guān)的大小。
9.如權(quán)利要求7所述的邏輯電路，其中，所述偏置單元包括偏置開關(guān)， 其中，所述偏置開關(guān)的大小被配置成，使得所述偏置開關(guān)不影響所設(shè)置的至少一個可變電阻器件的電阻值。
10.如權(quán)利要求5所述的邏輯電路，其中，所述讀取單元被配置成，如果所述讀取使能信號被激活，則所述讀取單元通過感測第三節(jié)點(diǎn)的電壓來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。
11.如權(quán)利要求10所述的邏輯電路，其中，所述讀取單元包括 第一讀取開關(guān)，其連接在第二電源電壓端和第二節(jié)點(diǎn)之間，并且被配置成基于所述讀取使能信號的反信號而接通； 偏置單元，其連接在第三節(jié)點(diǎn)和第四節(jié)點(diǎn)之間，并且被配置成基于偏置信號而接通并向第三節(jié)點(diǎn)供應(yīng)讀取電流；以及 第二讀取開關(guān)，其連接在第四節(jié)點(diǎn)和所述地電壓端之間，并且被配置 成基于所述讀取使能信號而接通。
12.如權(quán)利要求11所述的邏輯電路，其中，所述電流源單元包括電流源開關(guān)，所述偏置單元包括偏置開關(guān)，并且所述電流源開關(guān)的大小大于所述偏置開關(guān)的大小。
13.如權(quán)利要求11所述的邏輯電路，其中，所述偏置單元包括偏置開關(guān)，并且所述偏置開關(guān)的大小被確定，以使得所述偏置開關(guān)不影響寫入所述至少一個可變電阻器件的電阻值。
14.如權(quán)利要求3所述的邏輯電路，其中，所述寫入單元包括 輸入信號接收單元，其連接在第一電源電壓端和多個輸入節(jié)點(diǎn)之間，所述輸入信號接收單元被配置成根據(jù)輸入信號來激活所述多個輸入節(jié)點(diǎn)之一； 第一寫入開關(guān)單元，其連接在所述多個輸入節(jié)點(diǎn)和地電壓端之間，并且被配置成基于所述寫入使能信號的反信號而接通； 電流源單元，其連接在第二電源電壓端和第一節(jié)點(diǎn)之間，所述電流源單元被配置成基于所述多個輸入節(jié)點(diǎn)當(dāng)中的激活的輸入節(jié)點(diǎn)而向第一節(jié)點(diǎn)供應(yīng)寫入電流； 所述至少一個可變電阻器件，其連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間；以及第二寫入開關(guān)，其連接在第二節(jié)點(diǎn)和所述地電壓端之間，并且被配置成基于所述寫入使能信號而接通。
15.如權(quán)利要求14所述的邏輯電路，其中，所述電流源單元包括 多個開關(guān)，其共同連接到第二電源電壓端，并且被配置成分別基于所述多個輸入節(jié)點(diǎn)的電壓而接通；以及 多個電流調(diào)節(jié)器件，其分別串聯(lián)連接到所述多個開關(guān)，并且被配置成基于第一偏置信號而接通， 其中，所述多個電流調(diào)節(jié)器件的大小互不相同。
16.如權(quán)利要求14所述的邏輯電路，其中，所述電流源單元包括 多個電流調(diào)節(jié)器件，其共同連接到第二電源電壓端，并且被配置成分別根據(jù)所述多個輸入節(jié)點(diǎn)的電壓而接通， 其中，所述多個電流調(diào)節(jié)器件的大小互不相同。
17.如權(quán)利要求14所述的邏輯電路，其中，所述讀取單元被配置成，如果所述讀取使能信號被激活，則所述讀取單元通過感測第一節(jié)點(diǎn)的電壓來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。
18.如權(quán)利要求17所述的邏輯電路，其中，所述讀取單元包括 第一讀取開關(guān)，其連接在第三電源電壓端和第三節(jié)點(diǎn)之間，并且被配置成基于所述讀取使能信號的反信號而接通； 偏置單元，其連接在第三節(jié)點(diǎn)和第一節(jié)點(diǎn)之間，并且被配置成基于偏置信號而接通并向第一節(jié)點(diǎn)供應(yīng)讀取電流；以及 第二讀取開關(guān)，其連接在第二節(jié)點(diǎn)和所述地電壓端之間，并且被配置成基于所述讀取使能信號而接通。
19.如權(quán)利要求18所述的邏輯電路，其中，所述讀取單元還包括感測放大器，其被配置成基于第一節(jié)點(diǎn)的電壓和互不相同的多個參考電壓生成一確定，并基于所述確定來讀取所述多電平數(shù)據(jù)。
20.如權(quán)利要求18所述的邏輯電路，其中，所述偏置單元包括 偏置開關(guān)，所述偏置開關(guān)的大小被配置成使得所述偏置開關(guān)不影響所設(shè)置的至少一個可變電阻器件的電阻值。
21.如權(quán)利要求14所述的邏輯電路，其中，所述讀取單元被配置成，如果所述讀取使能信號被激活，則所述讀取單元通過感測第二節(jié)點(diǎn)的電壓來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。
22.如權(quán)利要求21所述的邏輯電路，其中，所述讀取單元包括 第一讀取開關(guān)，其連接在第三電源電壓端和第一節(jié)點(diǎn)之間，并且被配置成基于所述讀取使能信號的反信號而接通； 偏置單元，其連接在第二節(jié)點(diǎn)和第三節(jié)點(diǎn)之間，并且被配置成基于偏置信號而接通，以向第二節(jié)點(diǎn)供應(yīng)讀取電流；以及 第二讀取開關(guān)，其連接在第三節(jié)點(diǎn)和所述地電壓端之間，并且被配置成基于所述讀取使能信號而接通。
23.如權(quán)利要求22所述的邏輯電路，其中，所述讀取單元還包括 感測放大器，其被配置成基于第二節(jié)點(diǎn)的電壓和互不相同的多個參考電壓生成一確定，以便基于所述確定來讀取所述多電平數(shù)據(jù)。
24.如權(quán)利要求22所述的邏輯電路，其中，所述偏置單元包括 偏置開關(guān)，所述偏置開關(guān)的大小被配置成使得所述偏置開關(guān)不影響所設(shè)置的至少一個可變電阻器件的電阻值。
25.如權(quán)利要求3所述的邏輯電路，其中，所述寫入使能信號和所述讀取使能信號與時鐘信號同步。
26.如權(quán)利要求I所述的邏輯電路，其中，所述至少一個可變電阻器件包括憶阻器和電阻式存儲器件中的至少一個。
27.一種集成電路，包括 控制器，其被配置成產(chǎn)生寫入使能信號和讀取使能信號； 寫入單元，其被配置成接收所述寫入使能信號；以及 讀取單元，其被配置成接收所述讀取使能信號， 其中，所述寫入單元包括至少一個可變電阻器件，其被配置成使得所述至少一個可變電阻器件的電阻值根據(jù)至少一個選擇的值而變化，所述選擇的值是從輸入信號的電壓和電流當(dāng)中選擇的，所述至少一個可變電阻器件被配置成記憶所述電阻值，所述寫入單元被配置成通過基于所述寫入使能信號來設(shè)置所述電阻值，從而向所述至少一個可變電阻器件寫入多電平數(shù)據(jù)，并且 其中，所述讀取單元可以被配置成，基于所述讀取使能信號來讀取與所設(shè)置的至少一個可變電阻器件的電阻值相對應(yīng)的多電平數(shù)據(jù)。
28.如權(quán)利要求27所述的集成電路，其中，所述控制器被配置成產(chǎn)生與時鐘信號同步的寫入使能信號和讀取使能信號。
29.一種操作邏輯電路的方法，所述邏輯電路包括記憶電阻值的至少一個可變電阻器件，所述電阻值根據(jù)至少一個選擇的值而變化，所述選擇的值是從輸入信號的電壓和電流當(dāng)中選擇的，所述方法包括 如果寫入使能信號被激活，則基于所述至少一個選擇的值來設(shè)置所述至少一個可變電阻器件的電阻值；以及 如果讀取使能信號被激活，則通過感測所設(shè)置的至少一個可變電阻器件的電阻值來讀取與所述電阻值相對應(yīng)的多電平數(shù)據(jù)。
30.如權(quán)利要求29所述的方法，其中，向所述至少一個可變電阻器件設(shè)置電阻值包括 向所述至少一個可變電阻器件供應(yīng)寫入電流， 其中，所述寫入電流基于所述至少一個選擇的值來確定。
31.如權(quán)利要求29所述的方法，其中，讀取與所述電阻值相對應(yīng)的多電平數(shù)據(jù)包括 向所述至少一個可變電阻器件供應(yīng)讀取電流， 其中，選擇所述讀取電流，以使得所述讀取電流不影響所設(shè)置的至少一個可變電阻器件的電阻值。
全文摘要
邏輯電路包括至少一個可變電阻器件，該至少一個可變電阻器件被配置成，該至少一個可變電阻器件的電阻值根據(jù)至少一個選擇的值而變化。該選擇的值是從輸入信號的電壓和電流當(dāng)中選擇的，并且該至少一個可變電阻器件被配置成記憶該電阻值。邏輯電路被配置成通過設(shè)置記憶的電阻值來存儲多電平數(shù)據(jù)。
文檔編號H03K19/094GK102647180SQ20121002360
公開日2012年8月22日 申請日期2012年2月3日 優(yōu)先權(quán)日2011年2月21日
發(fā)明者丁亨洙, 崔賢植, 金鎬正 申請人:三星電子株式會社