專利名稱：一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及移動(dòng)通信技術(shù)領(lǐng)域，尤其涉及一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻 拉遠(yuǎn)系統(tǒng)。
背景技術(shù)：
在移動(dòng)通信產(chǎn)品中，數(shù)字射頻拉遠(yuǎn)系統(tǒng)由近端數(shù)字接入控制單元和遠(yuǎn)端數(shù)字射頻 拉遠(yuǎn)單元組成，是一種直接耦合基站信號(hào)，采用數(shù)字中頻傳輸方式的信號(hào)覆蓋系統(tǒng)，目前數(shù) 字射頻拉遠(yuǎn)系統(tǒng)采用一臺(tái)近端數(shù)字接入控制單元通過鏈路拉遠(yuǎn)與遠(yuǎn)端數(shù)字射頻拉遠(yuǎn)單元 連接完成信號(hào)覆蓋，如圖1，現(xiàn)有技術(shù)中，遠(yuǎn)端數(shù)字射頻拉遠(yuǎn)單元包括雙工器、功放單元、低 噪放單元、第一射頻上變頻單元、第一射頻下變頻單元、第一數(shù)模轉(zhuǎn)換單元、第一模數(shù)轉(zhuǎn)換 單元、第一數(shù)字下變頻單元、第一數(shù)字上變頻單元、第一 CPRI打包單元、第一 CPRI解幀單 元、第一串并轉(zhuǎn)換單元和第一光電轉(zhuǎn)換單元，近端數(shù)字接入控制單元包括第二射頻下變頻 單元、第二射頻上變頻單元、第二數(shù)模轉(zhuǎn)換單元、第二模數(shù)轉(zhuǎn)換單元、第二數(shù)字下變頻單元、 第二數(shù)字上變頻單元、第二 CPRI打包單元、第二 CPRI解幀單元、第二串并轉(zhuǎn)換單元和第二 光電轉(zhuǎn)換單元；數(shù)字射頻拉遠(yuǎn)系統(tǒng)把信號(hào)分為上行信號(hào)和下行信號(hào)。對(duì)于上行信號(hào)來(lái)說，天線接 收的射頻信號(hào)經(jīng)過雙工器、低噪放單元、射頻單元下變頻為中頻輸入模數(shù)轉(zhuǎn)換器，模數(shù)轉(zhuǎn)換 器完成信號(hào)的采樣和數(shù)字化，將該信號(hào)送到DDC模塊，將信號(hào)濾波后串行化、經(jīng)光電轉(zhuǎn)換器 件驅(qū)動(dòng)串行信號(hào)為光信號(hào)，通過光纖發(fā)送到近端數(shù)字接入控制單元。近端數(shù)字接入控制單元接收到光纖傳過來(lái)的上行光信號(hào)后首先通過光電轉(zhuǎn)換器 件把信號(hào)轉(zhuǎn)變?yōu)殡娦盘?hào)進(jìn)而恢復(fù)為遠(yuǎn)端濾波之后的數(shù)字信號(hào)，DUC模塊將該信號(hào)上變頻為 中頻信號(hào)然后給到數(shù)模轉(zhuǎn)換器完成對(duì)遠(yuǎn)端輸入中頻的恢復(fù)，當(dāng)然，該中頻信號(hào)與遠(yuǎn)端輸入 的中頻信號(hào)頻率可能有差異，經(jīng)過遠(yuǎn)端的射頻部分上變頻之后，最終實(shí)現(xiàn)了遠(yuǎn)端輸入信號(hào) 與近端輸出信號(hào)的頻率完全一致。下行信號(hào)的處理過程同上行信號(hào)的處理過程，不同點(diǎn)在于信號(hào)從近端的射頻輸 入，從遠(yuǎn)端的功放輸出，完成下行信號(hào)的大功率覆蓋。目前，在射頻拉遠(yuǎn)系統(tǒng)的設(shè)計(jì)中面臨下變頻和上變頻的設(shè)計(jì)過于復(fù)雜。下變頻模 塊中包含了下變頻數(shù)控振蕩器，半帶濾波器，F(xiàn)IR濾波器，CIC濾波器等多個(gè)模塊。上變頻模 塊中包含了整形濾波器，內(nèi)插濾波器，和上變頻數(shù)控振蕩器等多個(gè)模塊。在導(dǎo)致系統(tǒng)設(shè)計(jì)復(fù) 雜的同時(shí)對(duì)硬件的要求較高。同時(shí)，大帶寬的輸入信號(hào)導(dǎo)致信號(hào)鏈路的傳輸數(shù)據(jù)量過大，提 升了硬件的成本，為整機(jī)降成本帶來(lái)負(fù)擔(dān)。
發(fā)明內(nèi)容本實(shí)用新型的目的是為了克服現(xiàn)有技術(shù)中的不足，提供了一種數(shù)字寬帶射頻拉遠(yuǎn) 系統(tǒng)，該系統(tǒng)簡(jiǎn)化了上下變頻的設(shè)計(jì)負(fù)擔(dān)，對(duì)數(shù)據(jù)進(jìn)行壓縮，降低鏈路上的數(shù)據(jù)傳輸速率， 進(jìn)而降低硬件的規(guī)格，降低成本，提升系統(tǒng)的穩(wěn)定性。[0008]本實(shí)用新型的技術(shù)方案是一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)，包括第 一 FPGA模塊和第二 FPGA模塊，所述第一 FPGA模塊包括第一數(shù)據(jù)壓縮單元、第一數(shù)據(jù)解壓 縮單元、第一 CPRI打包單元、第一 CPRI解幀單元，所述第一數(shù)據(jù)壓縮單元的輸出端與第一 CPRI打包單元連接、第一 CPRI解幀單元的輸出端與第一數(shù)據(jù)解壓縮單元連接；所述第二 FPGA模塊包括第二數(shù)據(jù)壓縮單元、第二數(shù)據(jù)解壓縮單元、第二 CPRI打包單元、第二 CPRI解 幀單元，所述第二數(shù)據(jù)壓縮單元的輸出端與第二 CPRI打包單元連接、第二 CPRI解幀單元的 輸出端與第二數(shù)據(jù)解壓縮單元連接。所述的數(shù)據(jù)壓縮單元由序列抽取單元、擬合序列單元、第一序列壓縮單元、第二序 列壓縮單元和壓縮數(shù)據(jù)編碼單元組成，所述序列抽取單元的主序列信號(hào)輸出端分別與第一 序列壓縮單元和擬合序列單元相連；所述擬合序列單元和序列抽取單元的從序列信號(hào)輸出 端進(jìn)行減操作后與第二序列壓縮單元相連接；所述壓縮數(shù)據(jù)編碼單元與第一序列壓縮單元 和第二序列壓縮單元的輸出端相連接。所述的數(shù)據(jù)解壓縮單元由解壓縮數(shù)據(jù)編碼單元、第一序列解壓縮單元、第二序列 解壓縮單元、擬合序列單元、序列組合單元組成；所述解壓縮數(shù)據(jù)編碼單元的主壓縮序列信 號(hào)輸出端與第一序列解壓縮單元相連接；所述解壓縮數(shù)據(jù)編碼單元的誤差壓縮序列信號(hào)輸 出端與第二序列解壓縮單元相連接；所述第一序列解壓縮單元的主序列信號(hào)輸出端分別與 序列組合單元、擬合序列單元相連接；所述第二序列解壓縮單元的誤差序列信號(hào)輸出端和 擬合序列單元輸出端進(jìn)行加操作后與序列組合單元相連接。所述的第一序列壓縮單元與第二序列壓縮單元結(jié)構(gòu)相同，所述的結(jié)構(gòu)包括增量產(chǎn) 生模塊、浮點(diǎn)數(shù)據(jù)塊模塊和霍夫曼編碼模塊，所述增量產(chǎn)生模塊和浮點(diǎn)數(shù)據(jù)塊模塊相連接， 浮點(diǎn)數(shù)據(jù)塊模塊的指數(shù)序列信號(hào)和尾數(shù)序列信號(hào)的輸出端都與霍夫曼編碼模塊相連接。所述的第一序列解壓縮單元與第二序列解壓縮單元結(jié)構(gòu)相同，所述的結(jié)構(gòu)包括霍 夫曼解碼模塊、浮點(diǎn)數(shù)據(jù)塊模塊以及原始序列恢復(fù)模塊；所述霍夫曼解碼模塊的指數(shù)序列 信號(hào)和尾數(shù)序列信號(hào)輸出端都與浮點(diǎn)數(shù)據(jù)塊模塊相連接；浮點(diǎn)數(shù)據(jù)塊模塊與原始序列恢復(fù) 模塊相連接。本實(shí)用新型的有益效果是通過數(shù)據(jù)壓縮和解壓縮單元實(shí)現(xiàn)了 DDC和DUC相當(dāng)?shù)?功能，簡(jiǎn)化了現(xiàn)有數(shù)字射頻拉遠(yuǎn)系統(tǒng)中的繁雜數(shù)字信號(hào)處理的設(shè)計(jì)，剔除了多個(gè)上下變頻 濾波器的設(shè)計(jì)工作，在實(shí)際的應(yīng)用中減少了大量的仿真研發(fā)工作，節(jié)約了大部分的FPGA資 源，降低鏈路上的數(shù)據(jù)傳輸量，進(jìn)而為降低成本提供了一個(gè)有效地途徑。

圖1是現(xiàn)有技術(shù)中數(shù)字射頻拉遠(yuǎn)系統(tǒng)的結(jié)構(gòu)示意圖；圖2是本實(shí)用新型一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)的結(jié)構(gòu)示意圖；圖3是本實(shí)用新型所述的數(shù)據(jù)壓縮單元結(jié)構(gòu)示意圖；圖4是本實(shí)用新型所述的主序列與從序列的示意圖；圖5是本實(shí)用新型所述的序列壓縮單元結(jié)構(gòu)示意圖；圖6是本實(shí)用新型所述的數(shù)據(jù)解壓縮單元結(jié)構(gòu)示意圖；圖7是本實(shí)用新型所述的序列解壓縮單元結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面結(jié)合實(shí)施例及附圖，對(duì)本實(shí)用新型作進(jìn)一步地詳細(xì)說明。實(shí)施例圖2是本實(shí)用新型一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)的結(jié)構(gòu)示意圖，包 括第一 FPGA模塊和第二 FPGA模塊，第一 FPGA模塊包括第一數(shù)據(jù)壓縮單元、第一數(shù)據(jù)解壓 縮單元、第一 CPRI打包單元、第一 CPRI解幀單元，其中第一數(shù)據(jù)壓縮單元的輸出端與第一 CPRI打包單元連接、第一 CPRI解幀單元的輸出端與第一數(shù)據(jù)解壓縮單元連接；第二 FPGA 模塊包括第二數(shù)據(jù)壓縮單元、第二數(shù)據(jù)解壓縮單元、第二 CPRI打包單元、第二 CPRI解幀單 元，其中第二數(shù)據(jù)壓縮單元的輸出端與第二 CPRI打包單元連接、第二 CPRI解幀單元的輸出 端與第二數(shù)據(jù)解壓縮單元連接。數(shù)據(jù)壓縮單元由序列抽取單元、擬合序列單元、第一序列壓縮單元、第二序列壓縮 單元和壓縮數(shù)據(jù)編碼單元組成，如圖3所示。序列抽取單元實(shí)現(xiàn)對(duì)第一模數(shù)轉(zhuǎn)換單元(第二模數(shù)轉(zhuǎn)換單元)傳過來(lái)的數(shù)據(jù)進(jìn)行 抽取，抽取之后的數(shù)據(jù)分為主序列數(shù)據(jù)，除去主序列后的輸入數(shù)據(jù)序列為從序列，主序列數(shù) 據(jù)直接進(jìn)入到第一序列壓縮單元實(shí)現(xiàn)壓縮功能。圖4是主序列與從序列的示意圖。同時(shí)，主序列信號(hào)進(jìn)入擬合序列單元實(shí)行貝塞爾逼近。并利用擬合值與對(duì)應(yīng)點(diǎn)的 從序列信號(hào)進(jìn)行減操作。這樣形成新的序列信號(hào)誤差序列信號(hào)。誤差序列信號(hào)進(jìn)入到第 二序列壓縮單元實(shí)現(xiàn)壓縮功能。第一序列壓縮單元與第二序列壓縮單元結(jié)構(gòu)相同，將兩者通稱為序列壓縮單元， 如圖5所示，其結(jié)構(gòu)包括增量產(chǎn)生模塊、浮點(diǎn)數(shù)據(jù)塊模塊和霍夫曼編碼模塊。對(duì)于序列壓縮單元首先對(duì)輸入的數(shù)據(jù)流進(jìn)行數(shù)據(jù)增量計(jì)算，計(jì)算后的數(shù)據(jù)發(fā)送到 浮點(diǎn)塊數(shù)據(jù)模塊。如下表格1給出了增量計(jì)算的例子
X⑴X⑵X⑶X⑷X⑶X(6)X (7)原始數(shù)據(jù)26020010060150120160一次增量260-60-100-4090-30-40二次增量260-60-4060130-12010三次增量260-60-4010070-250130表格 1原始數(shù)據(jù)與增量值進(jìn)行基于塊浮點(diǎn)算法編碼，得到對(duì)應(yīng)尾數(shù)序列、指數(shù)序列?；舴?曼編碼主要是針對(duì)指數(shù)序列進(jìn)行的，一個(gè)序列所有塊的指數(shù)值很可能是一串按概率出現(xiàn)的 數(shù)值，霍夫曼針對(duì)概率型數(shù)據(jù)的壓縮性能非常高，可以節(jié)約大量的存儲(chǔ)空間，對(duì)整體壓縮比 的提高也非常有效。最后，CPRI打包單元將按照被壓縮的數(shù)據(jù)按照主序列壓縮數(shù)據(jù)數(shù)據(jù)在前，對(duì)應(yīng)誤 差序列壓縮數(shù)據(jù)在后的順序進(jìn)行CPRI打包處理。經(jīng)第一串并轉(zhuǎn)換單元和第一光電轉(zhuǎn)換單
5元發(fā)送到光纖上，實(shí)現(xiàn)數(shù)據(jù)的傳輸。近端的光纖收到信號(hào)后，經(jīng)過第二光電轉(zhuǎn)換單元與第二串并轉(zhuǎn)換單元將光信號(hào)轉(zhuǎn) 換為并行數(shù)據(jù)。該數(shù)據(jù)進(jìn)入到近端的第二數(shù)據(jù)解壓縮單元。第一數(shù)據(jù)解壓縮單元與第二 數(shù)據(jù)解壓縮單元在結(jié)構(gòu)上相同，如圖6所示。從光口解析出來(lái)的壓縮數(shù)據(jù)進(jìn)入到解壓縮數(shù) 據(jù)編碼單元，該單元中將數(shù)據(jù)按照標(biāo)識(shí)分為主壓縮序列信號(hào)和誤差壓縮序列信號(hào)，這兩個(gè) 序列信號(hào)分別進(jìn)入到第一序列解壓縮單元和第二序列解壓縮單元對(duì)相應(yīng)的輸入數(shù)據(jù)進(jìn)行 解壓縮。兩個(gè)解壓縮單元的原理相同，如圖7所示。數(shù)據(jù)進(jìn)入霍夫曼解碼模塊將分別解出 指數(shù)序列信號(hào)和尾數(shù)序列信號(hào)，進(jìn)而浮點(diǎn)數(shù)據(jù)塊模塊將接收到的指數(shù)序列信號(hào)和尾數(shù)序列 信號(hào)恢復(fù)為增量數(shù)據(jù)和原始數(shù)據(jù)的集合的數(shù)據(jù)流，該數(shù)據(jù)流通過原始序列恢復(fù)模塊實(shí)現(xiàn)對(duì) 原始數(shù)據(jù)的恢復(fù)。第一序列解壓縮單元輸出的為主序列信號(hào)，而第二序列解壓縮單元輸出 的為誤差序列信號(hào)，兩個(gè)序列信號(hào)同時(shí)進(jìn)入到擬合序列單元。在該單元中，主序列信號(hào)將進(jìn) 行擬合，擬合輸出的數(shù)據(jù)為對(duì)應(yīng)的誤差序列的擬合值，同時(shí)，該擬合值與對(duì)應(yīng)的誤差序列相 加，進(jìn)而得到從序列信號(hào)。最后，主從序列信號(hào)在序列組合單元實(shí)現(xiàn)數(shù)據(jù)重組，進(jìn)而恢復(fù)為 數(shù)據(jù)輸出序列，該輸出序列為遠(yuǎn)端的第一模數(shù)轉(zhuǎn)換單元輸出的數(shù)據(jù)格式。當(dāng)然，如果第二數(shù) 模轉(zhuǎn)換單元的輸入數(shù)據(jù)格式與第一模數(shù)轉(zhuǎn)換單元的輸出格式和位數(shù)不符，需要進(jìn)行轉(zhuǎn)換。該數(shù)據(jù)處理方式，通過經(jīng)測(cè)試能夠降低光鏈路50%以上的數(shù)據(jù)量，同時(shí)模塊固化， 能夠通過移植簡(jiǎn)單的應(yīng)用到其他的項(xiàng)目中，在簡(jiǎn)化設(shè)計(jì)的同時(shí)能夠有效的降低數(shù)據(jù)鏈路的 數(shù)據(jù)量，進(jìn)而降低硬件成本，提高產(chǎn)品的競(jìng)爭(zhēng)力。以上所述的本實(shí)用新型實(shí)施方式，并不構(gòu)成對(duì)本實(shí)用新型保護(hù)范圍的限定。任何 在本實(shí)用新型的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型 的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)，包括第一FPGA模塊和第二FPGA模塊， 其特征在于，所述第一 FPGA模塊包括第一數(shù)據(jù)壓縮單元、第一數(shù)據(jù)解壓縮單元、第一 CPRI 打包單元、第一 CPRI解幀單元，所述第一數(shù)據(jù)壓縮單元的輸出端與第一 CPRI打包單元連 接、第一 CPRI解幀單元的輸出端與第一數(shù)據(jù)解壓縮單元連接；所述第二 FPGA模塊包括第二 數(shù)據(jù)壓縮單元、第二數(shù)據(jù)解壓縮單元、第二 CPRI打包單元、第二 CPRI解幀單元，所述第二數(shù) 據(jù)壓縮單元的輸出端與第二 CPRI打包單元連接、第二 CPRI解幀單元的輸出端與第二數(shù)據(jù) 解壓縮單元連接。
2.根據(jù)權(quán)利要求1所述的一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)，其特征在于， 所述的數(shù)據(jù)壓縮單元由序列抽取單元、擬合序列單元、第一序列壓縮單元、第二序列壓縮單 元和壓縮數(shù)據(jù)編碼單元組成，所述序列抽取單元的主序列信號(hào)輸出端分別與第一序列壓縮 單元和擬合序列單元相連；所述擬合序列單元和序列抽取單元的從序列信號(hào)輸出端進(jìn)行減 操作后與第二序列壓縮單元相連接；所述壓縮數(shù)據(jù)編碼單元與第一序列壓縮單元和第二序 列壓縮單元的輸出端相連接。
3.根據(jù)權(quán)利要求1所述的一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)，其特征在于， 所述的數(shù)據(jù)解壓縮單元由解壓縮數(shù)據(jù)編碼單元、第一序列解壓縮單元、第二序列解壓縮單 元、擬合序列單元、序列組合單元組成；所述解壓縮數(shù)據(jù)編碼單元的主壓縮序列信號(hào)輸出端 與第一序列解壓縮單元相連接；所述解壓縮數(shù)據(jù)編碼單元的誤差壓縮序列信號(hào)輸出端與第 二序列解壓縮單元相連接；所述第一序列解壓縮單元的主序列信號(hào)輸出端分別與序列組合 單元、擬合序列單元相連接；所述第二序列解壓縮單元的誤差序列信號(hào)輸出端和擬合序列 單元輸出端進(jìn)行加操作后與序列組合單元相連接。
4.根據(jù)權(quán)利要求2所述的一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)，其特征在于， 所述的第一序列壓縮單元與第二序列壓縮單元結(jié)構(gòu)相同，所述的結(jié)構(gòu)包括增量產(chǎn)生模塊、 浮點(diǎn)數(shù)據(jù)塊模塊和霍夫曼編碼模塊，所述增量產(chǎn)生模塊和浮點(diǎn)數(shù)據(jù)塊模塊相連接，浮點(diǎn)數(shù) 據(jù)塊模塊的指數(shù)序列信號(hào)和尾數(shù)序列信號(hào)的輸出端都與霍夫曼編碼模塊相連接。
5.根據(jù)權(quán)利要求3所述的一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)，其特征在于， 所述的第一序列解壓縮單元與第二序列解壓縮單元結(jié)構(gòu)相同，所述的結(jié)構(gòu)包括霍夫曼解碼 模塊、浮點(diǎn)數(shù)據(jù)塊模塊以及原始序列恢復(fù)模塊；所述霍夫曼解碼模塊的指數(shù)序列信號(hào)和尾 數(shù)序列信號(hào)輸出端都與浮點(diǎn)數(shù)據(jù)塊模塊相連接；浮點(diǎn)數(shù)據(jù)塊模塊與原始序列恢復(fù)模塊相連 接。
專利摘要本實(shí)用新型提供了一種基于數(shù)據(jù)壓縮的數(shù)字寬帶射頻拉遠(yuǎn)系統(tǒng)，該系統(tǒng)的第一FPGA模塊包括第一數(shù)據(jù)壓縮單元、第一數(shù)據(jù)解壓縮單元、第一CPRI解幀單元和第一CPRI打包單元，第二FPGA模塊包括第二數(shù)據(jù)壓縮單元、第二數(shù)據(jù)解壓縮單元、第二CPRI解幀單元和第二打包單元；第一數(shù)據(jù)壓縮單元連接在第一CPRI打包單元之前，第一數(shù)據(jù)解壓縮單元連接在第一CPRI解幀單元之后；第二數(shù)據(jù)壓縮單元連接在第二CPRI打包單元之前，第二數(shù)據(jù)解壓縮單元連接在第一CPRI解幀單元之后。本實(shí)用新型可以簡(jiǎn)化FPGA設(shè)計(jì)難度，降低數(shù)據(jù)鏈路傳輸速率，降低硬件成本，從而節(jié)約了本實(shí)用新型數(shù)字射頻拉遠(yuǎn)系統(tǒng)的成本。
文檔編號(hào)H03M7/30GK201898627SQ20102061479
公開日2011年7月13日 申請(qǐng)日期2010年11月18日 優(yōu)先權(quán)日2010年11月18日
發(fā)明者于吉濤, 龔賀 申請(qǐng)人:京信通信系統(tǒng)(中國(guó))有限公司