專利名稱：模數(shù)轉換器及其數(shù)字校準電路的制作方法
技術領域：
本發(fā)明涉及集成電路技術領域，尤其涉及模數(shù)轉換器及其數(shù)字校準電路。
技術背景
隨著現(xiàn)代通訊技術和信號處理技術的發(fā)展，越來越多的模擬信號需要轉化成數(shù) 字信號進行處理，因此對高速高精度的模數(shù)轉換器(ADC)提出了更高的要求。由于半導 體集成電路生產工藝的誤差，模數(shù)轉換器精度不可能完全理想。這就使得當對模數(shù)轉換 器精度的要求上升至一定高度時，對模數(shù)轉換器進行校準必不可少。
目前國際上大多采用兩種校準方法。一種是模擬前端自校準的方法，這種方法 通過內置逐次累加器測量流水線模數(shù)轉換器中運算放大器增益、電容失配與理想值的誤 差，然后由內置邏輯運算電路計算出補償值，這種方法雖然方便，但其校準精度受到內 置累加器和邏輯運算電路精度限制，為了提高精度需要設計高階累加器電路及高精度的 邏輯運算電路，這大大增加了電路設計難度。此外，使用這種校準方法的模數(shù)轉換器需 要較長時間用于計算誤差，降低了模數(shù)轉換器的工作速度。另一種是輸出數(shù)據(jù)截斷的方 法，這種方法通過增加若干流水線轉換級，輸出高于原電路精度的數(shù)據(jù)，再通過對低位 數(shù)據(jù)的截斷，從而實現(xiàn)降低誤差的目的。這種方法雖不影響模數(shù)轉換器的工作速度，但 極大增加了芯片面積以及功耗。并且，一般的流水線模數(shù)轉換器本身無法做到較高的精 度，提高精度只能依靠校準。校準方法便成為高速高精度模數(shù)轉換器設計使用的一個關 鍵環(huán)節(jié)。發(fā)明內容
本發(fā)明實施例為了克服模數(shù)轉換器的校準精度難提高的問題，提供了一種模數(shù) 轉換器的校準電路，包括
流水線轉換模塊、數(shù)據(jù)排列模塊、校準數(shù)據(jù)存儲模塊和數(shù)據(jù)加法模塊，其中， 流水線轉換模塊用于將模擬輸入信號轉化為數(shù)字信號，并發(fā)送給所述數(shù)據(jù)排列模塊；上 述數(shù)字信號包含最低有效位LSB ；
數(shù)據(jù)排列模塊用于對上述流水線轉換模塊轉化輸出的數(shù)字信號進行初步校準， 得到初步校準數(shù)據(jù)；
校準數(shù)據(jù)存儲模塊用于根據(jù)初步校準數(shù)據(jù)對應的量程區(qū)間選擇對應的校準數(shù) 據(jù)；
校準電路還包括隨機數(shù)產生模塊，用于產生低于所述流水線轉換模塊轉化輸出 的數(shù)字信號最低位的隨機數(shù)；
校準數(shù)據(jù)存儲模塊輸出的所述校準數(shù)據(jù)最低位與所述隨機數(shù)的最低位的權值相 同；
數(shù)據(jù)加法模塊用于將所述數(shù)據(jù)排列模塊輸出的初步校準信號與所述隨機數(shù)產生 模塊產生的隨機數(shù)、所述校準數(shù)據(jù)存儲模塊選擇的校準數(shù)據(jù)進行按位相加，獲得最終校準數(shù)據(jù)。
較優(yōu)的，上述校準數(shù)據(jù)存儲模塊輸出的校準數(shù)據(jù)的最高位，至低比LSB高1 位。
較優(yōu)的，上述校準數(shù)據(jù)存儲模塊輸出的校準數(shù)據(jù)的最低兩位的值為01。
更優(yōu)的，上述流水線轉換模塊輸出的數(shù)字信號的最低位為LSB。
更優(yōu)的，上述隨機數(shù)產生模塊產生2位數(shù)字信號。
更優(yōu)的，上述隨機數(shù)產生模塊由線性反饋移位寄存器LFSR構成。
本發(fā)明的實施例還提供了 一種包含上述校準電路的模數(shù)轉換器。
本發(fā)明的實施例通過引入隨機數(shù)產生模塊，配合校準數(shù)據(jù)的設置，產生的隨機 數(shù)與校準數(shù)據(jù)進行加法運算，隨機數(shù)的加入引起輸出數(shù)據(jù)的調整，提高了模數(shù)轉換器的 校準精度。更進一步的，校準電路的設計也較為簡單，且不用增加芯片的面積，更能降 低芯片的功率消耗，從而提高了模數(shù)轉換器的性能。


圖1為本發(fā)明實施例一中流水線模數(shù)轉換器結構框圖2為本發(fā)明實施例一中流水線模數(shù)轉換器某級校準區(qū)間和校準數(shù)據(jù)示意圖3為本發(fā)明實施例一中隨機數(shù)產生模塊結構框圖4為本發(fā)明實施例一中校準邏輯原理圖5為圖1中輸出數(shù)據(jù)校準原理圖6為本發(fā)明實施例二中流水線模數(shù)轉換器結構框圖7為本發(fā)明實施例二中校準邏輯原理圖8為圖6中輸出數(shù)據(jù)校準原理圖。
具體實施方式
為了使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚明白，下面結合實施例 和附圖，對本發(fā)明實施例做進一步詳細地說明。由于流水線結構的ADC在高精度ADC 中較為常見，在此，本發(fā)明的示意性實施例采用流水線結構的ADC，但并不作為對本發(fā) 明的限定，例如兩步式、多步式模數(shù)轉換器等具有子轉換區(qū)間的模數(shù)轉換器，同樣可以 直接適用下述實施例中描述的結構和方法。
參見圖1，為本發(fā)明一實施例中流水線模數(shù)轉換器的功能結構框圖，模數(shù)轉換器 100是一種14位流水線結構的ADC，對于模擬信號185的每一個采樣，轉換器最終輸出 14位數(shù)字信號105Λ，其數(shù)位的權值從左至右依次為213-2°。模數(shù)轉換器100包括流水 線轉換模塊160、數(shù)據(jù)排列模塊180、校準數(shù)據(jù)存儲模塊120、隨機數(shù)產生模塊190，數(shù)據(jù) 加法模塊170。
其中，流水線轉換模塊160，用于量化模擬輸入185，其包括一個或多個子轉換 級。例如，流水線轉換模塊160可以有一串子級產生數(shù)字序列213-2°。最低有效位(Least Significant Bit, LSB)是二進制數(shù)中最右邊即權值最小的整數(shù)位，也表示組成滿量程輸入 范圍的最小單位，在圖1中權值為2°的位即為本實施例的LSB。
數(shù)據(jù)排列模塊180，接收流水線轉換模塊160產生的14位數(shù)字編碼105，并在模擬輸入信號185采樣階段，對數(shù)字編碼105進行延時對準以及錯位相加，輸出初步校準數(shù) 據(jù) 106。
校準數(shù)據(jù)存儲模塊120，根據(jù)輸出數(shù)據(jù)106，選擇合適的校準數(shù)據(jù)125，本實施 例中為四位數(shù)字序列，權值為2^2-2,用于校準流水線轉換模塊160的轉換誤差。
隨機數(shù)產生模塊190，在本實施例中輸出兩位低于LSB的數(shù)字信號2入2人
數(shù)據(jù)加法模塊170，接收數(shù)據(jù)排列模塊輸出106、校準數(shù)據(jù)125、隨機數(shù)據(jù)，按 照權值對應相加，得到模數(shù)轉換器輸出的最終校準數(shù)據(jù)105~
參見圖2，為本發(fā)明上述實施例中流水線轉換模塊160其中一個子轉換級即子 ADC的子轉換區(qū)間和其對應的校準數(shù)據(jù)示意圖。左列的量程序列代表模擬信號能夠被數(shù) 字量化的最小值210和最大值觀0，以及它們之間的一串子量程區(qū)間210480，當模擬輸 入信號被采樣后，其值就會與子量程區(qū)間進行比較，并得到相對應的數(shù)字編碼。
圖2中間一列表示子量程對應的數(shù)字編碼，右列數(shù)據(jù)所示為子量程對應當數(shù)字 編碼與對應校準數(shù)據(jù)的關系，表中的數(shù)字只為展示對應關系，并非做為固定的對應值。 本例中每個子量程區(qū)間對應四位校準數(shù)據(jù)，其權值從左至右為Ζ1-〗—2。例如，一個模擬 信號采樣后位于子量程區(qū)間270內，對應本級流水線轉換器的數(shù)字編碼為110，其輸出的 四位校準數(shù)據(jù)為0001。校準數(shù)據(jù)可由內部寄存器提供，例如可使用熔絲電阻電路存儲數(shù) 據(jù)。
參見圖3，為本發(fā)明上述實施例中隨機數(shù)產生模塊結構框圖。本實施例使用的是 線性反饋移位寄存器(linear Feedback Shift Register，LFSR)結構產生隨機數(shù)，其中LFSR300包含一串寄存器模塊Rn Rl，每一個寄存器存儲一位二進制數(shù)據(jù)，并連接在一起組 成向右移位數(shù)據(jù)鏈，例如，二進制數(shù)據(jù)由R2移位到R1, Rn移位到Rlrft5寄存器模塊可 以由觸發(fā)器或者時鐘控制存儲器形成，經過每個時鐘周期，寄存器數(shù)據(jù)比照兩個寄存器 之間的連接點Cn、Clri......C1向右平移，輸出隨機數(shù)據(jù)305。在這些連接點上，LFSR 300還包含若干反饋抽頭，例如，310a、310b、310c都具有反饋連接，數(shù)據(jù)經過異或門結構 320a、320b、320c,形成反饋環(huán)路輸出330。通過合理設置反饋抽頭的位置，在2n個移位 周期內可隨機從LFSR 300中抽取任何1位至η位的隨機數(shù)。例如，一個具有31個寄存 器模塊的LFSR，在231個移位周期內可產生1 31位的隨機數(shù)。需要說明的是，隨機序 列理論上周期應該是無窮大，但實際中無法得到真正的隨機數(shù)列，所以只能產生偽隨機 數(shù)，這種序列在2η個移位周期內可以看成是隨機序列，周期越大越接近真正的隨機數(shù)。
應用到圖1所示的實施例中，LFSR 300需要產生兩位隨機數(shù)，用于組成數(shù)字信 號的2—1位2_2位。
參見圖4，為本發(fā)明上述實施例中校準邏輯原理圖。數(shù)字信號106包括流水線 轉換模塊輸出數(shù)據(jù)D1-Dtl,其權值為21-^,(前D13-DJi權值為213-22的在此省略)，另 一部分為隨機數(shù)RBf RB_2，其權值為2—1、2_2。校準數(shù)據(jù)125由四位二進制編碼C1-CL2 組成，權值為Ζ1-〗—2。105Λ為流水線模數(shù)轉換器的最終校準數(shù)據(jù)。
模數(shù)轉換器最終校準數(shù)據(jù)105Λ中，低于LSB的數(shù)據(jù)位取值主要由校準數(shù)據(jù)C和 隨機數(shù)據(jù)RB確定。即由流水線轉換模塊通過數(shù)據(jù)排列模塊生成的數(shù)字信號106與權值 為2—1、2_2的兩位隨機數(shù)組成的數(shù)據(jù)，和校準數(shù)據(jù)存儲模塊選取的校準數(shù)據(jù)125，在加法 模塊中相加得到數(shù)據(jù)輸出105Λ。圖4展現(xiàn)了數(shù)據(jù)105Λ的最后4位數(shù)字即權值為21到2_2的4位數(shù)字是如何得到的。如果校準數(shù)據(jù)位C+ C_2的取值為01，當隨機數(shù)RBf RB_2 為00、01或10時，校準數(shù)據(jù)位C+ C_2不影響Otl的輸出值，當隨機數(shù)RB^肌_2為11 時，校準數(shù)據(jù)位Cf C_2將改變Otl的輸出值。所以可以得出，當校準數(shù)據(jù)位Cf C_2的 取值為01時，只有25%的情況，最終校準輸出數(shù)據(jù)位Otl的值會發(fā)生改變，也就是說輸出 數(shù)據(jù)位Otl具有1/4調整性，流水線模數(shù)轉換器的校準精度由原來的LSB(即Ctl權值)提 高到 1/4LSB。
參見圖5，為本發(fā)明上述實施例中輸出數(shù)據(jù)校準原理圖。表590顯示了對模數(shù)轉 換器100的輸出數(shù)據(jù)中權值為22-2°的校準與非校準對比示意圖。表的第一列給出了模數(shù) 轉換器100輸出數(shù)據(jù)中權值為22-2°的數(shù)據(jù)位可能出現(xiàn)的其中一種情況(即為100時)， 第二列給出了權值為2—1、2_2的隨機數(shù)據(jù)，第三列給出了校準數(shù)據(jù)存儲模塊120中權值為 2入2_2的校準數(shù)據(jù)。最右邊的一列是經本實施例的方式校準輸出，包含模數(shù)轉換器100 最終輸出序列105Λ中最低三位數(shù)據(jù)02、21、2°),其結果由前三列中數(shù)據(jù)對應位相加，并 截斷LSB右邊的低位數(shù)據(jù)而得，與之對比的是旁邊的非校準輸出列，即未使用本實施例 校準方法而得到的輸出數(shù)據(jù)。
由圖5可知，當校準數(shù)據(jù)最后兩位取值為00時，校準輸出與非校準輸出相同， 表明校準算法沒有對輸出數(shù)據(jù)加入調整。當校準數(shù)據(jù)最末兩位取值為01時，輸出數(shù)據(jù)最 低有效位在一種情況即隨機數(shù)據(jù)為11時發(fā)生改變。當校準數(shù)據(jù)最末兩位取值為01時， 對應第一列數(shù)據(jù)取值100，隨機數(shù)據(jù)2—1、2_2共有4種情況，校準算法對最低有效位加入 1/4的調整，在大量采樣值下，相當于對輸出數(shù)據(jù)進行1/4LSB的校準。當校準數(shù)據(jù)取值 為10時，輸出數(shù)據(jù)最低有效位在兩種情況下即隨機數(shù)據(jù)為10或11時發(fā)生改變，校準算 法對最低有效位加入2/4的調整，在大量采樣值下，相當于對輸出數(shù)據(jù)進行2/4LSB的校 準。同樣的，校準數(shù)據(jù)最后兩位取值為11時，大量采樣會有3/4LSB的校準。
從上面的舉例可以看出，在需要校準精度為1/4LSB時，可將校準數(shù)據(jù)的最低兩 位(即權值為2—1、2_2)的兩位設置成01，比如需要全部量程區(qū)間的校準精度都一致，則 將自量程區(qū)間對應的所有校準數(shù)據(jù)最后兩位設為01。如果需要校準精度為2/4LSB，可將 校準數(shù)據(jù)最低兩位設置為10 ；如果需要加入的隨機數(shù)據(jù)不對最終輸出數(shù)據(jù)帶來影響時， 即校準精度維持在現(xiàn)有技術的校準精度即ILSB時，可將校準數(shù)據(jù)最后兩位設為00。當 不同的自量程需要不同的精度時，可以按需設置校準數(shù)據(jù)的最后兩位。又比如當一個模 數(shù)轉換器的轉換精度本身已經很高時，無需使用本發(fā)明實施例中的校準電路提高精度， 即可設置各量程的校準數(shù)據(jù)最后兩位皆為00。
校準數(shù)據(jù)的位數(shù)，與流水線轉換模塊160輸出數(shù)據(jù)的最低位數(shù)有關?，F(xiàn)有技術 中，校準數(shù)據(jù)最低位權值與流水線轉換模塊輸出的數(shù)字編碼最低位權值相同，以形成數(shù) 據(jù)加法模塊中的按位相加。而本發(fā)明的實施例中，校準數(shù)據(jù)的最低位權值小于流水線轉 換模塊輸出的數(shù)字編碼最低位權值。上面的實施例中，流水線轉換模塊160輸出的數(shù)字 編碼105最低位為2°，則校準數(shù)據(jù)最低位為2_2。而因ADC輸出結果誤差可能大于LSB， 這時就需要高于LSB的校準數(shù)據(jù)來進行校正，所以校準數(shù)據(jù)的最高位一般至少比LSB的 高一至兩位，如上述實施例中校準數(shù)據(jù)含21和2°兩位。由此得出上述實施例中的校準 數(shù)據(jù)為21^-2四位數(shù)字。隨機數(shù)產生模塊隨機產生的位數(shù)，為校準數(shù)據(jù)最低位與數(shù)字編 碼105最低位相差的位，如上述實施例中流水線轉換模塊輸出的最低位權值為2°，校準數(shù)據(jù)最低位權值為2_2，隨機數(shù)產生模塊即產生2入2_2兩位，在數(shù)據(jù)加法模塊中實現(xiàn)按位相 加。通過引入隨機數(shù)產生模塊，配合校準數(shù)據(jù)的設置，產生的隨機數(shù)與校準數(shù)據(jù)進行加 法運算，隨機數(shù)的加入引起輸出數(shù)據(jù)的調整，提高了模數(shù)轉換器的校準精度，亦可實現(xiàn) 所需要的各種的校準精度。并且，在提高校準精度的同時，因并不需要增加流水線轉換 模塊輸出的位數(shù)，而由隨機數(shù)產生模塊產生2人2_2兩位與校準數(shù)據(jù)對應位相加。因流水 線模數(shù)轉換器需要加入額外的轉換級來提高輸出數(shù)據(jù)位數(shù)，因而芯片面積需要更大，通 過增加隨機數(shù)產生模塊，流水線轉換模塊的芯片面積不用增加，同時節(jié)省了流水線轉換 模塊芯片的功率。
又如圖6顯示的另一實施例，流水線轉換模塊160’除了包含一串子流水線級用 于量化產生數(shù)字序列213-2°之外，還具有額外的一級或多級子流水線轉換電路用于量化產 生一級或多級低于LSB的數(shù)字序列2_i*2_2。這樣，流水線轉換模塊160’輸出16位數(shù) 字編碼105’，其中包括兩位低于LSB的編碼。
本實施例中的校準數(shù)據(jù)存儲模塊120’存儲著對應各子量程區(qū)間的六位數(shù)字序 列，權值為2i-2_4，用于校準流水線轉換模塊160’的轉換誤差。對應的，隨機數(shù)產生 模塊190在本實施例中同樣可使用LFSR結構產生并輸出兩位低于LSB的數(shù)字即2_3、2_4 位。
圖7為此實施例的校準邏輯原理圖，展現(xiàn)的是數(shù)據(jù)105〃的最后6位數(shù)字即權 值為21到2_4的6位數(shù)字是如何得到的。數(shù)字信號106’包括流水線轉換模塊經數(shù)據(jù)排 列模塊輸出的D1-Df其權值為2^2^ (前D13-Ddi權值為213-22的在此省略)，另一 部分為隨機數(shù)RB_3、RB 4,其權值為2_3、2_4。校準數(shù)據(jù)125’由六位二進制編碼C1-CL4 組成，權值為Ζ1-〗—4。經過加法器170之后，數(shù)據(jù)輸出序列105〃為流水線模數(shù)轉換器 的最終輸出數(shù)據(jù)。
模數(shù)轉換器最終輸出數(shù)據(jù)105〃中，低于LSB的數(shù)據(jù)位取值主要由校準數(shù)據(jù) C’和隨機數(shù)據(jù)RB’確定。即由流水線轉換模塊生成的數(shù)字信號106’與權值為2_3、2_4 的兩位隨機數(shù)組成的數(shù)據(jù)，和校準數(shù)據(jù)存儲模塊選取的校準數(shù)據(jù)125’，在加法模塊中相 加得到數(shù)據(jù)輸出105〃。參見圖8，如果校準數(shù)據(jù)位C_3’、C_4’的取值為01，當隨機 數(shù)RB_3’、RB 4'為00、01或10時，校準數(shù)據(jù)位C_3’、C_4’不影響O?！妮敵鲋?， 當隨機數(shù)RB_3’、RB 4'為11時，校準數(shù)據(jù)位C_3’、C_4’將改變Oc/的輸出值。所 以可以得出，當校準數(shù)據(jù)位C_3’、C_4’的取值為01時，只有1/16的情況，輸出數(shù)據(jù)位 O0'的值會發(fā)生改變(本例中由0變?yōu)?，如果原為1則變?yōu)?，從而往O1進一)，也就 是說輸出的LSB即Otl具有1/16調整性，流水線模數(shù)轉換器的校準精度提高至1/16LSB。 與上一個實施例相比，雖然增加了額外的轉換級用于輸出兩位低LSB數(shù)據(jù)，但校準精度 也相對更高。所以上述實施例只為舉例說明本發(fā)明的工作原理，如果使隨機數(shù)產生模塊 產生LSB右側的四個低位2^-2^校準數(shù)據(jù)仍為2i-2_4六位，則流水線轉換模塊160無需 增加額外的子流水線轉換電路，即不增大芯片面積和芯片功率，亦能實現(xiàn)1/16LSB的校 準精度。
以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術 人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤 飾也應視為本發(fā)明的保護范圍。
權利要求
1.一種模數(shù)轉換器的校準電路，包括流水線轉換模塊(160)、數(shù)據(jù)排列模塊(180)、 校準數(shù)據(jù)存儲模塊(120)、數(shù)據(jù)加法模塊(170)，其中，所述流水線轉換模塊(160)用于將模擬輸入信號(185)轉化為數(shù)字信號(105)，并發(fā) 送給所述數(shù)據(jù)排列模塊(180)；所述數(shù)據(jù)排列模塊(180)用于對所述流水線轉換模塊(180)轉化輸出的數(shù)字信號 (105)進行初步校準，得到初步校準數(shù)據(jù)(106)；校準數(shù)據(jù)存儲模塊(120)用于根據(jù)初步校準數(shù)據(jù)對應的量程區(qū)間選擇對應的校準數(shù) 據(jù)(125)；其特征在于，所述流水線轉換模塊(160)輸出的數(shù)字信號(105)包含最低有效位 LSB ；所述校準電路還包括隨機數(shù)產生模塊(190)，用于產生低于所述流水線轉換模塊 (180)轉化輸出的數(shù)字信號(105)最低位的隨機數(shù)；所述校準數(shù)據(jù)存儲模塊(120)輸出的所述校準數(shù)據(jù)(125)最低位與所述隨機數(shù)的最低 位的權值相同；所述數(shù)據(jù)加法模塊(170)，用于將所述數(shù)據(jù)排列模塊輸出的初步校準信號(105)與所 述隨機數(shù)產生模塊產生的隨機數(shù)、所述校準數(shù)據(jù)存儲模塊(120)選擇的校準數(shù)據(jù)(125)進 行按位相加，獲得最終校準數(shù)據(jù)(105。。
2.根據(jù)權利要求1所述的校準電路，其特征在于，所述校準數(shù)據(jù)存儲模塊(120)輸出 的校準數(shù)據(jù)(125)的最高位，至低比LSB高1位。
3.根據(jù)權利要求2所述的校準電路，其特征在于，所述校準數(shù)據(jù)存儲模塊(120)輸出 的校準數(shù)據(jù)(125)的最低兩位的值為01。
4.根據(jù)權利要求1至3任一項所述的校準電路，其特征在于，所述流水線轉換模塊 (160)輸出的數(shù)字信號(105)的最低位為LSB。
5.根據(jù)權利要求1至3任一項所述的校準電路，其特征在于，所述隨機數(shù)產生模塊 (190)產生2位數(shù)字信號。
6.根據(jù)權利要求1至3任一項所述的校準電路，其特征在于，所述隨機數(shù)產生模塊由 線性反饋移位寄存器LFSR構成。
7.—種模數(shù)轉換器，包含校準電路，所述校準電路包括流水線轉換模塊(160)、數(shù)據(jù) 排列模塊(180)、校準數(shù)據(jù)存儲模塊(120)、數(shù)據(jù)加法模塊(170)，其中，所述流水線轉換模塊(160)用于將模擬輸入信號(185)轉化為數(shù)字信號(105)，并發(fā) 送給所述數(shù)據(jù)排列模塊(180)；所述數(shù)據(jù)排列模塊(180)用于對所述流水線轉換模塊(180)轉化輸出的數(shù)字信號 (105)進行初步校準，得到初步校準數(shù)據(jù)(106)；校準數(shù)據(jù)存儲模塊(120)用于根據(jù)初步校準數(shù)據(jù)對應的量程區(qū)間選擇對應的校準數(shù) 據(jù)(125)；其特征在于，所述流水線轉換模塊(160)輸出的數(shù)字信號(105)包含最低有效位 LSB ；所述校準電路還包括隨機數(shù)產生模塊(190)，用于產生低于所述流水線轉換模塊 (180)轉化輸出的數(shù)字信號(105)最低位的隨機數(shù)；所述校準數(shù)據(jù)存儲模塊(120)輸出的所述校準數(shù)據(jù)(125)最低位與所述隨機數(shù)的最低 位的權值相同；所述數(shù)據(jù)加法模塊(170)，用于將所述數(shù)據(jù)排列模塊輸出的初步校準信號(105)與所 述隨機數(shù)產生模塊產生的隨機數(shù)、所述校準數(shù)據(jù)存儲模塊(120)選擇的校準數(shù)據(jù)(125)進 行按位相加，獲得最終校準數(shù)據(jù)(105。。
8.如權利要求7所述的模數(shù)轉換器，其特征在于，所述校準數(shù)據(jù)存儲模塊(120)輸出 的校準數(shù)據(jù)(125)的最高位，至低比LSB高1位。
9.如權利要求8所述的模數(shù)轉換器，其特征在于，所述校準數(shù)據(jù)存儲模塊(120)輸出 的校準數(shù)據(jù)(125)的最低兩位的值為01。
10.如權利要求7 9中任一項所述的模數(shù)轉換器，其特征在于，所述流水線轉換模 塊(160)輸出的數(shù)字信號(105)的最低位為LSB。
全文摘要
本發(fā)明的實施例提供一種模數(shù)轉換器及其校準電路，其校準電路包括流水線轉換模塊、數(shù)據(jù)排列模塊、校準數(shù)據(jù)存儲模塊、數(shù)據(jù)加法模塊和隨機數(shù)產生模塊。通過引入隨機數(shù)產生模塊，配合校準數(shù)據(jù)的設置，產生的隨機數(shù)與校準數(shù)據(jù)進行加法運算，隨機數(shù)的加入引起輸出數(shù)據(jù)的調整，提高了模數(shù)轉換器的校準精度，克服模數(shù)轉換器的校準精度難提高的問題。
文檔編號H03M1/10GK102025375SQ201010583839
公開日2011年4月20日 申請日期2010年12月7日 優(yōu)先權日2010年12月7日
發(fā)明者丁瑞雪, 劉簾曦, 朱樟明, 楊銀堂, 趙磊 申請人:西安電子科技大學