專利名稱：用于可編程加電序列的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于提供改進(jìn)的集成電路設(shè)計(jì)的電路和方法，以及使用用于提供有門 控電源的集成電路的多個(gè)部分的可編程和可控制加電序列的集成電路。對(duì)于芯片上系統(tǒng) (SOC)或其他集成電路的多個(gè)部分使用門控電源減少了由于泄漏損失導(dǎo)致的功耗。加電電 路可能具有包括動(dòng)態(tài)IR下降、驟增電流的多種問題以及可能導(dǎo)致功率損失或不適當(dāng)芯片 操作的其他問題。本發(fā)明的實(shí)施例在集成電路上提供具有門控電源的加電電路的優(yōu)點(diǎn)。
背景技術(shù)：
當(dāng)前，在便攜式和其他電池供電設(shè)備中使用集成電路的增加趨勢增加了對(duì)高級(jí)集 成電路中的功耗減小的需要。一些功率減小可以通過減少當(dāng)電路的多個(gè)部分不使用時(shí)的功 率來實(shí)現(xiàn)。例如，通過對(duì)具有多個(gè)設(shè)計(jì)時(shí)鐘的集成電路(例如，ASIC或S0C)的多個(gè)部分的 時(shí)鐘進(jìn)行門控，通過對(duì)該部分的時(shí)鐘進(jìn)行門控或攔截，可以減少由時(shí)鐘電路對(duì)動(dòng)態(tài)功率的 消耗。然而，即使當(dāng)不消耗由于時(shí)鐘信號(hào)的動(dòng)作而導(dǎo)致的切換功率時(shí)，也將發(fā)生由于泄漏電 流和待機(jī)電流所導(dǎo)致的靜態(tài)功率損失。從而，作為使用進(jìn)一步減小無效電路的功耗的方法， 增加為了去除ASIC或SOC的多個(gè)部分的電源的電源門控的使用。圖1示出了集成電路11的框圖，例如，其可以為ASIC或S0C，包括設(shè)計(jì)塊VI、V2 和V3。在圖1中示出了用于對(duì)特定塊的電源進(jìn)行門控的現(xiàn)有技術(shù)中已知的多種方法。例 如，可以被內(nèi)部或外部控制的電源開關(guān)13對(duì)設(shè)計(jì)塊V3的電源進(jìn)行門控?？汕袚Q電源焊盤 (pad) 15控制另一設(shè)計(jì)塊V2的電源供應(yīng)。示出了被實(shí)現(xiàn)為可切換電壓調(diào)節(jié)器19的片外電 源調(diào)節(jié)器，表示另一種已知方法。圖2示出了現(xiàn)有技術(shù)的用于ARM電路功能的芯片上電源門控電路的簡單電路圖。 在導(dǎo)體上提供固定電源VDD_S0C，例如1. 2伏特。在第二導(dǎo)體上提供可以與VDD_S0C相同或 稍微低一些的第二電源VDD_C0RE。電路的一些部分以固定電壓的方式耦合至這些電源導(dǎo)體 中的一個(gè)或另一個(gè)，例如，RAM 31耦合至電壓源VDD_C0RE。CPU SOC 35類似地耦合至更高 電壓源VDD_S0C。第三電路部分CORE 33具有基于電路不可用的一些周期被接通和斷開的 動(dòng)態(tài)電壓源(DVS)。這種現(xiàn)象通常被稱為“睡眠”周期。PMOS晶體管37被示出以串聯(lián)方式 耦合至標(biāo)記為“睡眠”的控制信號(hào)。當(dāng)PMOS晶體管斷開時(shí)，(睡眠為邏輯高值，當(dāng)柵極端下 降到VDD以下時(shí)，PMOS晶體管37導(dǎo)通)，即，-Vgs大于閾值電壓，提供給CORE 33的電源被 門控關(guān)閉。當(dāng)睡眠控制線下降時(shí)，例如降到邏輯零值，CORE 33電路接收電源輸入。如圖2所示，PMOS晶體管串聯(lián)耦合并且當(dāng)最后的晶體管37接收睡眠信號(hào)時(shí)，確認(rèn) 信號(hào)(ACK)指示所有晶體管都起作用，或者不起作用。如此，系統(tǒng)可以監(jiān)控所有VDD_C0RE_ VDDV部分何時(shí)耦合至VDD_C0RE。
現(xiàn)有技術(shù)的門控電路可以實(shí)現(xiàn)用于給塊加電的序列。在圖3中，例如，VDD電源耦 合至提供VDD電壓給多個(gè)位置(可能在ASIC或SOC設(shè)備中)的導(dǎo)體21的柵格。例如，在 多等級(jí)金屬半導(dǎo)體器件中，電軌21可以由銅或鋁金屬化構(gòu)成，并且可以被布線為橫跨器件 的導(dǎo)體柵格。圖3中的門控PMOS晶體管25將門控電源電壓VDD_G提供給第二組導(dǎo)體23， 然后其給門控電路塊29供電。在圖3中，虛線27表示用于導(dǎo)通PMOS門控晶體管以控制加電序列的序列。當(dāng)電 路通電時(shí)，進(jìn)行該操作以控制電流。在門控電源導(dǎo)體上升至VDD的時(shí)間期間，通電處理具有峰值電流。一旦在器件上 建立了該電壓，電流會(huì)降低。被允許一次流過的電流越大，從OV或放電狀態(tài)到VDD或充電 狀態(tài)的斜升時(shí)間越快。圖4示出了流經(jīng)耦合在VDD電源和門控VDD電源之間并且給門控電 源電路的一部分供電的PMOS “頭部”晶體管的電流Id的示例性電流對(duì)電壓的示圖。在該 圖中的時(shí)間“1”，晶體管斷開并且沒有電流流過。當(dāng)柵電壓降低到VDD以下(電壓Vgs下降 時(shí)，導(dǎo)通PM0S)時(shí)，晶體管導(dǎo)通并且在時(shí)間2處于飽和，換句話說，柵電壓的減小不進(jìn)一步提 供附加電流流動(dòng)。當(dāng)從VDD電源提供至門控VDD線的電流下降時(shí)，VDD線朝向更高軌線升 高，晶體管電流下降并且晶體管當(dāng)前在具有流過其的小電流(接近零)的線性或電阻性區(qū) 域中處于穩(wěn)定狀態(tài)。(當(dāng)漏極增加至接近電源電壓時(shí)，Vds非常小)。
圖5示出了使用三種不同方法的VDD門控電源的斜升時(shí)間的三條曲線。在“魚骨” 方法中，多個(gè)PMOS晶體管導(dǎo)通，以同時(shí)耦合由門控電壓一次提供的電路的所有部分，如實(shí) 線所示，電流峰值非常早，但是來自門控電路的VDD電壓達(dá)到VDD電平相當(dāng)早。從而，并發(fā)方 法具有短斜升時(shí)間。一種可選方法，由具有散置有單點(diǎn)并標(biāo)記為“突變(多米諾)”的虛線 表示，晶體管以多米諾形式的組導(dǎo)通，并且電流達(dá)到較小峰值，然而VDD斜升時(shí)間更長。最 后，在第三種方法(在圖中由其間散置有兩個(gè)點(diǎn)的虛線、被標(biāo)記為“一個(gè)接一個(gè)(菊花鏈)” 的線表示)中，電流峰值處于較小值；然而，當(dāng)門控電路的每部分以串聯(lián)形式一次耦合至電 源電壓時(shí)，VDD斜升時(shí)間最長。圖中的電壓和電流圖表示出了電流和斜升時(shí)間之間的設(shè)計(jì) 折中。允許在峰值流過的電流越大，門控VDD電壓斜升至VDD越快。現(xiàn)有技術(shù)的電源開關(guān)和布線結(jié)構(gòu)(例如，用于ASIC或SOC器件的設(shè)計(jì))的問題 為功率結(jié)構(gòu)和開關(guān)布置，并且拓?fù)渫ǔＪ枪潭ǖ摹Ｊ褂瞄_關(guān)布置和布線結(jié)構(gòu)實(shí)現(xiàn)的一些設(shè) 計(jì)具有使通電處理很好工作的特點(diǎn)。然而，如果相同的電源開關(guān)布置和布線拓?fù)浔挥糜谠?相同設(shè)計(jì)流程中實(shí)現(xiàn)的另一設(shè)備，則所使用的布置和通電序列對(duì)于第二設(shè)備可以不是最佳 的。例如，在圖6中，設(shè)備A很好地適合電源開關(guān)結(jié)構(gòu)，而對(duì)于標(biāo)記為B的器件，電源開關(guān)結(jié) 構(gòu)不合適。從而，一直需要如在高級(jí)半導(dǎo)體處理中使用以實(shí)現(xiàn)SOC的、解決現(xiàn)有技術(shù)的電源 開關(guān)單元和布線的這些和其他問題的改進(jìn)方法和結(jié)構(gòu)。

發(fā)明內(nèi)容
通過本發(fā)明的實(shí)施例通常解決或避免了這些和其他問題并且通常實(shí)現(xiàn)了技術(shù)優(yōu) 點(diǎn)，本發(fā)明的實(shí)施例提供切換電源結(jié)構(gòu)以響應(yīng)于控制信號(hào)給電路提供門控電源。在本發(fā)明的第一示例性實(shí)施例中，多條鏈被設(shè)置在集成電路上以形成電源結(jié)構(gòu)。 電源開關(guān)沿著鏈放置并且將諸如固定電源電壓的電源耦合至電源結(jié)構(gòu)，其可以給電路提供門控或“虛擬”電源電壓。電源開關(guān)順序地耦合至可以在不同時(shí)間由控制電路提供的兩個(gè)或更多使能信號(hào)。通過對(duì)使能定時(shí)并且通過將電源開關(guān)放置在沿著鏈的特定位置，可以控 制給切換的電源結(jié)構(gòu)加電的斜升時(shí)間、驟增電流、峰值電流和加電處理的其他特性。在集成 電路設(shè)計(jì)期間使用的設(shè)計(jì)工具可以被用于確定這些特性，所以電源結(jié)構(gòu)對(duì)于特定電路是最 佳的。通過在不需要使用切換電源結(jié)構(gòu)時(shí)關(guān)斷電路，可以基本減小由于泄漏電流導(dǎo)致的功 率損失和待機(jī)功耗。在又一實(shí)施例中，子開關(guān)被提供用于切換電源結(jié)構(gòu)中的每條鏈，用于提供虛擬電 源給集成電路的一部分。母開關(guān)被提供為也進(jìn)行耦合以提供虛擬電源并與子開關(guān)相關(guān)。母 開關(guān)僅在使能信號(hào)到子開關(guān)之后的一段時(shí)間是可用的，通過選擇該段時(shí)間，獲得對(duì)虛擬電 源的電流和斜升時(shí)間的附加控制。在又一示例性實(shí)施例中，母開關(guān)被提供用于切換電源結(jié)構(gòu)中的每條鏈，用于提供 虛擬電源到集成電路的一部分。母開關(guān)被提供為也進(jìn)行耦合以提供虛擬電源并與子開關(guān)相 關(guān)。母開關(guān)僅在子開關(guān)可用之后并且在虛擬電源達(dá)到預(yù)定電壓電平之后可用，諸如虛擬電 源電平作為實(shí)例。通過選擇該電壓電平，獲得對(duì)虛擬電源的電流和斜升時(shí)間的附加控制。以上非常概括地描述了本發(fā)明的特征和技術(shù)優(yōu)點(diǎn)，從而可以更好地理解本發(fā)明的 以下具體描述。該概要部分簡單地描述了本發(fā)明的特定示例性實(shí)施例，但是本發(fā)明不限于 這些示例性實(shí)施例。以下將描述本發(fā)明的附加特征和優(yōu)點(diǎn)，其形成本發(fā)明的權(quán)利要求的主題。本領(lǐng)域 技術(shù)人員應(yīng)該想到，可以容易地利用所披露的思想和特定實(shí)施例作為基礎(chǔ)，用于修改或設(shè) 計(jì)用于執(zhí)行本發(fā)明的相同目的的其他結(jié)構(gòu)或處理。本領(lǐng)域技術(shù)人員應(yīng)該想到，這樣的等價(jià) 結(jié)構(gòu)不脫離如在所附權(quán)利要求中闡述的本發(fā)明的精神和范圍。


為了更好地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖進(jìn)行以下描述作為參考，其中圖1示出了具有所示的在芯片上和不在芯片上的電源開關(guān)的現(xiàn)有技術(shù)SOC的框 圖；圖2示出了具有芯片上電源門控開關(guān)的現(xiàn)有技術(shù)電路的一部分的簡單框圖；圖3示出了用于將VDD源門控至電路中的特定塊的電源開關(guān)結(jié)構(gòu)的簡單示意圖；圖4示出了在功率斜升期間具有相關(guān)負(fù)載曲線的PMOS晶體管的電流_電壓特性；圖5示出了用于加電序列的電流和電壓定時(shí)圖表，其中，電源開關(guān)結(jié)構(gòu)斜升至VDD 電平；圖6示出了應(yīng)用至兩種不同集成電路設(shè)計(jì)的現(xiàn)有技術(shù)的固定電源開關(guān)拓?fù)?；圖7(a)示出了具有用于將門控電壓源分配給電路部分的電源開關(guān)結(jié)構(gòu)的集成電 路的布局視圖的示例性實(shí)施例的框圖；圖7(b)示出了用于將門控電壓源分配給電路部分的電源開關(guān)結(jié)構(gòu)的集成電路的 布局視圖的另一示例性實(shí)施例的框圖；圖8示出了在本發(fā)明的示例性實(shí)施例中具有用于使平面圖中所示的電源開關(guān)結(jié) 構(gòu)可用的寄存器的SOC的截面圖；圖9示出了實(shí)施例使用的控制寄存器的框圖10示出了用于響應(yīng)于睡眠控制信號(hào)提供虛擬VDD電源的多個(gè)N開關(guān)的另一示例性實(shí)施例的簡單電路圖；圖11示出了耦合多個(gè)第一開關(guān)和多個(gè)第二開關(guān)以形成用于響應(yīng)于控制輸入信號(hào) 提供虛擬VDD源的電路的另一示例性實(shí)施例；圖12示出了表示用于圖10的信號(hào)的定時(shí)的時(shí)序圖；圖13示出了在另一示例性實(shí)施例中應(yīng)用于提供使能信號(hào)給電源開關(guān)鏈的寄存器 組的簡單電路圖的實(shí)施例的驟增電流控制；圖14(a)示出了在示例性實(shí)施例中用于提供功率的子開關(guān)的電流-電壓特性，圖 14(b)示出了在實(shí)施例中使用的母開關(guān)的電流-電壓特性；圖15示出了在又一示例性實(shí)施例中示出多條鏈和多個(gè)開關(guān)的操作以給虛擬軌提 供功率的電源開關(guān)結(jié)構(gòu)；圖16示出了在另一示例性實(shí)施例中具有菊花鏈配置中的至少兩個(gè)電源開關(guān)鏈的 開關(guān)結(jié)構(gòu)；圖17示出了在另一示例性實(shí)施例中具有魚骨配置的多個(gè)鏈的開關(guān)結(jié)構(gòu)的平面 圖；以及圖18示出了在又一示例性實(shí)施例中用于具有N條鏈的SOC的電源開關(guān)結(jié)構(gòu)。附圖、示意圖和框圖是示意性的，不用于限制本發(fā)明的典型實(shí)施例，它們被簡化用 于說明目的，并且不按比例繪制。
具體實(shí)施例方式以下將詳細(xì)描述當(dāng)前優(yōu)選實(shí)施例的制造和使用。然而，應(yīng)該想到，本發(fā)明提供了可 以在多種特定環(huán)境中被具體化的多種可應(yīng)用發(fā)明思想。所述的特定實(shí)施例僅表示制造和使 用本發(fā)明的特定方式，而不限制本發(fā)明的范圍。圖7(a)和圖7(b)示出了在電路實(shí)施例中將啟發(fā)法(heuristic approach)用于 電源結(jié)構(gòu)的框圖。在圖7(a)中，電路61可以為SOC或電路塊或者執(zhí)行SOC的一部分的塊。 分配虛擬VDD電源的鏈(chain) 69例如被示出具有從根電路67開始的電源分配點(diǎn)68。根 位置開始加電處理，即，根將真VDD電源或固定電壓電源提供給電源開關(guān)結(jié)構(gòu)，并且當(dāng)電源 開啟時(shí)，在物理上接近根的開關(guān)結(jié)構(gòu)器件開始首先將虛擬VDD導(dǎo)體提供至VDD。虛擬電源可 以被提供為與VDD或由固定電壓提供的其他電壓電平基本相同的電壓。可選地，虛擬電源 可以為低電壓電平，如現(xiàn)有技術(shù)中已知的。圖7 (a)示出了使用電源開關(guān)68分配門控虛擬VDD電壓源的多條電源結(jié)構(gòu)鏈69， 電源開關(guān)68如圖7(a)中的箭頭所示順序接通。該圖示出了通過建議增加附加電源焊盤 63,65來增加這些區(qū)域中的電源荷載(weight)，在遠(yuǎn)離根位置的區(qū)域中提供電源電流的可 能增加，同時(shí)根據(jù)對(duì)應(yīng)于IR退化的功能60減小接近根的區(qū)域的荷載。該啟發(fā)法補(bǔ)償了在 跨過電路提供功率時(shí)發(fā)生的IR退化。如果改為提供虛擬VDD而沒有一些方法來解決在接 通序列期間的IR下降，則當(dāng)電流被提供給更多負(fù)載時(shí)，虛擬VDD電平可以下降到希望電平 以下。圖7(a)示出了確定期望加電序列以防止動(dòng)態(tài)IP(壓降)的啟發(fā)方法。加電序列 最優(yōu)化可以被描述為采用包括但不限于功耗、電源位置、根位置、核心IR退化等的因素的函數(shù)。使用啟發(fā)方法將電源開關(guān)分割/分組、加權(quán)和組合(stitch)以防止動(dòng)態(tài)IR。優(yōu)選 地，在布置階段執(zhí)行該方法。通過給定斜升時(shí)間約束，可以確定電源開關(guān)配置的最大深度。 大部分或所有電源開關(guān)單元應(yīng)該被分割和分組為多個(gè)組，以滿足或緊密地接近斜升時(shí)間規(guī) 格。在確定開關(guān)結(jié)構(gòu)分割之后，下一步為裝配/組合電源開關(guān)單元，并確定加電序列能夠滿 足最大并發(fā)的問題。雖然實(shí)施例不限于任何特定布置，但最好將電源關(guān)閉域的使能信號(hào)放 置在電源附近并且遠(yuǎn)離相關(guān)加電域，如圖7(b)所示。圖7(b)在另一框圖中示出了電路實(shí)施例中的電源結(jié)構(gòu)的啟發(fā)法。在圖7(b)中，電路61可以為SOC或電路塊或形成SOC的一部分的多個(gè)塊。鏈69分配虛擬VDD電源，例 如，示出了來自根電路67的功率分配點(diǎn)68。與圖7(a)的實(shí)施例相比，根位置已經(jīng)改變。根 位置開始加電處理，即，根提供真VDD電源或固定電壓源給電源開關(guān)結(jié)構(gòu)，并且在物理上接 近根的開關(guān)結(jié)構(gòu)器件在電源接通時(shí)首先開始將虛擬VDD導(dǎo)體提高至VDD?？梢蕴峁┡cVDD 相同電壓的虛擬電源，或者通過固定電壓提供其他電壓電平?？蛇x地，如現(xiàn)有技術(shù)所知的， 虛擬電源可以為低電壓電平。在圖7(b)中，連接至焊盤65和63的弧線表示SOC上的區(qū)域，其中，附加電流(增 加的荷載)需要達(dá)到理想斜升時(shí)間。連接至功能60的區(qū)域(其對(duì)應(yīng)于期望的IR退化)示 出了對(duì)于該區(qū)域中的減小的荷載的需要。實(shí)施例提供了通過放置多種開關(guān)元件的開關(guān)鏈并 通過控制多種開關(guān)元件的通電時(shí)間來增加或減小荷載的控制。需要考慮多種因素，包括根位置(真或固定VDD電源首先被施加至電源門控結(jié)構(gòu) 的位置)、虛擬電壓源斜升時(shí)間、布線拓?fù)湟约半娫撮_關(guān)的尺寸和數(shù)量，以提供“上電”電流 來提供虛擬VDD電壓，同時(shí)減輕IR下降、驟增電流，并同時(shí)控制峰值電流。本發(fā)明的實(shí)施例 提供了解決這些多種考慮的優(yōu)點(diǎn)。在實(shí)例實(shí)現(xiàn)中，圖8中示出了優(yōu)選實(shí)施例的開關(guān)結(jié)構(gòu)。在截面圖的底部示出了 SOC 或ASIC 70，觸發(fā)器或寄存器組71提供使能信號(hào)。在以上截面圖中示出了被用于使用N鏈 提供虛擬電壓源給SOC部分的電源開關(guān)結(jié)構(gòu)73。雖然實(shí)施例不限于該實(shí)例實(shí)施，但在所示 實(shí)施例中，每個(gè)電源結(jié)構(gòu)鏈都具有子開關(guān)序列和母開關(guān)序列，子鏈被示出為實(shí)線，而母鏈被 示出為虛線。在該應(yīng)用的使用中，“子”開關(guān)為小晶體管，其具有例如在飽和區(qū)域中可以操作 的較小驅(qū)動(dòng)強(qiáng)度，以下將進(jìn)行詳細(xì)描述?！澳浮遍_關(guān)為具有較大驅(qū)動(dòng)強(qiáng)度的大晶體管。在一 些實(shí)施例中，母開關(guān)可以在線性區(qū)域中操作，以減小電流負(fù)載。此外，在一些實(shí)施例中，一些 定時(shí)控制或延遲可用于僅在虛擬電源已經(jīng)達(dá)到閾值以上的正常電平之后才使母開關(guān)起作 用。在可選實(shí)施例中，開關(guān)鏈可以僅具體化單個(gè)開關(guān)，并且不要求母_子開關(guān)布置，也不限 制實(shí)施例。當(dāng)使能信號(hào)達(dá)到任何一個(gè)鏈的端部時(shí)，可以獲得表示鏈或序列是完整的以及使 能信號(hào)已經(jīng)達(dá)到序列中的所有電源開關(guān)的確認(rèn)(Ack)信號(hào)。如以下進(jìn)一步描述的，在這里描述的示例性實(shí)施例中，與子鏈相關(guān)的母開關(guān)在相 應(yīng)子開關(guān)接通之后的時(shí)間接通，以提供斜升時(shí)間和電源結(jié)構(gòu)上電流的附加控制。使用具有 N比特寄存器組的鏈均允許加電序列的控制、斜升時(shí)間的控制、驟增電流和IR退化問題的 減輕以及加電序列期間峰值電流的控制。根電路的數(shù)量和布置還被用于進(jìn)一步控制加電序 列。在設(shè)計(jì)SOC期間，還使用布局布置工具和IR分析工具執(zhí)行作為母開關(guān)和子開關(guān)的電源 開關(guān)(諸如PMOS開關(guān))的數(shù)量和布置。從而，電源開關(guān)結(jié)構(gòu)的拓?fù)鋵?duì)于加電序列期間電源 開關(guān)上的實(shí)際負(fù)載是最佳的。
圖9示出了提供圖8中的使能信號(hào)的寄存器組的框圖。通過在特定時(shí)間提供使能 信號(hào)，可以對(duì)斜升時(shí)間、驟增電流以及用于加電序列的峰值電流提供附加控制。圖10示出了使用對(duì)單個(gè)比特的控制提供功率給N個(gè)子開關(guān)鏈的另一示例性實(shí)施 例，例如，從控制寄存器接收輸入信號(hào)Sle印(睡眠)，并且當(dāng)Sle印輸入無效時(shí)，開關(guān)81將 真或固定VDD電壓VDDT耦合至虛擬電源VDDV。當(dāng)輸入Sle印斜升至邏輯高電壓時(shí)，則PMOS 開關(guān)切斷，允許承載VDDV的導(dǎo)體放電?？蛇x地，如本領(lǐng)域技術(shù)人員所知的，諸如通過門或 NMOS晶體管的其他電路可以被用于將VDD電壓VDDT耦合至VDDV。在可選實(shí)施例中，可以利用具有多種驅(qū)動(dòng)強(qiáng)度的多種不同類型的電源開關(guān)，諸如 單輸入開關(guān)和雙輸入開關(guān)(所謂的子/母開關(guān))。實(shí)施例不限于僅利用子開關(guān)。圖10和圖 11示出了一般化的菊花鏈實(shí)施例。在圖11中，示出了用于提供固定或真VDD電壓給提供受控加電序列的虛擬VDD導(dǎo) 體的另一實(shí)施例。在圖11中，再次示出多個(gè)子開關(guān)81串聯(lián)耦合至控制信號(hào)。還示出了多 個(gè)母開關(guān)82，以及由施密特觸發(fā)器85和AND門87形成延遲電路。每個(gè)母開關(guān)均與一個(gè)子 開關(guān)相關(guān)。在該示例性實(shí)施例中，施密特觸發(fā)器85用于感應(yīng)調(diào)節(jié)后的目標(biāo)電壓電平，這是 控制母開關(guān)(大驅(qū)動(dòng)強(qiáng)度)結(jié)構(gòu)的使能信號(hào)的可選解決方案。以下的圖12示出了相關(guān)可 編程控制序列。在操作中，邏輯門87防止“mother_sle印”控制信號(hào)過渡到提供電壓VDDT給VDDV 結(jié)構(gòu)的相應(yīng)部分，直到電壓VDDV已經(jīng)為高，從而延遲母開關(guān)的啟動(dòng)。在示例性實(shí)施例中的子開關(guān)和母開關(guān)的使用可以通過控制開關(guān)使得例如對(duì)于較 小的子開關(guān)，子PMOS開關(guān)首先接通并且在飽和模式下操作來提高進(jìn)一步的優(yōu)點(diǎn)。隨后，大 尺寸母PMOS開關(guān)接通但在線性模式下操作，在虛擬VDD電壓VDDV最初達(dá)到VDD電壓電平 之后，母開關(guān)在低電流下操作以繼續(xù)提供功率給虛擬VDD結(jié)構(gòu)。通過以這種方式操作開關(guān)， 可以減輕峰值電流和驟增電流，同時(shí)提供用于虛擬VDD的合理斜升時(shí)間。圖12示出了用于圖11電路的示例性應(yīng)用的電壓時(shí)序圖，子開關(guān)的睡眠控制輸入 首先被激活，并且例如在約兩個(gè)時(shí)鐘周期之后，如圖中由參考“延遲”所表示的，母開關(guān)的睡 眠控制被激活。這是用于示意性目的的一個(gè)示例性實(shí)施例，實(shí)施例不限于該實(shí)例。延遲是 可編程的?？刂破魇强删幊痰模瑥亩诳蛇x實(shí)施例中，延遲被調(diào)節(jié)以提供合適的延遲來控制 用于特定應(yīng)用的母開關(guān)(大驅(qū)動(dòng)強(qiáng)度)結(jié)構(gòu)的接通。在圖13中，示出了用于本發(fā)明實(shí)施例的示例性應(yīng)用的電源開關(guān)91、93、95的鏈以 及示出了開關(guān)91、93、95中的子開關(guān)和母開關(guān)的電流-電壓特性。該圖示出了當(dāng)使能信號(hào) 穿過電源開關(guān)鏈時(shí)，子開關(guān)如何在飽和模式下接通，以及隨后母開關(guān)如何在低電流線性模 式下接通。圖13示出了示例性實(shí)施例中的驟增電流控制的原理，其中，結(jié)合所應(yīng)用的菊花鏈 配置示出了實(shí)施例的雙輸入開關(guān)特性。這里，小的子(NSLEEPIN2)開關(guān)應(yīng)該首先接通，其可 以在飽和區(qū)域內(nèi)操作。隨后，睡眠信號(hào)傳播回到母(NSLEEP0UT1)開關(guān)(其可以在線性區(qū)域 內(nèi)操作)。以下示出了順次供電的電源開關(guān)單元的相關(guān)操作點(diǎn)(在I-V曲線中示出)。圖14(a)和圖14(b)示出了對(duì)于典型應(yīng)用的根據(jù)上述示例性方法實(shí)施例操作的典 型子電源開關(guān)和母電源開關(guān)的電流-電壓特性。子開關(guān)可以在飽和區(qū)域中操作。對(duì)于非限 制性實(shí)例，在諸如SOC的半導(dǎo)體器件中，流過子開關(guān)的電流約為.205毫安。隨后，母開關(guān)被激活并在線性區(qū)域內(nèi)操作。在一個(gè)實(shí)例中，母開關(guān)中的電流為約1毫安，具有約10毫伏的 壓降(Vds)。該方法實(shí)施例提供了減輕IR下降和驟增電流，同時(shí)控制由電源開關(guān)結(jié)構(gòu)提供 的虛擬VDD電壓的斜升時(shí)間的優(yōu)點(diǎn)。圖15示出了本發(fā)明的電源門控結(jié)構(gòu)的另一示例性實(shí)施例。電源門控結(jié)構(gòu)根據(jù)軌 43的真或固定VDD電壓“真VDD”集合分配虛擬軌45上的虛擬VDD電壓。電源開關(guān)45放置 在每個(gè)交叉部分以提供加電序列。被標(biāo)記為鏈1-鏈5的五條鏈被示出用于根據(jù)序列分配 功率。示出了鏈被交錯(cuò)以分配功率。圖15中的鏈1斷開，如標(biāo)記為44的符號(hào)X所示。由 于本發(fā)明的電源結(jié)構(gòu)實(shí)施例的鏈通過多個(gè)電源開關(guān)45提供功率給每個(gè)虛擬軌41，所以提 供了內(nèi)部冗余或增加的可靠性。即使由于制造或電路缺陷導(dǎo)致一條鏈斷開，其余電源開關(guān) 鏈和電源開關(guān)將提供足夠的電流，以提供虛擬VDD軌給集成電路的每個(gè)部分供電。圖16示出了利用上述“菊花鏈”拓?fù)涞谋景l(fā)明的實(shí)施例的集成電路的一部分的開 關(guān)結(jié)構(gòu)。提供電源開關(guān)和布線的鏈(被標(biāo)記為鏈1和鏈2)并且可以同時(shí)或在不同時(shí)間接 通，以控制斜升時(shí)間、驟增電流、峰值電流和用于通過開關(guān)結(jié)構(gòu)提供VDD電源的器件的加電 序列。此外，如上所述，每條鏈都可以使用多個(gè)子和母開關(guān)，其中，子開關(guān)在母開關(guān)之前接 通，并且子開關(guān)在飽和模式下操作。用于使兩條鏈接通的時(shí)間可以被修改，使得子開關(guān)快速 并且同時(shí)接通，或者更慢接通。包括電路的動(dòng)態(tài)IR分析的仿真工具可以被用于確定控制信 號(hào)Chainl-EN和Chain2_EN的定時(shí)以最優(yōu)化加電序列。
圖17示出了一個(gè)可選實(shí)施例，其中，開關(guān)結(jié)構(gòu)使用上述利用“魚骨”拓?fù)涞谋景l(fā) 明的實(shí)施例。在該圖中，在兩個(gè)位置提供真VDD電源，一個(gè)是鏈Chainl和Chain2開始的 地方，另一個(gè)是Chain3和Chain4開始的地方。提供四比特控制寄存器(Chainl、Chain2、 Chain3、Chain4各一個(gè))，并且用于將功率提供給每條鏈的定時(shí)可以如上所述進(jìn)行改變，以 最優(yōu)化加電序列。此外，鏈可以包括具有延遲電路的上述子母開關(guān)，其僅在耦合至母開關(guān)的 虛擬VDD軌的部分達(dá)到VDD電平之后使母開關(guān)接通。子開關(guān)可以在飽和模式下操作，同時(shí) 母開關(guān)在線性區(qū)域中操作。可以通過耦合至多條鏈中一條的邏輯門產(chǎn)生確認(rèn)信號(hào)，以檢測 所有部分何時(shí)達(dá)到VDD。在可選實(shí)施例中，當(dāng)單個(gè)信令輸出時(shí)，Ack信號(hào)不被結(jié)合但是可用。圖18示出了另一個(gè)可選的示例性實(shí)施例，其中，上述本發(fā)明的實(shí)施例被應(yīng)用于具 有多條鏈N的開關(guān)結(jié)構(gòu)。在該示例性實(shí)施例中，開關(guān)結(jié)構(gòu)設(shè)置有以交叉形式放置并具有N 個(gè)根位置的布線導(dǎo)體。如上所述，例如，所示開關(guān)結(jié)構(gòu)可具有N比特控制寄存器，以提供使 能信號(hào)?？刂票忍乜梢栽诓煌瑫r(shí)間接通，并且鏈可以利用上述延遲電路再次使用子開關(guān)和 母開關(guān)，以使子開關(guān)在飽和模式下操作，并且隨后在線性操作模式下使母開關(guān)接通，以提供 斜升時(shí)間的控制。通過使用實(shí)施例的控制，在虛擬軌被充電至正常操作電壓時(shí)使多條鏈同 時(shí)接通，可能另外地加速斜升時(shí)間。該另外的加速特征為實(shí)施例提供的可編程加電序列控 制的另一個(gè)優(yōu)點(diǎn)。在可選的優(yōu)選實(shí)施例中，通過使用更寬的DESL和N阱層密封，進(jìn)一步提高了器件 性能。虛擬多晶硅層可用于垂直互連。在使用標(biāo)準(zhǔn)單元的優(yōu)選集成電路布局中，虛擬多晶 硅對(duì)準(zhǔn)并被放置在垂直方向上并且在水平和垂直方向中的單元的行之間，以隔離外部布局影響。雖然已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)點(diǎn)，但是應(yīng)該理解，在不脫離所附權(quán)利要求 所限定的本發(fā)明的精神和范圍的情況下，可以作出多種改變、替換、和修改。例如，本領(lǐng)域技術(shù)人員可以容易地想到，方法可以改變，同時(shí)可以保持在本發(fā)明的范圍內(nèi)。 此外，本發(fā)明的范圍不旨在限于說明書中所描述的方法和步驟的特定實(shí)施例。本 領(lǐng)域技術(shù)人員從本發(fā)明的披露可以容易地想到，可以根據(jù)本發(fā)明利用執(zhí)行與在此描述的對(duì) 應(yīng)實(shí)施例基本具有相同功能或基本實(shí)現(xiàn)相同結(jié)果的當(dāng)前存在或隨后開發(fā)的處理或步驟。從 而，所附權(quán)利要求旨在包括在這種處理或步驟內(nèi)。
權(quán)利要求
一種用于將虛擬電源提供給集成電路的電路部分的裝置，包括多個(gè)電源開關(guān)，耦合在電源和提供虛擬電源的導(dǎo)體之間的至少兩個(gè)獨(dú)立的鏈中，使控制信號(hào)順序耦合到使能信號(hào)以順序接通；以及使能控制電路，以預(yù)定時(shí)間將使能信號(hào)提供給所述鏈；其中，在耦合至每個(gè)電源開關(guān)的導(dǎo)體上提供所述虛擬電源，并且通過啟用所述電源開關(guān)來使所述電路的一部分通電。
2.根據(jù)權(quán)利要求1所述的裝置，還包括VDD導(dǎo)體，承載設(shè)置在所述電路部分之上的所述電源；以及虛擬VDD導(dǎo)體，承載設(shè)置在所述電路部分之上的所述虛擬電源；其中，在所述VDD導(dǎo)體和所述虛擬VDD導(dǎo)體的交叉部分處提供電源開關(guān)。
3.根據(jù)權(quán)利要求1所述的裝置，還包括至少一個(gè)根位置，將所述電源提供給所述鏈中的一條或多條。
4.根據(jù)權(quán)利要求3所述的裝置，其中，存在多個(gè)根位置。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述多條鏈中的每一條均包括子開關(guān)鏈和母開 關(guān)鏈，每個(gè)母開關(guān)都對(duì)應(yīng)于一個(gè)子開關(guān)。
6.根據(jù)權(quán)利要求1所述的裝置，其中，所述開關(guān)包括PMOS晶體管，所述PMOS晶體管具 有耦合于所述電源和所述虛擬電源之間的電流通路以及耦合至使能信號(hào)的柵極信號(hào)。
7.根據(jù)權(quán)利要求5所述的裝置，其中，母開關(guān)和子開關(guān)中的每一個(gè)均包括PMOS晶體管， 所述PMOS晶體管具有耦合于所述電源和所述虛擬電源之間的電流通路并具有耦合至使能 信號(hào)的柵極信號(hào)。
8.根據(jù)權(quán)利要求5所述的裝置，其中，啟用所述子開關(guān)來提供將所述電源施加至所述 虛擬電源的加電序列，并且所述母開關(guān)在隨后的時(shí)間被啟用，以提供附加電流給所述虛擬 電源，其中，所述母開關(guān)使其使能信號(hào)耦合至對(duì)應(yīng)子開關(guān)的使能信號(hào)以及使所述母開關(guān)僅在 所述虛擬電源達(dá)到閾值電壓之后啟用的門控電路， 其中，所述閾值電壓約等于電源電壓。
9.一種具有耦合至門控虛擬電源的至少一個(gè)電路的集成電路，包括 至少一個(gè)焊盤，用于接收外部電源；電路部分，具有有效模式和無效模式，耦合至所述門控虛擬電源； 控制電路，提供多個(gè)使能信號(hào)以將所述外部電源提供給所述虛擬電源；以及 電源開關(guān)結(jié)構(gòu)，進(jìn)一步包括多條電源鏈，被耦合以將具有所述門控虛擬電源的虛擬VDD導(dǎo)體提供給所述電路部 分，每條電源鏈均包括響應(yīng)于所述使能信號(hào)中的一個(gè)耦合在所述外部電源之間的多個(gè)電源開關(guān)。
10.根據(jù)權(quán)利要求9所述的裝置，還包括多個(gè)VDD導(dǎo)體，耦合至所述外部電源并且在所述電路部分之上。
11.根據(jù)權(quán)利要求10所述的裝置，還包括所述虛擬VDD導(dǎo)體，在所述電路部分之上并被布置成與所述多個(gè)VDD導(dǎo)體交叉， 其中，所述電源開關(guān)被設(shè)置在所述VDD導(dǎo)體和所述虛擬VDD導(dǎo)體的交叉部分，其中，所述電源開關(guān)結(jié)構(gòu)鏈中的斷開不斷開所述虛擬電源。
12.根據(jù)權(quán)利要求10所述的裝置，其中，每個(gè)電源開關(guān)均包括PMOS晶體管，所述PMOS 晶體管具有耦合在所述電源和所述虛擬電源之間的電流通路，并具有耦合至使能信號(hào)的柵 極信號(hào)。
13.根據(jù)權(quán)利要求10所述的裝置，其中，所述電源鏈中的一個(gè)或多個(gè)還包括多個(gè)子開 關(guān)和多個(gè)母開關(guān)，母開關(guān)在所述子開關(guān)可用之后的時(shí)間可用。
14.一種將虛擬電源提供給電路的一部分的方法，包括提供多個(gè)導(dǎo)體以提供所述虛擬電源；在響應(yīng)于至少兩個(gè)使能信號(hào)獨(dú)立啟用的開關(guān)結(jié)構(gòu)鏈中布置耦合在電源和所述多個(gè)導(dǎo) 體之間的多個(gè)電源開關(guān)；以及提供用于提供所述至少兩個(gè)使能信號(hào)的控制電路。
15.根據(jù)權(quán)利要求14所述的方法，還包括對(duì)于每條鏈，布置多個(gè)第一電源開關(guān)作為子開關(guān)以及多個(gè)相應(yīng)的第二開關(guān)作為母開 關(guān)，所述母開關(guān)在相應(yīng)的子開關(guān)可用之后的時(shí)間可用，其中，通過使所述母開關(guān)僅在所述虛擬電源達(dá)到預(yù)定閾值電壓之后可用的電路進(jìn)一步 門控所述母開關(guān)的可用。
全文摘要
本發(fā)明公開了用于可編程加電序列的裝置和方法以及用于提供將門控電源提供給電路部分的加電序列的控制的電路和方法。提供具有多于兩個(gè)控制比特的多于兩條鏈的電源開關(guān)結(jié)構(gòu)。鏈包括響應(yīng)于控制信號(hào)順序啟用以將虛擬電源提供給門控電路來支持電源門控的電源開關(guān)。電源開關(guān)可以包括子開關(guān)和母開關(guān)，其中，母開關(guān)在時(shí)間上比子開關(guān)啟用的晚。允許虛擬電源開始加電的使能信號(hào)可以被定時(shí)以控制虛擬電源的加電序列期間的沖擊電流和峰值電流的斜升時(shí)間。披露了用于提供子開關(guān)和母開關(guān)的定時(shí)以及啟用電源開關(guān)結(jié)構(gòu)中的多條鏈的方法。
文檔編號(hào)H03K19/094GK101820277SQ20101012307
公開日2010年9月1日 申請(qǐng)日期2010年2月25日 優(yōu)先權(quán)日2009年2月27日
發(fā)明者陳世豪 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司;創(chuàng)意電子股份有限公司