專利名稱：一種低頻振蕩器電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及模擬集成電路技術(shù)領(lǐng)域，更具體地說(shuō)，涉及一種低頻振 蕩器電路。
背景l(fā)支術(shù)
在脈沖頻率調(diào)制方式的開(kāi)關(guān)電源電路中，系統(tǒng)開(kāi)關(guān)頻率隨著負(fù)載的降低 而降低。為了保證系統(tǒng)正常工作，輸出紋波在一定范圍內(nèi)，系統(tǒng)一般設(shè)立一
個(gè)最低開(kāi)關(guān)頻率。相應(yīng)地，在系統(tǒng)控制單元內(nèi)部i殳計(jì)一個(gè)計(jì)時(shí)單元，通過(guò)該 計(jì)時(shí)單元產(chǎn)生所需的最低開(kāi)關(guān)頻率。另外，系統(tǒng)一般都設(shè)有故障檢測(cè)功能， 比如過(guò)壓保護(hù)，這就要求系統(tǒng)在故障撤消后能夠自動(dòng)恢復(fù)。為實(shí)現(xiàn)故障監(jiān)測(cè) 功能， 一般在一定時(shí)間后對(duì)系統(tǒng)采樣并檢測(cè)，現(xiàn)有技術(shù)通常采用計(jì)時(shí)單元進(jìn) 行采樣檢測(cè)時(shí)間周期間隔的控制。
上述計(jì)時(shí)單元具有以下特點(diǎn)相對(duì)來(lái)說(shuō)，系統(tǒng)內(nèi)部振蕩器的振蕩周期遠(yuǎn) 遠(yuǎn)短于計(jì)時(shí)單元的計(jì)時(shí)時(shí)間間隔，因此，需要一系列的分頻器對(duì)計(jì)時(shí)單元輸 出的信號(hào)進(jìn)行分頻來(lái)滿足振蕩器的低頻信號(hào)，分頻器的使用增加了電路復(fù)雜 度，在集成電路實(shí)現(xiàn)時(shí)耗費(fèi)很多版圖面積。并且，某些開(kāi)關(guān)電源電路中，由 于計(jì)時(shí)單元電路不需要精確計(jì)時(shí)，使用精確的分頻器就會(huì)造成成本的增加， 產(chǎn)生資源的浪費(fèi)。
目前，如何設(shè)計(jì)一種低頻振蕩電路，使得該電路既滿足精度不高的計(jì)時(shí) 功能，又能夠降低電路的復(fù)雜度和集成電路的版圖面積，進(jìn)而降低電路的成 本是本領(lǐng)域技術(shù)人員亟需解決的問(wèn)題。

實(shí)用新型內(nèi)容
有鑒于此，本實(shí)用新型提供一種低頻振蕩器電路，該電路可滿足一定精 度的計(jì)時(shí)功能，又能夠降低電路的復(fù)雜度和集成電路的版圖面積，進(jìn)而降低 電路的成本。
該低頻振蕩器電路包括閾值電壓檢測(cè)單元，連接負(fù)載電容，用于預(yù)置高閾值電壓和低閾值電壓，
且檢測(cè)負(fù)載電容兩端的電壓是否高于所述高閾值電壓，或低于低閾值電壓；
控制信號(hào)單元，分別連接所述閾值電壓檢測(cè)單元和受控電流源，用于當(dāng) 所述負(fù)載電容兩端的電壓高于所述高閾值電壓時(shí)，產(chǎn)生放電控制信號(hào)；當(dāng)負(fù) 載電容兩端的電壓低于所述低閾值電壓時(shí)，產(chǎn)生充電控制信號(hào)；
受控電流源，分別連接所述控制信號(hào)單元和負(fù)載電容，用于當(dāng)接收所述 充電控制信號(hào)，對(duì)負(fù)載電容進(jìn)行充電；當(dāng)接收所述放電控制信號(hào)時(shí)，該受控 電流源接成關(guān)斷才莫式；
晶體管，連接所述負(fù)載電容，該晶體管接成關(guān)斷模式以產(chǎn)生漏電流，當(dāng) 所述受控電流源接成關(guān)斷模式時(shí)，通過(guò)所述漏電流對(duì)負(fù)載電容進(jìn)行放電；
輸出單元，連接于所述控制信號(hào)單元和所述受控電流源之間，用于根據(jù)波形。
其中，所述控制信號(hào)單元包括
緩沖器子單元，連接所述閾值電壓檢測(cè)單元，用于縮短所述閾值電壓檢 測(cè)單元輸出波形的上升沿和下降沿時(shí)間；
延時(shí)子單元，連接所述緩沖器子單元，用于對(duì)所述緩沖器子單元輸出的 信號(hào)進(jìn)行延時(shí)；
邏輯電平調(diào)整子單元，連接所述延時(shí)子單元，用于對(duì)所述延時(shí)子單元輸 出的電信號(hào)進(jìn)行邏輯反向，產(chǎn)生所述充電控制信號(hào)和放電控制信號(hào)。
優(yōu)選的，所述輸出單元為觸發(fā)器，用于調(diào)整所述周期性的充放電波形的 占空比，并輸出所述調(diào)整占空比后的周期性的充放電波形。
優(yōu)選的，所述晶體管包括二極管或MOS管。
其中，所述晶體管為二極管時(shí)，所述二極管的陰極連接負(fù)載電容的正端， 陽(yáng)極接地；所述晶體管為MOS管時(shí)，所述MOS管的柵極和源極短接，并連 接負(fù)載電容的正端，漏極接地。
優(yōu)選的，所述受控電流源為開(kāi)關(guān)晶體管。
其中，當(dāng)所述開(kāi)關(guān)晶體管關(guān)斷時(shí)，其漏電流小于所述晶體管的漏電流，以使所述晶體管對(duì)所述負(fù)載電容進(jìn)行放電。
優(yōu)選的，所述開(kāi)關(guān)晶體管為MOS管。
同現(xiàn)有技術(shù)相比，本實(shí)用新型提供的技術(shù)方案具有以下優(yōu)點(diǎn)和特點(diǎn) 首先，通過(guò)本實(shí)用新型的低頻振蕩器電路，利用晶體管在關(guān)斷狀態(tài)時(shí)具 有的漏電流實(shí)現(xiàn)將電容放電，并且結(jié)合開(kāi)關(guān)晶體管對(duì)電容的充電過(guò)程，能夠 產(chǎn)生符合電路設(shè)計(jì)要求的振蕩信號(hào)輸出，能夠滿足某些對(duì)于精度要求不高的 計(jì)時(shí)單元電路；
并且，晶體管結(jié)構(gòu)簡(jiǎn)單，能夠大大降低電路的復(fù)雜度和集成電路的版圖 面積，簡(jiǎn)單易行，且降低成本；
此外，由于MOS晶體管具有很高的輸入阻抗，在電路中便于直接耦合， 因此更容易制成大規(guī)模的集成電路。


圖l是本實(shí)用新型一種低頻振蕩器電路的結(jié)構(gòu)框圖； 圖2是本實(shí)用新型控制信號(hào)單元的內(nèi)部結(jié)構(gòu)框圖及與圖1中各單元器件 的連接關(guān)系示意圖3是本實(shí)用新型一種具體的低頻振蕩器電路結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù) 方案進(jìn)行清楚、完整地描述。
本實(shí)用新型的具體工作原理可以概括如下由 一路電流給負(fù)載電容充電， 該充電電流由一個(gè)開(kāi)關(guān)晶體管控制輸出，當(dāng)負(fù)載電容上的電壓達(dá)到事先設(shè)定 的高閾值電壓時(shí)，由該低頻振蕩器電路產(chǎn)生一個(gè)邏輯信號(hào)，將充電電流關(guān)斷； 然后由 一 個(gè)晶體管的寄生二極管的漏電流將所述負(fù)載電容上的電荷放電到 地；當(dāng)放電過(guò)程中負(fù)載電容電位達(dá)到預(yù)先設(shè)定的低閾值電壓時(shí)，由該低頻振 蕩器電路再次產(chǎn)生一個(gè)邏輯信號(hào)，將充電電流恢復(fù)，由該充電電流給電容充 電，從而在負(fù)載電容上產(chǎn)生周期性的振蕩波形。需要注意的是，所述開(kāi)關(guān)晶 體管和用于放電的晶體管的設(shè)計(jì)要滿足當(dāng)開(kāi)關(guān)晶體管關(guān)斷時(shí)，該開(kāi)關(guān)晶體管的漏電流遠(yuǎn)小于用于放電的晶體管的漏電流，從而保證開(kāi)關(guān)晶體管關(guān)斷時(shí)電 容上的電荷放電到地。
參考圖l，示出了本實(shí)用新型一種低頻振蕩器電路的結(jié)構(gòu)框圖，具體包括 閾值電壓檢測(cè)單元101,連接負(fù)載電容105,用于預(yù)置高閾值電壓和低閾
值電壓，且檢測(cè)負(fù)載電容兩端的電壓是否高于所述高閾值電壓，或低于低閾
值電壓；
控制信號(hào)單元102,分別連接所述閾值電壓檢測(cè)單元101和受控電流源 103,用于當(dāng)所述負(fù)載電容105兩端的電壓高于所述高閾值電壓時(shí)，產(chǎn)生放電 控制信號(hào)；當(dāng)負(fù)載電容105兩端的電壓低于所述低閾值電壓時(shí)，產(chǎn)生充電控 制信號(hào)；
受控電流源103，分別連接所述控制信號(hào)單元102和負(fù)載電容105,用于 當(dāng)接收所述充電控制信號(hào)，對(duì)負(fù)載電容105進(jìn)行充電；當(dāng)接收所述放電控制 信號(hào)時(shí)，該受控電流源接成關(guān)斷模式；
晶體管104,連接所述負(fù)載電容，該晶體管104接成關(guān)斷模式以產(chǎn)生漏電 流，當(dāng)所述受控電流源接成關(guān)斷模式時(shí)，通過(guò)所述漏電流對(duì)負(fù)載電容105進(jìn) 行放電；
負(fù)載電容105，用于根據(jù)所述充放電產(chǎn)生周期性的充放電波形；
輸出單元106,連接所述控制信號(hào)單元102,用于才艮據(jù)所述負(fù)載電容產(chǎn)生 的周期性充放電波形，輸出周期性振蕩波形。
其中，所述晶體管104可以為MOS管或是二極管，當(dāng)選用MOS管時(shí)，需要 將該MOS管接成關(guān)斷模式，即將其柵極和源極短接，并連接負(fù)載電容的正端， 漏極接地，以保證該MOS管只有漏電流輸出；當(dāng)選用二極管時(shí)，需要將該二 極管反向偏置，即二極管的陰極連接負(fù)載電容105的正端，陽(yáng)極接地。此外， 所述受控電流源的電流輸出通常由開(kāi)關(guān)晶體管控制，所述開(kāi)關(guān)晶體管一般為 PMOS管或者NMOS管；預(yù)置的閾值電壓、電容值的大小都是決定該電路最終 輸出周期性振蕩波形頻率的重要因素。
參見(jiàn)圖2，上述控制信號(hào)單元102內(nèi)部構(gòu)成以及與圖1中各單元器件的一種 連接關(guān)系如圖2所示。
所述控制信號(hào)單元102進(jìn)一步包括緩沖器子單元1021,連接所述閾值電壓檢測(cè)單元101，用于縮短所述閾 值電壓檢測(cè)單元輸出波形的上升沿和下降沿時(shí)間；
延時(shí)子單元1022，連接所述緩沖器子單元1021，用于對(duì)所述緩沖器子單 1021元輸出的信號(hào)進(jìn)行延時(shí)，延時(shí)時(shí)間的長(zhǎng)短也是影響最終輸出周期性振蕩 波形頻率的因素之一；
邏輯電平調(diào)整子單元1023,連接所述延時(shí)子單元1022,用于對(duì)所述延時(shí) 子單元1022輸出的電信號(hào)進(jìn)行邏輯反向，產(chǎn)生所述充放電控制信號(hào)。
所述輸出單元106可以采用觸發(fā)器實(shí)現(xiàn)，利用該觸發(fā)器調(diào)整所述周期性的 充放電波形的占空比，并輸出所述調(diào)整占空比后的周期性的充放電波形。
為了詳細(xì)描述本實(shí)用新型的具體電路實(shí)現(xiàn)，本實(shí)施例給出了一種具體的 低頻振蕩器電路結(jié)構(gòu)示意圖，如圖3所示，具體包括
施密特觸發(fā)器301,其輸入端接負(fù)載電容308的正端，301有兩個(gè)閾值電壓 高閾值電壓VH和低閾值電壓VL;利用施密特觸發(fā)器狀態(tài)轉(zhuǎn)換過(guò)程中的正反饋 作用，可以把邊沿變化緩慢的周期性信號(hào)變換為邊沿很陡的矩形脈沖信號(hào)；
緩沖器302，由兩個(gè)反向器構(gòu)成，302的輸入端接301的輸出端，主要作用 是隔離施密特觸發(fā)器301和電阻303和電容304構(gòu)成的RC延時(shí)網(wǎng)絡(luò)，否則，施密 特觸發(fā)器301連接所述RC延時(shí)網(wǎng)絡(luò)后，導(dǎo)致輸出波形的上升沿和下降沿時(shí)間增 加；
電阻303和電容304構(gòu)成延時(shí)單元，電阻303的輸入端接302的輸出端；電 容304的正端接電阻303的輸出端，負(fù)端接地；
反向器305，輸入端接303的輸出端，用于調(diào)整邏輯電壓并將其輸出，達(dá) 到預(yù)先設(shè)定的功能當(dāng)負(fù)載電容308的電位降低到301施密特觸發(fā)器的低閾值 電壓VL時(shí)，由反向器305輸出的邏輯電壓信號(hào)打開(kāi)受控電流源306,為負(fù)載電 容308進(jìn)行充電；而當(dāng)負(fù)載電容308的電位升高至施密特觸發(fā)器301的高閾值電 壓VH時(shí)，由反向器305輸出的邏輯電壓信號(hào)關(guān)閉受控電流源306,阻止對(duì)于負(fù) 載電容308的充電過(guò)程；
PMOS (Positive Channel Metal Oxide Semiconductor, P溝道金屬氧化物半 導(dǎo)體場(chǎng)效應(yīng))晶體管306,用作受控電流源給負(fù)載電容308充電，其柵才及接反
8向器305的輸出端，其襯底和源極相連，接電源電壓vdd,其漏極接負(fù)載電容 308的正端；
PMOS晶體管307，其柵極和源極短接，接成關(guān)斷才莫式，且其柵極和源極 接負(fù)載電容308的正端，其漏極接地；
T觸發(fā)器309,用于調(diào)整振蕩器電路輸出波形的占空比，其輸入端接反向 器305的輸出端，其輸出端輸出即為最終的周期性振蕩波形clk;
負(fù)載電容308，其負(fù)端接地，除延時(shí)時(shí)間之外，電容值的大小也是決定振 蕩器電路振蕩頻率的因素之一。
PMOS晶體管是指n型襯底、p溝道，靠空穴的流動(dòng)運(yùn)送電流的MOS管，通 常，選擇PMOS晶體管作為開(kāi)關(guān)晶體管，此外，由于PMOS晶體管的工作原理 與NMOS晶體管相類似，本領(lǐng)域技術(shù)人員也可以將NMOS晶體管用作開(kāi)關(guān)晶體 管，該部分技術(shù)屬于本領(lǐng)域技術(shù)人員所熟知的內(nèi)容，此處不再進(jìn)行贅述。
在PMOS晶體管處于關(guān)斷狀態(tài)時(shí)，仍會(huì)有少量電子從源極向漏極流動(dòng)，這 就是源-漏泄漏。本實(shí)用新型中，正是利用該源-漏泄漏電流將負(fù)載電容上的電 荷;故電到地。
施密特觸發(fā)器301有兩個(gè)閾值電壓，例如高閾值電壓VH為3.28V，低闊值電 壓VL為2.75V; PMOS晶體管307的柵極和源極相連，故PMOS晶體管307始終 關(guān)斷，只存在漏電流；當(dāng)電源電壓vdd上電后，PMOS晶體管306導(dǎo)通，流過(guò) PMOS晶體管306的電流遠(yuǎn)遠(yuǎn)大于PMOS晶體管307的漏電流，所以流過(guò)PMOS 晶體管306的電流給負(fù)載電容308充電。當(dāng)負(fù)載電容308的電位達(dá)到施密特觸發(fā) 器301的高閾值電壓VH時(shí)，施密特觸發(fā)器301的輸出由高電壓變?yōu)榈碗妷?，?jīng) 過(guò)緩沖器302、延時(shí)網(wǎng)絡(luò)303和304和反相器305得到高電壓，將PMOS晶體管306 關(guān)斷，負(fù)載電容308通過(guò)PMOS晶體管307的漏電流放電到地；當(dāng)負(fù)載電容308 上的電位達(dá)到301施密特觸發(fā)器的低閾值電壓VL時(shí)，施密特觸發(fā)器301的輸出 由低電壓變?yōu)楦唠妷?，?jīng)過(guò)緩沖器302、延時(shí)網(wǎng)絡(luò)303和304和反相器305得到 低邏輯電平，PMOS晶體管306再次被導(dǎo)通，流過(guò)PMOS晶體管306的電流再次 給負(fù)載電容308充電，從而負(fù)載電容308上得到周期性的充放電波形。PMOS 晶體管306的柵極得到周期性的方波，該信號(hào)經(jīng)過(guò)T觸發(fā)器309后得到最終的振 蕩器輸出波形，所述振蕩器輸出波形的占空比可以按照具體情況進(jìn)行調(diào)整。 根據(jù)圖2所示的低頻振蕩器電路，該電路的振蕩頻率由施密特觸發(fā)器301的閾
9值電壓、延時(shí)單元303和304的延時(shí)長(zhǎng)短和負(fù)載電容308的大小決定，振蕩頻率 可以達(dá)到秒級(jí)。
此外，由于將PMOS晶體管307的4冊(cè)極和源極相連后，僅存在漏電流，且 PMOS晶體管307僅具有二極管的性質(zhì)，因此，本領(lǐng)域技術(shù)人員可以之間用一 二極管來(lái)替代PMOS晶體管307,此時(shí)，需要將二極管的陰極連接負(fù)載電容308 的正端，陽(yáng)極接地，即該二極管反向偏置，僅存在漏電流。
由此可見(jiàn)，通過(guò)本實(shí)用新型的低頻振蕩器電路，利用晶體管在關(guān)斷狀態(tài) 時(shí)具有的漏電流實(shí)現(xiàn)將電容放電，并且結(jié)合開(kāi)關(guān)晶體管對(duì)電容的充電過(guò)程， 能夠產(chǎn)生符合電路設(shè)計(jì)要求的振蕩信號(hào)輸出，能夠滿足某些對(duì)于精度要求不 高的計(jì)時(shí)單元電路；并且，晶體管結(jié)構(gòu)簡(jiǎn)單，能夠大大降低電路的復(fù)雜度和 集成電路的版圖面積；此外，由于MOS場(chǎng)效應(yīng)晶體管具有很高的輸入阻抗， 在電路中便于直接耦合，因此更容易制成大規(guī)模的集成電路。總之，該低頻 振蕩器電路是一種適用于特定場(chǎng)合的低成本電路設(shè)計(jì)。
對(duì)所公開(kāi)的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用 本實(shí)用新型。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說(shuō)將是顯 而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本實(shí)用新型的精神或范圍 的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本實(shí)用新型將不會(huì)被限制于本文所 示的這些實(shí)施例，而是要符合與本文所公開(kāi)的原理和新穎特點(diǎn)相一致的最寬 的范圍。
權(quán)利要求1、一種低頻振蕩器電路，其特征在于，包括閾值電壓檢測(cè)單元，連接負(fù)載電容，用于預(yù)置高閾值電壓和低閾值電壓，且檢測(cè)負(fù)載電容兩端的電壓是否高于所述高閾值電壓，或低于低閾值電壓；控制信號(hào)單元，分別連接所述閾值電壓檢測(cè)單元和受控電流源，用于當(dāng)所述負(fù)載電容兩端的電壓高于所述高閾值電壓時(shí)，產(chǎn)生放電控制信號(hào)；當(dāng)負(fù)載電容兩端的電壓低于所述低閾值電壓時(shí)，產(chǎn)生充電控制信號(hào)；受控電流源，分別連接所述控制信號(hào)單元和負(fù)載電容，用于當(dāng)接收所述充電控制信號(hào)，對(duì)負(fù)載電容進(jìn)行充電；當(dāng)接收所述放電控制信號(hào)時(shí)，該受控電流源接成關(guān)斷模式；晶體管，連接所述負(fù)載電容，該晶體管接成關(guān)斷模式以產(chǎn)生漏電流，當(dāng)所述受控電流源接成關(guān)斷模式時(shí)，通過(guò)所述漏電流對(duì)負(fù)載電容進(jìn)行放電；輸出單元，連接于所述控制信號(hào)單元和所述受控電流源之間，用于根據(jù)對(duì)所述負(fù)載電容進(jìn)行充放電所產(chǎn)生的周期性的充放電波形，輸出周期性振蕩波形。
2、 根據(jù)要求1所述的低頻振蕩器電路，其特征在于，所述控制信號(hào)單元 包括緩沖器子單元，連接所述閾值電壓檢測(cè)單元，用于縮短所述閾值電壓檢 測(cè)單元輸出波形的上升沿和下降沿時(shí)間；延時(shí)子單元，連接所述緩沖器子單元，用于對(duì)所述緩沖器子單元輸出的 信號(hào)進(jìn)行延時(shí)；邏輯電平調(diào)整子單元，連接所述延時(shí)子單元，用于對(duì)所述延時(shí)子單元輸 出的電信號(hào)進(jìn)行邏輯反向，產(chǎn)生所述充電控制信號(hào)和放電控制信號(hào)。
3、 根據(jù)要求1所述的低頻振蕩器電路，其特征在于，所述輸出單元為觸 發(fā)器，用于調(diào)整所述周期性的充放電波形的占空比，并輸出所述調(diào)整占空比 后的周期性的充放電波形。
4、 根據(jù)權(quán)利要求1所述的低頻振蕩器電路，其特征在于，所述晶體管包 括二極管或MOS管。
5、 根據(jù)權(quán)利要求4所述的低頻振蕩器電路，其特征在于，所述晶體管為 二極管時(shí)，所述二極管的陰極連接負(fù)載電容的正端，陽(yáng)極接地。
6、 根據(jù)權(quán)利要求4所述的低頻振蕩器電路，其特征在于，所述晶體管為 MOS管時(shí)，所述MOS管的柵極和源極短接，并連接負(fù)載電容的正端，漏極接地。
7、 根據(jù)權(quán)利要求1所述的低頻振蕩器電路，其特征在于，所述受控電流 源為開(kāi)關(guān)晶體管，所述開(kāi)關(guān)晶體管為一種在關(guān)斷時(shí)，漏電流小于所述晶體管 的漏電流，以使所述晶體管對(duì)所述負(fù)載電容進(jìn)行放電的晶體管。
8、 根據(jù)權(quán)利要求7所述的低頻振蕩器電路，其特征在于，所述開(kāi)關(guān)晶體 管為MOS管。
專利摘要本實(shí)用新型公開(kāi)了一種低頻振蕩器電路，包括閾值電壓檢測(cè)單元、控制信號(hào)單元、受控電流源、晶體管及輸出單元；所述閾值電壓檢測(cè)單元預(yù)置高閾值電壓和低閾值電壓，且檢測(cè)負(fù)載電容兩端的電壓；當(dāng)所述負(fù)載電容兩端的電壓高于高閾值電壓時(shí)，控制信號(hào)單元產(chǎn)生放電控制信號(hào)，由接成關(guān)斷模式以產(chǎn)生漏電流的晶體管通過(guò)所述漏電流對(duì)負(fù)載電容進(jìn)行放電；當(dāng)負(fù)載電容兩端的電壓低于低閾值電壓時(shí)，控制信號(hào)單元產(chǎn)生充電控制信號(hào)，由受控電流源對(duì)負(fù)載電容進(jìn)行充電；根據(jù)對(duì)所述負(fù)載電容進(jìn)行充放電所產(chǎn)生的周期性的充放電波形，輸出周期性振蕩波形。本實(shí)用新型可滿足一定精度的計(jì)時(shí)功能，又能夠降低電路的復(fù)雜度和集成電路的版圖面積，進(jìn)而降低電路的成本。
文檔編號(hào)H03K3/03GK201435723SQ20092000668
公開(kāi)日2010年3月31日 申請(qǐng)日期2009年3月26日 優(yōu)先權(quán)日2009年3月26日
發(fā)明者蓓 王, 費(fèi)瑞霞 申請(qǐng)人:Bcd半導(dǎo)體制造有限公司