延時(shí)電路和壓控振蕩器的制造方法
【專(zhuān)利摘要】一種延時(shí)電路和壓控振蕩器，其中，所述延時(shí)電路包括放大單元、調(diào)節(jié)單元以及負(fù)載單元；所述放大單元耦接于所述延時(shí)電路的輸入端和輸出端，所述調(diào)節(jié)單元分別耦接于所述延時(shí)電路的輸出端、電源電壓以及控制電壓，所述負(fù)載單元分別耦接于所述延時(shí)電路的輸出端以及電源電壓；調(diào)節(jié)單元，適于調(diào)節(jié)所述延時(shí)電路的充放電電流；放大單元，適于放大所述延時(shí)電路的輸出電壓；負(fù)載單元，適于為所述調(diào)節(jié)單元提供負(fù)阻抗。通過(guò)所述延時(shí)電路和所述壓控振蕩器，可以減小延時(shí)電路的相位噪聲并實(shí)現(xiàn)低壓控增益。
【專(zhuān)利說(shuō)明】
延時(shí)電路和壓控振蕩器
技術(shù)領(lǐng)域
[0001] 本發(fā)明設(shè)及電子電路技術(shù)領(lǐng)域，尤其設(shè)及一種延時(shí)電路和壓控振蕩器。
【背景技術(shù)】
[0002] 鎖相環(huán)（Phase-Locked Loop,化L)是各類(lèi)通信、時(shí)鐘忍片中的核屯、電路，其輸出信 號(hào)的頻譜噪聲、抖動(dòng)、雜散等指標(biāo)會(huì)直接關(guān)系到系統(tǒng)性能。壓控振蕩器是化L中的重要組成 部分。當(dāng)控制電壓在一定范圍內(nèi)變化時(shí)，可W得到連續(xù)頻率范圍內(nèi)的信號(hào)輸出。環(huán)形振蕩器 是其中一種主要實(shí)現(xiàn)方式，通過(guò)將延時(shí)電路首尾相連形成反饋環(huán)路產(chǎn)生振蕩電壓信號(hào)。環(huán) 形振蕩器包括單端和差分兩種電路結(jié)構(gòu)。
[0003] 現(xiàn)有的環(huán)形振蕩器設(shè)計(jì)的延時(shí)電路中將輸入控制電壓轉(zhuǎn)換為電流的調(diào)節(jié)單元部 分，難W在覆蓋所需頻率范圍時(shí)，實(shí)現(xiàn)較小的相位噪聲。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明實(shí)施例解決的問(wèn)題是如何減小延時(shí)電路的相位噪聲。 陽(yáng)〇化]為解決上述問(wèn)題，本發(fā)明實(shí)施例提供一種延時(shí)電路，包括：放大單元、調(diào)節(jié)單元W 及負(fù)載單元；所述放大單元禪接于所述延時(shí)電路的輸入端和輸出端，所述調(diào)節(jié)單元分別禪 接于所述延時(shí)電路的輸出端、電源電壓W及控制電壓，所述負(fù)載單元分別禪接于所述延時(shí) 電路的輸出端W及電源電壓；調(diào)節(jié)單元，適于調(diào)節(jié)所述延時(shí)電路的充放電電流；放大單元， 適于放大所述延時(shí)電路的輸出電壓；負(fù)載單元，適于為所述調(diào)節(jié)單元提供負(fù)阻抗。
[0006] 可選的，所述調(diào)節(jié)單元包括：第一調(diào)節(jié)子單元和第二調(diào)節(jié)子單元；所述第一調(diào)節(jié) 子單元禪接于所述控制電壓，電源電壓W及所述延時(shí)電路的第一輸出端；所述第二調(diào)節(jié)子 單元禪接于所述控制電壓，電源電壓W及所述延時(shí)電路的第二輸出端。
[0007] 可選的，所述第一調(diào)節(jié)子單元包括：第一晶體管和第二晶體管；所述第一晶體管 的控制端禪接于所述控制電壓，輸入端禪接于電源電壓，輸出端禪接于所述延時(shí)電路的第 一輸出端；所述第二晶體管的控制端禪接于所述控制電壓，輸入端禪接于所述延時(shí)電路的 第一輸出端，輸出端接地。
[0008] 可選的，所述第二調(diào)節(jié)子單元包括：第=晶體管和第四晶體管；所述第=晶體管 的控制端禪接于所述控制電壓，輸入端禪接于電源電壓，輸出端禪接于所述延時(shí)電路的第 二輸出端；所述第四晶體管的控制端禪接于所述控制電壓，輸入端禪接于所述延時(shí)電路的 第二輸出端，輸出端接地。
[0009] 可選的，所述負(fù)載單元包括：第五晶體管和第六晶體管；所述第五晶體管的控制 端禪接于所述延時(shí)電路的第二輸出端，輸入端禪接于電源電壓，輸出端禪接于所述延時(shí)電 路的第一輸出端；所述第六晶體管的控制端禪接于所述延時(shí)電路的第一輸出端，輸入端禪 接于電源電壓，輸出端禪接于所述延時(shí)電路的第二輸出端。
[0010] 可選的，所述負(fù)載單元還包括：第屯晶體管和第八晶體管；所述第屯晶體管的控 制端禪接于所述延時(shí)電路的第二輸出端，輸入端接地，輸出端禪接于所述延時(shí)電路的第一 輸出端；所述第八晶體管的控制端禪接于所述延時(shí)電路的第一輸出端，輸入端接地，輸出端 禪接于所述延時(shí)電路的第二輸出端。
[0011] 可選的，所述放大單元包括：第九晶體管；所述第九晶體管的控制端禪接于所述 延時(shí)電路的第一輸入端，輸入端接地，輸出端禪接于所述延時(shí)電路的第一輸出端。
[0012] 可選的，所述放大單元還包括：第十晶體管；所述第十晶體管的控制端禪接于所 述延時(shí)電路的第二輸入端，輸入端接地，輸出端禪接于所述延時(shí)電路的第二輸出端。
[0013] 為了解決上述的技術(shù)問(wèn)題，本發(fā)明實(shí)施例還公開(kāi)了一種壓控振蕩器，包括上述的 延時(shí)電路；所述至少兩個(gè)延時(shí)電路首尾相連成正反饋。
[0014] 與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有W下優(yōu)點(diǎn)：
[0015] 通過(guò)負(fù)載單元為所述延時(shí)電路的調(diào)節(jié)單元提供負(fù)阻抗，增強(qiáng)了所述延時(shí)電路在輸 出端的等效阻抗，從而增強(qiáng)了所述延時(shí)電路在輸出電壓翻轉(zhuǎn)的中間狀態(tài)時(shí)的增益，使所述 延時(shí)電路的翻轉(zhuǎn)點(diǎn)斜率睹峭，實(shí)現(xiàn)了快速翻轉(zhuǎn)，因此可產(chǎn)生較低的相位噪聲。
[0016] 進(jìn)一步的，通過(guò)由調(diào)節(jié)子單元中的兩個(gè)晶體管調(diào)節(jié)所述延時(shí)電路的充放電時(shí)間， 實(shí)現(xiàn)了低壓控增益。
【附圖說(shuō)明】
[0017] 圖1是現(xiàn)有的一種延時(shí)電路結(jié)構(gòu)示意圖；
[0018] 圖2是本發(fā)明實(shí)施例的一種延時(shí)電路的結(jié)構(gòu)示意圖；
[0019] 圖3是本發(fā)明實(shí)施例的一種具有差分結(jié)構(gòu)的延時(shí)電路的電路結(jié)構(gòu)示意圖；
[0020] 圖4是本發(fā)明實(shí)施例的一種壓控振蕩器的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0021] 圖1所示為一種延時(shí)電路結(jié)構(gòu)。其通過(guò)壓控可變電容來(lái)調(diào)節(jié)輸出節(jié)點(diǎn)ON和OP的 RC常數(shù)，W實(shí)現(xiàn)可變延時(shí)，并通過(guò)接在反相器810和反相器820漏極的電阻性組件來(lái)減小 延時(shí)電路對(duì)溫度及電源電壓的敏感度。但此電阻性組件的引入會(huì)導(dǎo)致振蕩器相位噪聲的惡 化。該延時(shí)電路中將輸入控制電壓轉(zhuǎn)換為電流的調(diào)節(jié)單元部分，難W在覆蓋所需頻率范圍 時(shí)，實(shí)現(xiàn)較小的相位噪聲。
[0022] 圖2示出了本發(fā)明實(shí)施例中的一種延時(shí)電路的結(jié)構(gòu)示意圖。如圖2所示，所述延 時(shí)電路可W包括：放大單元101、調(diào)節(jié)單元102 W及負(fù)載單元103。所述放大單元101禪接 于所述延時(shí)電路的輸入端IN和輸出端OUT,所述調(diào)節(jié)單元102分別禪接于所述延時(shí)電路的 輸出端OUT、電源電壓Vdd W及控制電壓Vc,所述負(fù)載單元103分別禪接于所述延時(shí)電路的 輸出端OUT W及電源電壓VdcL
[0023] 放大單元101，適于放大所述延時(shí)電路的輸出電壓。
[0024] 調(diào)節(jié)單元102,適于調(diào)節(jié)所述延時(shí)電路的充放電電流，進(jìn)而相應(yīng)地實(shí)現(xiàn)調(diào)節(jié)所述延 時(shí)電路的RC充電時(shí)間常數(shù)。
[00巧]負(fù)載單元103,適于為所述調(diào)節(jié)單元102提供負(fù)阻抗。通過(guò)所述負(fù)載單元103為所 述延時(shí)電路的調(diào)節(jié)單元提供負(fù)阻抗，可W增強(qiáng)所述延時(shí)電路在輸出端OUT的等效阻抗，從 而增強(qiáng)所述延時(shí)電路在輸出電壓翻轉(zhuǎn)的中間狀態(tài)時(shí)的增益，使所述延時(shí)電路的翻轉(zhuǎn)點(diǎn)斜率 睹峭，實(shí)現(xiàn)了快速翻轉(zhuǎn)，因此可產(chǎn)生較低的相位噪聲。
[00%] 在具體實(shí)施中，所述延時(shí)電路可W應(yīng)用于化L的壓控振蕩器中。環(huán)形振蕩器是壓 控振蕩器的一種主要實(shí)現(xiàn)方式，包括單端和差分兩種電路結(jié)構(gòu)。由于差分結(jié)構(gòu)具有較好的 抗噪聲能力，因此本發(fā)明實(shí)施例的所述延時(shí)電路可W采用差分結(jié)構(gòu)，W更好地應(yīng)用于高速 化L中。
[0027] 圖3示出了本發(fā)明實(shí)施例中的一種具有差分結(jié)構(gòu)的延時(shí)電路的結(jié)構(gòu)示意圖。如圖 3所示，所述延時(shí)電路可W包括調(diào)節(jié)單元、負(fù)載單元303 W及放大單元304。所述延時(shí)電路 的調(diào)節(jié)單元可W包括第一調(diào)節(jié)子單元301和第二調(diào)節(jié)子單元302,所述第一調(diào)節(jié)子單元301 禪接于控制電壓Vc,電源電壓Vdd W及所述延時(shí)電路的第一輸出端OUTn ;所述第二調(diào)節(jié)子 單元302禪接于控制電壓Vc,電源電壓Vdd W及所述延時(shí)電路的第二輸出端011化。
[002引所述延時(shí)電路的第一輸入端I化的輸入電壓和第一輸出端OlTTn的輸出電壓為差 分反相的關(guān)系。相應(yīng)的，所述延時(shí)電路的第二輸入端INn的輸入電壓和第二輸出端OlTTp的 輸出電壓也為差分反相的關(guān)系。
[0029] 在具體實(shí)施中，所述第一調(diào)節(jié)子單元301可W包括：第一晶體管Ml和第二晶體管 M2。所述第一晶體管Ml的控制端禪接于控制電壓Vc，輸入端禪接于電源電壓Vdd,輸出端禪 接于所述延時(shí)電路的第一輸出端OlTTn。所述第二晶體管M2的控制端禪接于控制電壓Vc, 輸入端禪接于所述延時(shí)電路的第一輸出端OlTTn,輸出端接地。
[0030] 在上述的具體實(shí)施中，所述第一晶體管Ml可W是PMOS管，所述第二晶體管M2可 W是NMOS管。
[0031] 在具體實(shí)施中，與所述第一調(diào)節(jié)子單元301相對(duì)應(yīng)的，所述第二調(diào)節(jié)子單元302可 W包括：第S晶體管M3和第四晶體管M4 ;所述第S晶體管M3的控制端禪接于控制電壓Vc, 輸入端禪接于電源電壓Vdd,輸出端禪接于所述延時(shí)電路的第二輸出端OlTTp;所述第四晶 體管M4的控制端禪接于控制電壓Vc,輸入端禪接于所述延時(shí)電路的第二輸出端01]化，輸出 端接地。
[0032] 在上述的具體實(shí)施中，所述第S晶體管M3可W是PMOS管，所述第四晶體管M4可 W是NMOS管。
[0033] 所述控制電壓Vc是一個(gè)連續(xù)變化的模擬信號(hào)，可通過(guò)所述第一調(diào)節(jié)子單元301和 所述第二調(diào)節(jié)子單元302控制所述延時(shí)電路的延時(shí)時(shí)間，即充放電時(shí)間常數(shù)RC。隨著所述 控制電壓Vc電壓值的改變，所述第一晶體管Ml、第二晶體管M2、第S晶體管M3 W及第四 晶體管M4的跨導(dǎo)Gm、輸出阻抗Ro都將會(huì)發(fā)生改變，從而調(diào)節(jié)所述延時(shí)電路的第一輸出端 OlTTn W及第二輸出端OlTTp的充放電時(shí)間常數(shù)。
[0034] 在具體實(shí)施中，所述延時(shí)電路的負(fù)載單元303可W包括：第五晶體管M5和第六晶 體管M6 ;所述第五晶體管M5的控制端禪接于所述延時(shí)電路的第二輸出端01]化，輸入端禪接 于電源電壓Vdd,輸出端禪接于所述延時(shí)電路的第一輸出端OlTTn ;所述第六晶體管M6的控 制端禪接于所述延時(shí)電路的第一輸出端OlTTn,輸入端禪接于電源電壓Vdd,輸出端禪接于 所述延時(shí)電路的第二輸出端〇1]化。所述第五晶體管M5和所述第六晶體管M6交叉禪合，在 功能上等效于一個(gè)負(fù)電阻，作為所述延時(shí)電路放大單元304的負(fù)載，共同決定并調(diào)整所述 延時(shí)電路的翻轉(zhuǎn)速度。
[0035] 在上述的具體實(shí)施中，所述第五晶體管M5和所示第六晶體管M6可W是PMOS管。
[0036] 在具體實(shí)施中，所述負(fù)載單元303還可W包括：第屯晶體管M7和第八晶體管M8。 所述第屯晶體管M7的控制端禪接于所述延時(shí)電路的第二輸出端OlTTp，輸入端接地，輸出端 禪接于所述延時(shí)電路的第一輸出端OlTTn ;所述第八晶體管M8的控制端禪接于所述延時(shí)電 路的第一輸出端OlTTn,輸入端接地，輸出端禪接于所述延時(shí)電路的第二輸出端011化。所述 第屯晶體管M7和所述第八晶體管M8構(gòu)成了負(fù)阻對(duì)管，可W起到增強(qiáng)延時(shí)單元電路的高頻 翻轉(zhuǎn)速度，提高振蕩器起振能力的作用。
[0037] 在上述的具體實(shí)施中，所述第屯晶體管M7可W是NMOS管，所述第八晶體管M8可 W是NMOS管，形成NMOS負(fù)阻對(duì)管。
[003引在具體實(shí)施中，所述放大單元304可W包括：第九晶體管M9 ;所述第九晶體管M9 的控制端禪接于所述延時(shí)電路的第一輸入端I化，輸入端接地，輸出端禪接于所述延時(shí)電路 的第一輸出端OlTTn。
[0039] 在具體實(shí)施中，相應(yīng)的，所述放大單元304還可W包括：第十晶體管MlO ;所述第十 晶體管MlO的控制端禪接于所述延時(shí)電路的第二輸入端1化，輸入端接地，輸出端禪接于所 述延時(shí)電路的第二輸出端〇1]化。
[0040] 所述第九晶體管M9和所述第十晶體管Mio作為輸入跨導(dǎo)對(duì)管，放大所述延時(shí)電路 的輸出電壓。在具體實(shí)施中，所述第九晶體管M9可W是NMOS管，所述第十晶體管MlO可W 是NMOS管。
[0041] 下文通過(guò)所述延時(shí)電路所處的兩個(gè)狀態(tài)來(lái)說(shuō)明所述延時(shí)電路的所能實(shí)現(xiàn)的低相 位噪聲和低壓控增益效果：
[0042] (1)當(dāng)所述延時(shí)電路的第一輸入端I化的輸入電壓、第二輸入端WnInn的輸入電 壓、第一輸出端OlTTn的輸出電壓W及第二輸出端OlTTp的輸出電壓近似相等，且都接近于 VDD/2時(shí)，此時(shí)所述延時(shí)電路處于輸出電壓的翻轉(zhuǎn)臨界狀態(tài)，所有的晶體管都處于飽和區(qū)。 W包括第一晶體管Ml、第二晶體管M2、第五晶體管M5、第六晶體管M6、第屯晶體管M7M7、第 八晶體管M8M8、第九晶體管M9的左半邊電路為例，電路小信號(hào)增益為Gm9*Zoutn。其中， Gm9為第九晶體管M9的跨導(dǎo)，Zoutn為所述延時(shí)電路第一輸出端OlTTn輸出端的等效阻抗。 因?yàn)榇藭r(shí)第一晶體管Ml和第二晶體管M2都處于飽和區(qū)，因此具有較高阻抗。同時(shí)由于兩 組負(fù)阻對(duì)管第五晶體管M5和第六晶體管M6,第屯晶體管M7M7和第八晶體管M8M8引入了負(fù) 阻抗，從而進(jìn)一步增強(qiáng)了所述延時(shí)電路的第一輸出端OlTTn的等效阻抗Zoutn,從而使得所 述延時(shí)電路在翻轉(zhuǎn)的中間狀態(tài)具有很強(qiáng)的增益，運(yùn)個(gè)快速的翻轉(zhuǎn)過(guò)程、睹峭的翻轉(zhuǎn)點(diǎn)斜率 相應(yīng)帶來(lái)了較低的相位噪聲。
[0043] 似當(dāng)所述延時(shí)電路的第一輸入端I化的輸入電壓為近似電源電壓Vdd的高電平 V孤，第一輸出端OUTn的輸出電壓為近似低電平GND，即上述延時(shí)電路的左半部分處于充電 狀態(tài)時(shí)，第一晶體管Ml導(dǎo)通，使所述電源電壓Vdd通過(guò)Ml向所述延時(shí)電路的第一輸出端 OlTTn充電。MOS陽(yáng)T飽和區(qū)的電流公式為：
； W44] 其中U為晶體管載流子的遷移速率，Cox為晶體管單位面積柵氧化層電容，W/L為 晶體管寬長(zhǎng)比，Vgs-Vth為過(guò)驅(qū)動(dòng)電壓。因此此時(shí)第一晶體管Ml的寬長(zhǎng)比W/L決定了充電 電流的大小，也即充電時(shí)間常數(shù)。同理，放電時(shí)間常數(shù)由第二晶體管M2管決定的。所述充 電放電時(shí)間常數(shù)共同決定了振蕩器的振蕩頻率。
[0045] 因此綜上，可W通過(guò)設(shè)置所述第一晶體管Ml和所述第二晶體管M2的寬W和長(zhǎng)L 控制所述延時(shí)電路充電電流的大小，來(lái)得到較小的壓控增益。此外，在現(xiàn)有的環(huán)形振蕩器的 延時(shí)電路中，控制電壓Vc只控制一個(gè)晶體管，如NMOS或者PMOS的柵極。本發(fā)明實(shí)施例的 控制電壓Vc同時(shí)控制第一晶體管Ml和第二晶體管M2,因此可W按比例調(diào)節(jié)Ml與M2的W/ L參數(shù)來(lái)實(shí)現(xiàn)所述控制電壓Vc在大電壓范圍內(nèi)，如0~VDD內(nèi)都具有良好的線性。
[0046] 在具體實(shí)施中，可W根據(jù)電路仿真的模擬結(jié)果，對(duì)所述第一晶體管Ml和所述第二 晶體管M2寬W和長(zhǎng)L參數(shù)做設(shè)置W及選型，使所述延時(shí)電路具有低壓控增益和良好的線性 度。
[0047] 上述晶體管的類(lèi)型并不局限于本實(shí)施例所示出的類(lèi)型，其可W根據(jù)實(shí)際應(yīng)用的需 要改變，只要能夠?qū)崿F(xiàn)同樣的控制邏輯即可?？蒞理解的是，本實(shí)施例所示的晶體管類(lèi)型或 其它變化均屬于本發(fā)明的保護(hù)范圍。
[0048] 本發(fā)明實(shí)施例還公開(kāi)了一種壓控振蕩器。所述壓控振蕩器包括至少兩個(gè)上述的延 時(shí)電路。所述至少兩個(gè)延時(shí)電路首尾相連成正反饋。如圖4所示，為由兩個(gè)延時(shí)電路401 和402組成的壓控振蕩器。
[0049] 在具體實(shí)施中，可W根據(jù)應(yīng)用的需要在所述壓控振蕩器中做相應(yīng)的設(shè)置。例如要 求所述壓控振蕩器的輸出波形為占空比接近50%的方波時(shí)，可W通過(guò)設(shè)置一級(jí)反相器進(jìn)行 相應(yīng)的整形處理。
[0050] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本 發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)W權(quán)利要求所 限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1. 一種延時(shí)電路，其特征在于，包括：放大單元、調(diào)節(jié)單元以及負(fù)載單元； 所述放大單元耦接于所述延時(shí)電路的輸入端和輸出端，所述調(diào)節(jié)單元分別耦接于所述 延時(shí)電路的輸出端、電源電壓以及控制電壓，所述負(fù)載單元分別耦接于所述延時(shí)電路的輸 出端以及電源電壓； 調(diào)節(jié)單元，適于調(diào)節(jié)所述延時(shí)電路的充放電電流； 放大單元，適于放大所述延時(shí)電路的輸出電壓； 負(fù)載單元，適于為所述調(diào)節(jié)單元提供負(fù)阻抗。2. 如權(quán)利要求1所述的延時(shí)電路，其特征在于，所述調(diào)節(jié)單元包括：第一調(diào)節(jié)子單元和 第二調(diào)節(jié)子單元；所述第一調(diào)節(jié)子單元耦接于所述控制電壓，電源電壓以及所述延時(shí)電路 的第一輸出端；所述第二調(diào)節(jié)子單元耦接于所述控制電壓，電源電壓以及所述延時(shí)電路的 第二輸出端。3. 如權(quán)利要求2所述的延時(shí)電路，其特征在于，所述第一調(diào)節(jié)子單元包括：第一晶體管 和第二晶體管； 所述第一晶體管的控制端耦接于所述控制電壓，輸入端耦接于電源電壓，輸出端耦接 于所述延時(shí)電路的第一輸出端； 所述第二晶體管的控制端耦接于所述控制電壓，輸入端耦接于所述延時(shí)電路的第一輸 出立而，輸出纟而接地。4. 如權(quán)利要求2所述的延時(shí)電路，其特征在于，所述第二調(diào)節(jié)子單元包括： 第三晶體管和第四晶體管； 所述第三晶體管的控制端耦接于所述控制電壓，輸入端耦接于電源電壓，輸出端耦接 于所述延時(shí)電路的第二輸出端； 所述第四晶體管的控制端耦接于所述控制電壓，輸入端耦接于所述延時(shí)電路的第二輸 出立而，輸出纟而接地。5. 如權(quán)利要求1所述的延時(shí)電路，其特征在于，所述負(fù)載單元包括：第五晶體管和第六 晶體管； 所述第五晶體管的控制端耦接于所述延時(shí)電路的第二輸出端，輸入端耦接于電源電 壓，輸出端耦接于所述延時(shí)電路的第一輸出端； 所述第六晶體管的控制端耦接于所述延時(shí)電路的第一輸出端，輸入端耦接于電源電 壓，輸出端耦接于所述延時(shí)電路的第二輸出端。6. 如權(quán)利要求5所述的延時(shí)電路，其特征在于，所述負(fù)載單元還包括：第七晶體管和第 八晶體管； 所述第七晶體管的控制端耦接于所述延時(shí)電路的第二輸出端，輸入端接地，輸出端耦 接于所述延時(shí)電路的第一輸出端； 所述第八晶體管的控制端耦接于所述延時(shí)電路的第一輸出端，輸入端接地，輸出端耦 接于所述延時(shí)電路的第二輸出端。7. 如權(quán)利要求1所述的延時(shí)電路，其特征在于，所述放大單元包括：第九晶體管； 所述第九晶體管的控制端耦接于所述延時(shí)電路的第一輸入端，輸入端接地，輸出端耦 接于所述延時(shí)電路的第一輸出端。8. 如權(quán)利要求7所述的延時(shí)電路，其特征在于，所述放大單元還包括：第十晶體管； 所述第十晶體管的控制端耦接于所述延時(shí)電路的第二輸入端，輸入端接地，輸出端耦 接于所述延時(shí)電路的第二輸出端。9. 一種壓控振蕩器，其特征在于，包括至少兩個(gè)如權(quán)利要求1-8任一項(xiàng)所述的延時(shí)電 路；所述至少兩個(gè)延時(shí)電路首尾相連成正反饋。
【文檔編號(hào)】H03L7/08GK105827237SQ201510006052
【公開(kāi)日】2016年8月3日
【申請(qǐng)日】2015年1月6日
【發(fā)明人】賈海瓏, 陳先敏
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司