專利名稱：延遲鎖定環(huán)電路及其更新方法與該電路中的更新控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及半導(dǎo)體集成電路(IC，"integrated circuits")，并尤其涉及半導(dǎo) 體IC中的延遲鎖定環(huán)(DLL, "delay locked loop")電路。
背景技術(shù)：
包括在半導(dǎo)體IC裝置中的現(xiàn)有DLL電路被用來(lái)供應(yīng)內(nèi)部時(shí)鐘信號(hào)，該內(nèi)部時(shí)鐘信 號(hào)的相位比通過(guò)轉(zhuǎn)換外部時(shí)鐘信號(hào)而取得的參考時(shí)鐘信號(hào)的相位早預(yù)定時(shí)間。當(dāng)在半導(dǎo)體 IC中使用的內(nèi)部時(shí)鐘信號(hào)通過(guò)時(shí)鐘緩沖器及傳輸線來(lái)延遲以具有相對(duì)于外部時(shí)鐘信號(hào)的 相位差時(shí)，DLL電路被用來(lái)解決因?yàn)檩敵鰯?shù)據(jù)存取時(shí)間拉長(zhǎng)而造成的問(wèn)題。DLL電路將內(nèi)部 時(shí)鐘信號(hào)的相位控制在比外部時(shí)鐘信號(hào)的相位早預(yù)定時(shí)間，以便增加有效數(shù)據(jù)輸出間隔。
現(xiàn)有的DLL電路包括時(shí)鐘輸入緩沖器、延遲線、移位寄存器、時(shí)鐘驅(qū)動(dòng)器、復(fù)制物 延遲器、相位檢測(cè)器及更新控制裝置。相位檢測(cè)器比較自時(shí)鐘輸入緩沖器輸出的參考時(shí)鐘 信號(hào)的相位和自復(fù)制物延遲器輸出的反饋時(shí)鐘信號(hào)的相位。更新控制裝置把相位檢測(cè)器的 相位比較結(jié)果傳送至移位寄存器。當(dāng)裝置的速度增加時(shí)，相位比較檢測(cè)結(jié)果的變化增加，且 可能發(fā)生不正常的操作。更新控制裝置被提供用來(lái)防止不正常的操作。更新控制裝置累積 相位比較結(jié)果值。當(dāng)已累積的值達(dá)到預(yù)定值時(shí)，更新控制裝置控制由移位寄存器供應(yīng)至延 遲線來(lái)更新的延遲值。 現(xiàn)有的更新控制裝置使用低通濾波器來(lái)實(shí)現(xiàn)。即，當(dāng)相位比較檢測(cè)值把相同值保 持預(yù)定數(shù)量的周期時(shí)，更新控制裝置產(chǎn)生并傳送更新控制信號(hào)至移位寄存器。然而，此更新 控制裝置具有復(fù)雜的更新條件。例如當(dāng)更新控制裝置響應(yīng)于三個(gè)連續(xù)的相位比較檢測(cè)結(jié) 果值而動(dòng)作時(shí)，更新控制裝置可相對(duì)(O，O，O)或(l，l，l)值來(lái)產(chǎn)生正常更新控制信號(hào)，但當(dāng) (O，O，l)值重復(fù)時(shí)，不能產(chǎn)生更新控制信號(hào)。其后，使用更新控制裝置的更新操作是無(wú)效的， 且具有以上更新控制裝置的DLL電路是受限的，因?yàn)楦驴刂蒲b置不能精確地控制內(nèi)部時(shí) 鐘信號(hào)的相位。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例包括即使是在相位比較檢測(cè)結(jié)果值不規(guī)則變化期間仍能夠更精 確地控制內(nèi)部時(shí)鐘信號(hào)的相位的延遲鎖定環(huán)(DLL)電路、在DLL電路中的更新控制裝置及 DLL電路的更新方法。 根據(jù)本發(fā)明的一個(gè)實(shí)施例，延遲鎖定環(huán)(DLL)電路包括相位檢測(cè)單元，配置成比 較參考時(shí)鐘信號(hào)的相位與反饋時(shí)鐘信號(hào)的相位以產(chǎn)生相位檢測(cè)信號(hào)；更新控制裝置，配置 成響應(yīng)于參考時(shí)鐘信號(hào)、通過(guò)判定相位檢測(cè)信號(hào)的第一邏輯值的數(shù)目與第二邏輯值的數(shù)目 之間的差異來(lái)產(chǎn)生有效間隔信號(hào)及產(chǎn)生更新控制信號(hào)；及移位寄存器，配置成當(dāng)使能有效 間隔信號(hào)時(shí)，根據(jù)更新控制信號(hào)來(lái)更新供應(yīng)至延遲線的延遲值。 根據(jù)本發(fā)明的另一實(shí)施例，在DLL電路中的更新控制裝置包括切換部分，配置成 根據(jù)相位檢測(cè)信號(hào)選擇性地輸出參考時(shí)鐘信號(hào)作為第一計(jì)數(shù)控制時(shí)鐘信號(hào)及第二計(jì)數(shù)控制時(shí)鐘信號(hào)之一 ；第一計(jì)數(shù)部分，配置成響應(yīng)于第一計(jì)數(shù)控制時(shí)鐘信號(hào)而執(zhí)行計(jì)數(shù)操作并 產(chǎn)生具有一位或更多位的第一計(jì)數(shù)信號(hào)；第二計(jì)數(shù)部分，配置成響應(yīng)于第二計(jì)數(shù)控制時(shí)鐘 信號(hào)而執(zhí)行計(jì)數(shù)操作并產(chǎn)生具有一位或更多位的第二計(jì)數(shù)信號(hào)；及更新控制部分，配置成 比較第一計(jì)數(shù)信號(hào)的一位或更多位的位的邏輯值及第二計(jì)數(shù)信號(hào)的一位或更多位的位的 邏輯值，并根據(jù)比較的邏輯值與相位檢測(cè)信號(hào)來(lái)產(chǎn)生更新控制信號(hào)。 根據(jù)本發(fā)明的再一實(shí)施例，DLL電路的更新方法包括通過(guò)比較參考時(shí)鐘信號(hào)的 相位與反饋時(shí)鐘信號(hào)的相位來(lái)產(chǎn)生相位檢測(cè)信號(hào)；當(dāng)相位檢測(cè)信號(hào)的邏輯值具有第一邏輯 值的次數(shù)與相位檢測(cè)信號(hào)的邏輯值具有第二邏輯值的次數(shù)之間的差異等于或超過(guò)預(yù)定數(shù) 時(shí)，使能有效間隔信號(hào)；響應(yīng)于有效間隔信號(hào)，更新延遲線供應(yīng)至參考時(shí)鐘信號(hào)的延遲值； 及當(dāng)完成延遲值的更新時(shí)，將有效間隔信號(hào)禁止。 DLL電路、DLL電路中的更新控制裝置及DLL電路的更新方法判定相位比較檢測(cè)結(jié) 果值的數(shù)目的差異，并使用該結(jié)果作為更新條件，以通過(guò)放寬更新條件來(lái)執(zhí)行更有效的更 新。進(jìn)一步地，DLL電路、DLL電路中的更新控制裝置及DLL電路的更新方法通過(guò)判定
相位比較檢測(cè)結(jié)果值的邏輯值的數(shù)目的差異來(lái)控制更新，從而即使在相位比較檢測(cè)結(jié)果值
不規(guī)則變化的情況下也更精確地控制內(nèi)部時(shí)鐘信號(hào)的相位。 以下在章節(jié)"具體實(shí)施方式
"中描述這些及其它特征、方面及實(shí)施例。


在此結(jié)合附圖描述特征、方面及實(shí)施例，其中 圖1是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的示例性DLL電路的方塊圖； 圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的配置圖，其示出圖1所示的示例性更新控制裝
置；及 圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的配置圖，其示出圖2所示的示例性更新控制部 分。
具體實(shí)施例方式
圖1是根據(jù)一個(gè)實(shí)施例的示例性DLL電路的方塊圖。 如圖1所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例的DLL電路可包括時(shí)鐘輸入緩沖器10、延遲 線20、時(shí)鐘驅(qū)動(dòng)器30、延遲補(bǔ)償單元40、相位檢測(cè)單元50、更新控制裝置60及移位寄存器 70。 根據(jù)圖1所示的本發(fā)明的實(shí)施例，時(shí)鐘輸入緩沖器IO通過(guò)緩沖外部時(shí)鐘信號(hào) 'clk_ext'來(lái)產(chǎn)生參考時(shí)鐘信號(hào)'clk_ref'。延遲線20通過(guò)響應(yīng)于延遲控制信號(hào)'dlcnt' 而延遲參考時(shí)鐘信號(hào)'clk_ref'來(lái)產(chǎn)生延遲時(shí)鐘信號(hào)'clk_dly'。時(shí)鐘驅(qū)動(dòng)器30通過(guò)驅(qū)動(dòng) 延遲時(shí)鐘信號(hào)'clk—dly'來(lái)產(chǎn)生內(nèi)部時(shí)鐘信號(hào)'clk」nt'。延遲補(bǔ)償單元40通過(guò)按延遲值 把延遲時(shí)鐘信號(hào)'clk_dly'延遲來(lái)產(chǎn)生反饋時(shí)鐘信號(hào)'clk—fb'，該延遲值是通過(guò)模擬由在 延遲時(shí)鐘信號(hào)'clk_dly'的輸出路徑上設(shè)置的延遲元件所產(chǎn)生的延遲值來(lái)取得的。
如圖1所示，相位檢測(cè)單元50可通過(guò)比較反饋時(shí)鐘信號(hào)'clk_fb'的相位與參考 時(shí)鐘信號(hào)'clk_ref'的相位來(lái)產(chǎn)生相位檢測(cè)信號(hào)'phdet'。更新控制裝置60判定相位檢測(cè)信號(hào)'Phdet'的第一邏輯值的數(shù)目與第二邏輯值的數(shù)目之間的差異(即，邏輯值'0'與 邏輯值'1'的數(shù)目間的差異)，以便響應(yīng)于參考時(shí)鐘信號(hào)'clk_ref'而產(chǎn)生有效間隔信號(hào) 'vlitv'及更新控制信號(hào)'upcnt'。當(dāng)使能有效間隔信號(hào)'vlitv'時(shí)，移位寄存器70響應(yīng) 于更新控制信號(hào)'upcnt'而更新延遲控制信號(hào)'dlcnt'的邏輯值。 根據(jù)圖1所示的本發(fā)明的實(shí)施例，相位檢測(cè)單元50可通過(guò)檢測(cè)在參考時(shí)鐘信號(hào) 'clk_ref'的上升沿時(shí)的反饋時(shí)鐘信號(hào)'clk—fb'的電平來(lái)產(chǎn)生相位檢測(cè)信號(hào)'phdet'。因 此，相位檢測(cè)信號(hào)'phdet'以與參考時(shí)鐘信號(hào)'clk_ref'相同的頻率被更新。
其后，更新控制裝置60判定在參考時(shí)鐘信號(hào)'clk_ref'的每一上升沿時(shí)的相位 檢測(cè)信號(hào)'Phdet'的邏輯值，并計(jì)算相位檢測(cè)信號(hào)'phdet'的第一邏輯值的數(shù)目與第二 邏輯值的數(shù)目之間的差異。當(dāng)?shù)谝贿壿嬛档臄?shù)目超過(guò)第二邏輯值的數(shù)目預(yù)定數(shù)時(shí)，或者當(dāng) 第二邏輯值的數(shù)目超過(guò)第一邏輯值的數(shù)目預(yù)定數(shù)時(shí)，更新控制裝置60使能有效間隔信號(hào) 'vlitv'。進(jìn)一步地，在這種情況下，更新控制裝置60輸出相位檢測(cè)信號(hào)'phdet'作為更新 控制信號(hào)'upcnt'。 例如假設(shè)用來(lái)使能有效間隔信號(hào)'vlitv'的、在相位檢測(cè)信號(hào)'phdet'的第一邏 輯值的數(shù)目與第二邏輯值的數(shù)目之間的差異設(shè)定為16，則一旦第一邏輯值的數(shù)目超出第二 邏輯值的數(shù)目16時(shí)，更新控制裝置60使能有效間隔信號(hào)'vlitv'。進(jìn)一步地，由于相位檢 測(cè)信號(hào)'Phdet'的邏輯值在有效間隔信號(hào)'vlitv'被使能時(shí)為第一邏輯值，所以更新控制 裝置60傳送具有第一邏輯值的相位檢測(cè)信號(hào)'phdet'至移位寄存器70，作為更新控制信號(hào) 'upcnt'。 當(dāng)有效間隔信號(hào)'vlitv'被使能時(shí)，移位寄存器70可響應(yīng)于所傳送的更新控制
信號(hào)'upcnt'而改變延遲控制信號(hào)'dlcnt'的邏輯值。移位寄存器70完成延遲控制信號(hào)
'dlcnt'的邏輯值的改變后，接著使能更新標(biāo)志信號(hào)'upflg'。由此，本領(lǐng)域內(nèi)的技術(shù)人員
應(yīng)了解在半導(dǎo)體IC中的預(yù)定電路組件完成預(yù)定操作并使能標(biāo)志信號(hào)。 更新控制裝置60響應(yīng)于更新標(biāo)志信號(hào)'upflg'的使能而將有效間隔信號(hào)'vlitv'
禁止。在將有效間隔信號(hào)'vlitv'禁止后，移位寄存器70不受更新控制信號(hào)'upcnt'的影響。 圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的配置圖，其顯示圖1的示例性更新控制裝置。
如圖2所示，根據(jù)本發(fā)明的實(shí)施例，更新控制裝置60可包括切換部分610、第一 計(jì)數(shù)部分620、第二計(jì)數(shù)部分630及更新控制部分640。 切換部分610響應(yīng)于輸入于此的相位檢測(cè)信號(hào)'phdet'而選擇性地輸出參考時(shí)鐘 信號(hào)'clk—ref'，作為第一計(jì)數(shù)控制時(shí)鐘信號(hào)'clk_Cntl'和第二計(jì)數(shù)控制時(shí)鐘信號(hào)'clk_ cnt2'之一。第一計(jì)數(shù)部分620可通過(guò)響應(yīng)于第一計(jì)數(shù)控制時(shí)鐘信號(hào)'clk—cntl'而執(zhí)行計(jì) 數(shù)操作來(lái)產(chǎn)生n位第一計(jì)數(shù)信號(hào)'cntl〈l:n〉'，其中'n'是自然數(shù)。第二計(jì)數(shù)部分630可 通過(guò)響應(yīng)于第二計(jì)數(shù)控制時(shí)鐘信號(hào)'clk_cnt2'而執(zhí)行計(jì)數(shù)操作來(lái)產(chǎn)生n位第二計(jì)數(shù)信號(hào) 'cnt2〈l:n〉'。更新控制部分640在n位第一計(jì)數(shù)信號(hào)'cntl〈l:n〉'與n位第二計(jì)數(shù)信號(hào) 'cnt2〈l:n〉'之間比較每位的邏輯值，并響應(yīng)于邏輯值的比較結(jié)果和相位檢測(cè)信號(hào)'phdet' 而產(chǎn)生有效間隔信號(hào)'vlitv'及更新控制信號(hào)'upcnt'。 切換部分610根據(jù)相位檢測(cè)信號(hào)'phdet'的邏輯值來(lái)輸出參考時(shí)鐘信號(hào)'clk_ ref'作為第一計(jì)數(shù)控制時(shí)鐘信號(hào)'clk_cntl'和第二計(jì)數(shù)控制時(shí)鐘信號(hào)'clk_cnt2'之一。即，例如當(dāng)相位檢測(cè)信號(hào)'Phdet'具有第一邏輯值時(shí)，切換部分610可激活第一計(jì)數(shù)控制 時(shí)鐘信號(hào)'clk—cntl'，且當(dāng)相位檢測(cè)信號(hào)'phdet'具有第二邏輯值時(shí)，切換部分610可激活 第二計(jì)數(shù)控制時(shí)鐘信號(hào)'clk_cnt2'。 當(dāng)激活第一計(jì)數(shù)控制時(shí)鐘信號(hào)'clk_Cntl'時(shí)，第一計(jì)數(shù)部分620可通過(guò)執(zhí)行向上 計(jì)數(shù)(即，增量)操作來(lái)增加n位第一計(jì)數(shù)信號(hào)'cntl〈l:n〉'的邏輯值。當(dāng)激活第二計(jì)數(shù) 控制時(shí)鐘信號(hào)'clk_cnt2'時(shí)，第二計(jì)數(shù)部分630可通過(guò)執(zhí)行向上計(jì)數(shù)(增量)操作來(lái)增加 n位第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉'的邏輯值。因此，第一計(jì)數(shù)部分620和第二計(jì)數(shù)部分630的 每一個(gè)都通過(guò)使用向上計(jì)數(shù)器(即，漸增地增加值的計(jì)數(shù)器)來(lái)實(shí)施。向上計(jì)數(shù)器在被激 活時(shí)每次增加邏輯值'1'。當(dāng)向上計(jì)數(shù)器在邏輯值達(dá)到最大值后將邏輯值增加'1'時(shí)，向上 計(jì)數(shù)器配置成在將輸出值轉(zhuǎn)換成最小值后再次連續(xù)地執(zhí)行計(jì)數(shù)操作。
在此，n位第一計(jì)數(shù)信號(hào)'cntl〈l:n〉'及n位第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉'優(yōu)選初始 設(shè)定為彼此不同的值。例如當(dāng)位數(shù)'n'為5時(shí)，n位第一計(jì)數(shù)信號(hào)'cntl〈l:n〉'初始可設(shè) 定在(l，O，O，O，O)且n位第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉'初始可設(shè)定在(0，0，0，0，0)。更新控制 部分640判定n位第一計(jì)數(shù)信號(hào)'cntl〈l:n〉'的邏輯值與n位第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉' 的邏輯值是否彼此相等。當(dāng)?shù)谝挥?jì)數(shù)信號(hào)'cntl〈l:n〉'和第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉'具有 相等的邏輯值時(shí)，意味著第一計(jì)數(shù)部分620和第二計(jì)數(shù)部分630中的一個(gè)已經(jīng)比另一個(gè)多 執(zhí)行了 16次向上計(jì)數(shù)操作。因此，在此時(shí)，更新控制部分640使能有效間隔信號(hào)'vlitv'。 應(yīng)了解，盡管用來(lái)使能有效間隔信號(hào)'vlitv'的、在相位檢測(cè)信號(hào)'phdet'的第一邏輯值的 數(shù)目與第二邏輯值的數(shù)目之間的差異被設(shè)定為16，但是本發(fā)明不限于此種方式，將數(shù)目設(shè) 定在16僅作示例之用。 更新控制部分640通過(guò)使用參考時(shí)鐘信號(hào)'clk_ref'來(lái)閂鎖相位檢測(cè)信號(hào) 'phdet'。當(dāng)?shù)谝挥?jì)數(shù)信號(hào)'cntl〈l:n〉'和第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉'的每一個(gè)經(jīng)判定為 具有相同邏輯值時(shí)，更新控制部分640輸出閂鎖的相位檢測(cè)信號(hào)'phdet'作為更新控制信 號(hào)'upcnt'。由于輸入至更新控制部分640中的相位檢測(cè)信號(hào)'phdet'的最后值使得第一 計(jì)數(shù)信號(hào)'cntl〈l:n〉'與第二計(jì)數(shù)信號(hào)'cnt2〈1 :n〉'的邏輯值相等，因此顯然，相位檢測(cè)信 號(hào)'phdet'此時(shí)的邏輯值比其它邏輯值多輸入16次。 其后，更新控制部分640響應(yīng)于自移位寄存器70傳送的更新標(biāo)志信號(hào)'upf lg'而 將有效間隔信號(hào)'vlitv'禁止。 圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的配置圖，其示出了圖2所示的示例性更新控制 部分。 如圖3所示，根據(jù)本發(fā)明的實(shí)施例，更新控制部分640可包括邏輯值判定部642、 第一閂鎖部644及第二閂鎖部646。 根據(jù)如圖3所示的本發(fā)明的一個(gè)實(shí)施例，邏輯值判定部642通過(guò)在n位第一計(jì)數(shù) 信號(hào)'cntl〈l:n〉'與n位第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉'之間比較每位的邏輯值來(lái)產(chǎn)生邏輯值 判定信號(hào)'lvdtg，。邏輯值判定部642可包括n個(gè)異或門XNR1至XNRn、與非(NAND)門ND 及反相器IV。 n個(gè)異或門XNR1至XNRn中的每一個(gè)接收n位第一計(jì)數(shù)信號(hào)'cntl〈l:n〉'的一位 及n位第二計(jì)數(shù)信號(hào)'cnt2〈1 :n〉'的對(duì)應(yīng)位。NAND門ND接收n個(gè)異或門XNR1至XNRn中 每一個(gè)的輸出信號(hào)。根據(jù)本發(fā)明的一個(gè)實(shí)施例，反相器IV接收NAND門ND的輸出信號(hào)并輸出邏輯值判定信號(hào)'lvdtg'。 第一閂鎖部644可響應(yīng)于參考時(shí)鐘信號(hào)'clk_ref'而閂鎖相位檢測(cè)信號(hào)'phdet'，并可以響應(yīng)于邏輯值判定信號(hào)'lvdtg'而再閂鎖已閂鎖的相位檢測(cè)信號(hào)'phdet'，以輸出更新控制信號(hào)'upcnt'。如圖3所示，第一閂鎖部644可包括第一觸發(fā)器(flip-flop)FF1及第二觸發(fā)器FF2。 根據(jù)圖3所示的本發(fā)明的實(shí)施例，第一觸發(fā)器FFl響應(yīng)于參考時(shí)鐘信號(hào)'clk—ref'而閂鎖相位檢測(cè)信號(hào)'phdet'，且第二觸發(fā)器FF2響應(yīng)于邏輯值判定信號(hào)'lvdtg'而閂鎖第一觸發(fā)器FF1的輸出信號(hào)，以輸出更新控制信號(hào)'upcnt'。 如圖3所示，第二閂鎖部646可以響應(yīng)于邏輯值判定信號(hào)'lvdtg'而閂鎖外部供應(yīng)電壓VDD來(lái)輸出有效間隔信號(hào)'vlitv'。第二閂鎖部646可包括第三觸發(fā)器FF3，其響應(yīng)于更新標(biāo)志信號(hào)'upflg'而復(fù)位，第三觸發(fā)器FF3響應(yīng)于邏輯值判定信號(hào)'lvdtg'而閂鎖外部供應(yīng)電壓VDD來(lái)輸出有效間隔信號(hào)'vlitv'。 根據(jù)圖3所示的配置，當(dāng)n位第一計(jì)數(shù)信號(hào)'cntl〈1 :n〉'和n位第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉'具有彼此相同的邏輯值時(shí)，邏輯值判定信號(hào)'lvdtg'被使能。當(dāng)n位第一計(jì)數(shù)信號(hào)'cntl〈l:n〉'和n位第二計(jì)數(shù)信號(hào)'cnt2〈l:n〉'具有相同的邏輯值時(shí)，第一閂鎖部644的第二觸發(fā)器FF2再閂鎖已閂鎖在第一觸發(fā)器FF1中的相位檢測(cè)信號(hào)'phdet'，并輸出更新控制信號(hào)'upcnt'。進(jìn)一步地，第二閂鎖部646的第三觸發(fā)器FF3可通過(guò)閂鎖外部供應(yīng)電壓VDD來(lái)使能有效間隔信號(hào)'vlitv'。其后，當(dāng)更新標(biāo)志信號(hào)'upflg'被使能時(shí)，第三觸發(fā)器FF3復(fù)位并將有效間隔信號(hào)'vlitv'禁止。 如上所述，根據(jù)本發(fā)明的實(shí)施例，DLL電路中的更新控制裝置配置成判定相位檢測(cè)信號(hào)具有第一邏輯值的次數(shù)和相位檢測(cè)信號(hào)具有第二邏輯值的次數(shù)中的任一個(gè)是否超出另一個(gè)，且當(dāng)兩個(gè)邏輯值之間的差異達(dá)到預(yù)定閾值時(shí)，使能有效間隔信號(hào)及更新控制信號(hào)。通過(guò)此方法，通過(guò)累積相位比較結(jié)果值并使用該比較結(jié)果值來(lái)執(zhí)行更新，根據(jù)本發(fā)明的一個(gè)實(shí)施例的DLL電路以相比相關(guān)技術(shù)而言顯著寬松的更新條件來(lái)操作。因而，本發(fā)明的DLL電路執(zhí)行更有效的更新并更精確地控制內(nèi)部時(shí)鐘信號(hào)的相位。 盡管以上已描述某些實(shí)施例，但是本領(lǐng)域技術(shù)人員應(yīng)了解所描述的實(shí)施例僅作為
范例之用。因此，在此描述的裝置不應(yīng)受限于所描述的實(shí)施例。而是，在此描述的裝置應(yīng)僅
受限于在結(jié)合以上說(shuō)明及附圖時(shí)的所附權(quán)利要求。主要元件符號(hào)說(shuō)明
10時(shí)鐘輸入緩沖器 20延遲線 30時(shí)鐘驅(qū)動(dòng)器 40延遲補(bǔ)償單元 50相位檢測(cè)單元 60更新控制裝置 70移位寄存器 610切換部分 620第一計(jì)數(shù)部分 630第二計(jì)數(shù)部分
640更新控制部分 642邏輯值判定部 644第一閂鎖部 646第二閂鎖部。
權(quán)利要求
一種延遲鎖定環(huán)電路，包括相位檢測(cè)單元，配置成比較參考時(shí)鐘信號(hào)的相位與反饋時(shí)鐘信號(hào)的相位，以便產(chǎn)生相位檢測(cè)信號(hào)；更新控制裝置，配置成響應(yīng)于參考時(shí)鐘信號(hào)、通過(guò)判定相位檢測(cè)信號(hào)的第一邏輯值的數(shù)目與第二邏輯值的數(shù)目之間的差異來(lái)產(chǎn)生有效間隔信號(hào)及產(chǎn)生更新控制信號(hào)；及移位寄存器，配置成當(dāng)有效間隔信號(hào)被使能時(shí)根據(jù)更新控制信號(hào)來(lái)更新供應(yīng)至延遲線的延遲值。
2. 權(quán)利要求l的延遲鎖定環(huán)電路，其中更新控制裝置配置成判定參考時(shí)鐘信號(hào)的每一 周期中相位檢測(cè)信號(hào)的邏輯值，并且當(dāng)?shù)谝贿壿嬛档臄?shù)目和第二邏輯值的數(shù)目中的一個(gè)相 比另一個(gè)超出預(yù)定數(shù)時(shí)使能有效間隔信號(hào)，以便輸出相位檢測(cè)信號(hào)作為更新控制信號(hào)。
3. 如權(quán)利要求1或2的延遲鎖定環(huán)電路，其中移位寄存器配置成當(dāng)有效間隔信號(hào)被使 能時(shí)響應(yīng)于更新控制信號(hào)而更新延遲值，并在完成更新后使能更新標(biāo)志信號(hào)。
4. 如權(quán)利要求3的延遲鎖定環(huán)電路，其中更新控制裝置配置成當(dāng)更新標(biāo)志信號(hào)被使能 時(shí)將有效間隔信號(hào)禁止。
5. 如權(quán)利要求4的延遲鎖定環(huán)電路，其中更新控制裝置包括切換部分，配置成根據(jù)相位檢測(cè)信號(hào)來(lái)選擇性地輸出參考時(shí)鐘信號(hào)作為第一計(jì)數(shù)控制 時(shí)鐘信號(hào)和第二計(jì)數(shù)控制時(shí)鐘信號(hào)之一；第一計(jì)數(shù)部分，配置成響應(yīng)于第一計(jì)數(shù)控制時(shí)鐘信號(hào)而執(zhí)行計(jì)數(shù)操作，并產(chǎn)生具有一 位或更多位的第一計(jì)數(shù)信號(hào)；第二計(jì)數(shù)部分，配置成響應(yīng)于第二計(jì)數(shù)控制時(shí)鐘信號(hào)而執(zhí)行計(jì)數(shù)操作，并產(chǎn)生具有一 位或更多位的第二計(jì)數(shù)信號(hào)；以及更新控制部分，配置成比較第一計(jì)數(shù)信號(hào)的所述一位或更多位的位的邏輯值與第二計(jì) 數(shù)信號(hào)的所述一位或更多位的位的邏輯值，響應(yīng)于比較的邏輯值和相位檢測(cè)信號(hào)來(lái)產(chǎn)生有 效間隔信號(hào)及更新控制信號(hào)，以及當(dāng)更新標(biāo)志信號(hào)被使能時(shí)將有效間隔信號(hào)禁止。
6. 如權(quán)利要求5的延遲鎖定環(huán)電路，其中第一計(jì)數(shù)部分及第二計(jì)數(shù)部分的每一個(gè)包括 向上計(jì)數(shù)器，且第一計(jì)數(shù)信號(hào)及第二計(jì)數(shù)信號(hào)初始設(shè)定成不同值。
7. 如權(quán)利要求5的延遲鎖定環(huán)電路，其中更新控制部分配置成響應(yīng)于參考時(shí)鐘信號(hào)而 閂鎖相位檢測(cè)信號(hào)，當(dāng)?shù)谝挥?jì)數(shù)信號(hào)的邏輯值與第二計(jì)數(shù)信號(hào)的邏輯值經(jīng)判定為彼此相等 時(shí)使能有效間隔信號(hào)，并輸出已閂鎖的相位檢測(cè)信號(hào)作為更新控制信號(hào)。
8. 如權(quán)利要求7的延遲鎖定環(huán)電路，其中更新控制部分包括邏輯值判定部，配置成通過(guò)比較第一計(jì)數(shù)信號(hào)和第二計(jì)數(shù)信號(hào)中每一個(gè)的所述一位或 更多位的每位的邏輯值來(lái)產(chǎn)生邏輯值判定信號(hào)；第一閂鎖部，配置成響應(yīng)于參考時(shí)鐘信號(hào)而閂鎖相位檢測(cè)信號(hào)，并響應(yīng)于邏輯值判定 信號(hào)而再閂鎖已閂鎖的相位檢測(cè)信號(hào)，以便輸出更新控制信號(hào)；及第二閂鎖部，配置成響應(yīng)于邏輯值判定信號(hào)而閂鎖外部供應(yīng)電壓以便輸出有效間隔信 號(hào)，并響應(yīng)于更新標(biāo)志信號(hào)而將有效間隔信號(hào)禁止。
9. 如權(quán)利要求1的延遲鎖定環(huán)電路，還包括時(shí)鐘輸入緩沖器，配置成緩沖外部時(shí)鐘信號(hào)以產(chǎn)生參考時(shí)鐘信號(hào)，并傳送參考時(shí)鐘信 號(hào)至所述延遲線；時(shí)鐘驅(qū)動(dòng)器，配置成通過(guò)驅(qū)動(dòng)自所述延遲線輸出的時(shí)鐘信號(hào)來(lái)產(chǎn)生內(nèi)部時(shí)鐘信號(hào)；及 延遲補(bǔ)償單元，配置成通過(guò)按延遲值延遲從所述延遲線輸出的時(shí)鐘信號(hào)來(lái)產(chǎn)生反饋時(shí)鐘信號(hào)，該延遲值是通過(guò)模擬由在延遲時(shí)鐘信號(hào)的輸出路徑上設(shè)置的延遲元件所延遲的延遲值而取得的。
10. —種在延遲鎖定環(huán)電路中的更新控制裝置，包括切換部分，配置成根據(jù)相位檢測(cè)信號(hào)來(lái)選擇性地輸出參考時(shí)鐘信號(hào)作為第一計(jì)數(shù)控制 時(shí)鐘信號(hào)和第二計(jì)數(shù)控制時(shí)鐘信號(hào)之一；第一計(jì)數(shù)部分，配置成響應(yīng)于第一計(jì)數(shù)控制時(shí)鐘信號(hào)而執(zhí)行計(jì)數(shù)操作，并產(chǎn)生具有一 位或更多位的第一計(jì)數(shù)信號(hào)；第二計(jì)數(shù)部分，其配置成響應(yīng)于第二計(jì)數(shù)控制時(shí)鐘信號(hào)而執(zhí)行計(jì)數(shù)操作，并產(chǎn)生具有 一位或更多位的第二計(jì)數(shù)信號(hào)；及更新控制部分，配置成比較第一計(jì)數(shù)信號(hào)的所述一位或更多位的位的邏輯值和第二計(jì) 數(shù)信號(hào)的所述一位或更多位的位的邏輯值，并根據(jù)已比較的邏輯值與相位檢測(cè)信號(hào)來(lái)產(chǎn)生 更新控制信號(hào)。
11. 如權(quán)利要求10的更新控制裝置，其中第一計(jì)數(shù)部分及第二計(jì)數(shù)部分的每一個(gè)實(shí)施 為包括向上計(jì)數(shù)器，且第一計(jì)數(shù)信號(hào)及第二計(jì)數(shù)信號(hào)初始設(shè)定成不同值。
12. 如權(quán)利要求10的更新控制裝置，其中更新控制部分配置成響應(yīng)于參考時(shí)鐘信號(hào)而 閂鎖相位檢測(cè)信號(hào)，且當(dāng)判定第一計(jì)數(shù)信號(hào)的邏輯值與第二計(jì)數(shù)信號(hào)的邏輯值的每一個(gè)相 等時(shí)，輸出已閂鎖的相位檢測(cè)信號(hào)作為更新控制信號(hào)。
13. 如權(quán)利要求12的更新控制裝置，其中更新控制部分包括邏輯值判定部，配置成通過(guò)比較第一計(jì)數(shù)信號(hào)和第二計(jì)數(shù)信號(hào)中每一個(gè)的所述一位或 更多位的每位的邏輯值來(lái)產(chǎn)生邏輯值判定信號(hào)；及閂鎖部，配置成響應(yīng)于參考時(shí)鐘信號(hào)而閂鎖相位檢測(cè)信號(hào)，并響應(yīng)于邏輯值判定信號(hào) 而再閂鎖已閂鎖的相位檢測(cè)信號(hào)，以便輸出更新控制信號(hào)。
14. 一種延遲鎖定環(huán)電路的更新方法，包括通過(guò)比較參考時(shí)鐘信號(hào)的相位與反饋時(shí)鐘信號(hào)的相位來(lái)產(chǎn)生相位檢測(cè)信號(hào)； 當(dāng)相位檢測(cè)信號(hào)的邏輯值具有第一邏輯值的次數(shù)與相位檢測(cè)信號(hào)的邏輯值具有第二 邏輯值的次數(shù)之間的差異等于或超過(guò)預(yù)定數(shù)時(shí)，使能有效間隔信號(hào)；響應(yīng)于有效間隔信號(hào)，更新延遲線供應(yīng)至參考時(shí)鐘信號(hào)的延遲值；及 當(dāng)完成延遲值的更新時(shí)，將有效間隔信號(hào)禁止。
15. 如權(quán)利要求14的更新方法，其中使能有效間隔信號(hào)包括 對(duì)于參考時(shí)鐘信號(hào)的每一周期，判定相位檢測(cè)信號(hào)的邏輯值；及當(dāng)邏輯值具有第一邏輯值的次數(shù)和邏輯值具有第二邏輯值的次數(shù)中的一個(gè)相比另一 個(gè)超出預(yù)定數(shù)時(shí)，使能有效間隔信號(hào)。
16. 如權(quán)利要求15的更新方法，其中使能有效間隔信號(hào)包括根據(jù)相位檢測(cè)信號(hào)來(lái)選擇性地輸出參考時(shí)鐘信號(hào)作為第一計(jì)數(shù)控制時(shí)鐘信號(hào)及第二 計(jì)數(shù)控制時(shí)鐘信號(hào)之一；通過(guò)響應(yīng)于第一計(jì)數(shù)控制時(shí)鐘信號(hào)執(zhí)行計(jì)數(shù)操作來(lái)產(chǎn)生具有多個(gè)位的第一計(jì)數(shù)信號(hào)， 并通過(guò)響應(yīng)于第二計(jì)數(shù)控制時(shí)鐘信號(hào)執(zhí)行計(jì)數(shù)操作來(lái)產(chǎn)生具有多個(gè)位的第二計(jì)數(shù)信號(hào)；及比較第一計(jì)數(shù)信號(hào)的每一位的邏輯值與第二計(jì)數(shù)信號(hào)的對(duì)應(yīng)位的邏輯值，并響應(yīng)于已 比較的邏輯值及相位檢測(cè)信號(hào)而產(chǎn)生有效間隔信號(hào)。
17.如權(quán)利要求14的更新方法，還包括 在產(chǎn)生相位檢測(cè)信號(hào)前，通過(guò)緩沖外部時(shí)鐘信號(hào)來(lái)產(chǎn)生參考時(shí)鐘信號(hào)，并傳送參考時(shí)鐘信號(hào)至所述延遲線；及 通過(guò)按延遲值延遲從所述延遲線輸出的時(shí)鐘信號(hào)來(lái)產(chǎn)生反饋時(shí)鐘信號(hào)，該延遲值是通過(guò)模擬由在從延遲線輸出的時(shí)鐘信號(hào)的輸出路徑上設(shè)置的延遲元件所延遲的延遲值而取得的。
全文摘要
公開(kāi)了一種延遲鎖定環(huán)(DLL，“delay locked loop”)電路及其更新方法與該電路中的更新控制裝置。該延遲鎖定環(huán)電路包括相位檢測(cè)單元，其配置成通過(guò)比較參考時(shí)鐘信號(hào)的相位與反饋時(shí)鐘信號(hào)的相位來(lái)產(chǎn)生相位檢測(cè)信號(hào)。更新控制裝置配置成通過(guò)判定相位檢測(cè)信號(hào)的第一邏輯值的數(shù)目及第二邏輯值的數(shù)目之間的差異來(lái)產(chǎn)生有效間隔信號(hào)及更新控制信號(hào)以響應(yīng)參考時(shí)鐘信號(hào)。當(dāng)使能有效間隔信號(hào)時(shí)，移位寄存器配置成更新賦予延遲線的延遲值以響應(yīng)更新控制信號(hào)。
文檔編號(hào)H03L7/08GK101741378SQ20091016816
公開(kāi)日2010年6月16日 申請(qǐng)日期2009年9月1日 優(yōu)先權(quán)日2008年11月11日
發(fā)明者吳益秀, 宋喜雄, 崔海郎, 張?jiān)跁F, 樸昌根, 李智王, 金亨洙, 金龍珠, 韓成宇, 黃泰鎮(zhèn) 申請(qǐng)人:海力士半導(dǎo)體有限公司