專利名稱：：一種應用于開關電容電路的雙自舉開關的制作方法
技術(shù)領域：
：本發(fā)明屬于數(shù)?；旌闲盘柤呻娐?br>技術(shù)領域：
，具體涉及一種應用于低電源電壓開關電容電路的雙自舉開關。該雙自舉開關可用于由開關電容實現(xiàn)的模數(shù)轉(zhuǎn)換器、濾波器等電路。背條技術(shù)由于開關電容電路便于實現(xiàn)單位增益緩沖、單位增益采樣、同相放大、積分器、共模反饋等電路，因此開關電容電路自發(fā)明以來，一直得到廣泛應用并且不斷改進和發(fā)展。許多ADC(analogtodigitalconverter,模數(shù)轉(zhuǎn)換器)、濾波器都采用了開關電容電路的實現(xiàn)方式。開關電容電路中理想開關導通電阻為零，截止電阻為無窮大。用MOS工藝實現(xiàn)的MOS開關導通時電阻不為零，截止時電阻不為無窮大，MOS開關的寄生電容會影響其高頻特性，加在MOS開關柵極的時鐘電壓變化時會出現(xiàn)電荷注入和時鐘潰通等現(xiàn)象。MOS開關的這些特性嚴重影響著開關電容電路的性能。隨著工藝尺寸的不斷減小，電源電壓不斷降低，然而MOS管的閾值電壓卻沒有隨著電源電壓按比例下降。MOS開關只有在柵源電壓大于其閾值電壓的情況下才能導通，因此低電源電壓下如何得到一個導通電阻小、線性度高的開關成為一個問題。自舉開關的提出很好的解決了這個導通電阻的阻值和線性度的問題，通常的開關電容電路在對于開關要求較高的地方都采用了自舉開關。本發(fā)明致力于實現(xiàn)一種比傳統(tǒng)的自舉開關有更小導通電阻和更高的線性度的開關。
發(fā)明內(nèi)容本發(fā)明的目的是設計一種用于開關電容電路的雙自舉開關，要求其比傳統(tǒng)的自舉開關有更小的導通阻抗，更高的線性度。本發(fā)明設計的雙自舉開關，其結(jié)構(gòu)如圖l所示，相對于傳統(tǒng)的自舉開關(如圖2所示)增加了由MOS管Mll、M12、M13和自舉電容C2組成的自舉支路。本電路可用CM0S、BiCM0S等工藝實現(xiàn)。出于可靠性考慮，本電路主要適用于電源電壓低于工藝典型電源電壓的情況，比如0.9V電源電壓下0.18^^工藝電路，1.2V電源電壓下0.25^w工藝電路。用做開關的MOS管工作在深線性區(qū)(也稱深三極管區(qū))，這時MOS管滿足條件<formula>formulaseeoriginaldocumentpage4</formula>其中^為MOS管的源漏電壓，^為M0S管的柵源電壓，^為M0S管的闞值電壓，稱為為MOS管的過驅(qū)動電壓。這時MOS管近似可以等效為一個電阻，其阻值i^約為<formula>formulaseeoriginaldocumentpage4</formula>其中P為MOS管載流子遷移率，(^為單位面積柵氧化層電容，『/Z為M0S管寬長比。對于一個用MOS管做開關實現(xiàn)的簡單開關電容采樣網(wǎng)絡，如圖3所示。導通時間常數(shù)約為<formula>formulaseeoriginaldocumentpage4</formula>其中C，為采樣電容。對于圖3所示采樣網(wǎng)絡，及M的大小將會影響丌關的-3d5帶寬，限制輸入信號的帶寬范圍，及。的線性度將影響采樣的失真誤差。為此應該盡量減小導通電阻/L，增大采樣帶寬，同時盡量增加《的線性度來減小釆樣過程的失真誤差。根據(jù)及^的表達式(2)，在其中MOS管載流子遷移率A和單位面積柵氧化層電容CM不變的情況下，增加MOS開關寬長比W/丄和M0S管的過驅(qū)動電壓^-^可以減小導通電阻阻值。由于增加MOS開關寬長比『/丄會增大MOS開關的各個寄生電容，影響高頻特性，因此增加M0S開關寬長比『/1的效果是有限的?！ā、『/￡的非線性很小，可以忽略。M0S管的源極電壓為輸入電壓隨著輸入變化而變化，柵極電壓如果為恒定值(比如電源電壓VDD)，則^,將會隨著輸入信號而變化。忽略襯偏效應，認為閾值電壓^為常數(shù)，則^，的變化會引起導通電阻的變化并使采樣網(wǎng)絡線性度降低。傳統(tǒng)的自舉開關解決了^,隨著輸入信號而變化的問題，如圖2所示。其連接關系如下M0S管Ml、M2的源極分別接電源電壓和地，漏極分別接電容Cl的上下極板節(jié)點2和節(jié)點1,柵極分別接節(jié)點G和時鐘CKN。M0S管M3、M4以了類似反相器方式連接，即M0S管M3、M4的源端分別接到電源電壓和節(jié)點1,柵極都接到時鐘CK,漏極相接，稱為節(jié)點3。M0S管M5的源極、柵極、漏極分別接到節(jié)點2、節(jié)點3、節(jié)點G。M0S管M6的源極、柵極、漏極分別接到節(jié)點1節(jié)點G,節(jié)點3。M0S管M7、M8的源極和M0S管M10的漏極接在一起，稱為節(jié)點4。M0S管M7的柵極、漏極分別接到電源電壓和節(jié)點G。M0S管M8的柵極、漏極分別接到電源電壓和電源電壓。MOS管MIO的柵極、源極分別接到時鐘CKN和地電壓。MOS管M9的源極、柵極、漏極分別接到節(jié)點l、節(jié)點G和信號輸入節(jié)點。開關MOS管Ms的源極、漏極分別接輸入、輸出信號，柵極接節(jié)點G。在圖2中，CK、CKN表示反相時鐘。時鐘CK為低電平時，時鐘CKN為高電平。MOS管M2、M10導通，MOS管M8截至，M7導通，使得MOS管Ml也導通。電路通過MOS管Ml和M2對電容Cl充電，使得電容Cl兩端的電壓接近電源電壓VDD，從而在電容Cl上存儲了FDDxC,的電量。當時鐘CK從低變高時，時鐘CKN變?yōu)榈碗娖?。MOS管M2、M10截止，MOS管M8導通，M7導通，電源通過M0S管M7、M8對結(jié)點G的對地寄生電容充電，使得結(jié)點G電壓升高，M0S管M1截止，M5、M9導通。輸入信號通過MOS管M9抬升電容Cl下極板電壓直到其值等于輸入電壓Vin。由于電容Cl上存儲的電荷在時鐘CK變化過程中沒有放電回路，存儲在其上的電荷保持不變，電容Cl上極板的電壓就會同步上升，直到其值等于KDZ)+Ww，開關管M.，柵源電壓為電源電壓VDD。根據(jù)式(2)，此時導通電阻為(4)<formula>formulaseeoriginaldocumentpage5</formula>在不考慮溝道長度調(diào)制效應的情況下，導通電阻為常數(shù)，線性度很好。本設計的基本思路如圖1所示，主要改進是增加了一個自舉支路，進一步提高了開關管的柵源電壓，減小了導通電阻，提高了線性度。其連接關系如下保持圖l所示的傳統(tǒng)自舉開關的連接方式不變。增加了MOS管Mll、M12、M13和電容C2。M0S管M11的漏極、柵極、源極分別接到電容C2的電極板、時鐘CKN和地電壓。MOS管M12的漏極與電容C2的上極板相接，成為節(jié)點5，柵極、源極分別接到節(jié)點G和電源電壓。MOS管M13的漏極、柵極、源極分別接到節(jié)點5、節(jié)點G和節(jié)點1。圖1中時鐘CK為低電平時，時鐘CKN為高電平。MOS管M2、MIO、Mil導通，MOS管M8截至，M7導通，使得M0S管M1、M12也導通。電路通過M0S管M1、M2和M11、M12分別對電容C1、C2充電，使得電容C1、C2兩端的電壓都接近電源電壓VDD，從而在電容C1、C2上都存儲了KDZ)xC,的電量。當時鐘CK從低變高時，時鐘CKN變?yōu)榈碗娖?。M0S管M2、MIO、Mll截止，M0S管M8導通，M7導通，電源通過M0S管M7、M8對結(jié)點G的對地寄生電容充電，使得結(jié)點G電壓升高，MOS管Ml、M12截止，M13導通，使得電容C2的上極板接到電容C1的下極板，電容C1、C2串聯(lián)，M5、M9導通。輸入信號通過MOS管M9抬升電容Cl下極板電壓直到其值等于輸入電壓Vin。由于電容C1、C2上存儲的電荷在時鐘CK變化過程中沒有放電回路，存儲在其上的電荷保持不變，電容C1上極板的電壓就會同步上升，直到其值等于2FDZ)+W",開關管M.、柵源電壓為電源電壓2VDD。根據(jù)式(2)，此時導通電阻為<formula>formulaseeoriginaldocumentpage6</formula>(5)及=_^_比較式(4)和式(5)，可以看出雙自舉開關的導通電阻小于傳統(tǒng)的自舉開關，因此對于相同的采樣電路由更小的時間常數(shù)，更快的采樣速度，可以采樣更高頻的信號。由于閾值電壓^引起的電壓變化，可以看出這種變化引起導通電阻的變化在傳統(tǒng)自舉開關中更大，也就是說本發(fā)明提出的雙自舉開關有更好的線性度。圖l雙自舉開關電路圖。圖2傳統(tǒng)自舉開關電路圖。圖3采樣網(wǎng)絡示意圖。圖4差分采樣電路圖。圖5差分采樣瞬態(tài)仿真圖。其中輸入信號為差分正弦信號，頻率為1.2231MHz，峰峰值為1.2V。圖6兩種開關采樣結(jié)果頻譜分析圖，(a)傳統(tǒng)開關采樣結(jié)果頻譜圖，(b)雙自舉開關采樣結(jié)果頻譜圖。圖7兩種開關動態(tài)特性與輸入頻率關系圖。(a)兩種開關SNR與輸入頻率關系圖，(b)兩種開關SFDR與輸入頻率關系圖，(c)兩種開關SNDR與輸入頻率關系圖，(d)兩種開關ENOB與輸入頻率關系圖。具體實施例方式將本發(fā)明提出的雙自舉開關作為采樣開關應用于一個負載為lpF的差分采樣電路進行仿真，如圖4所示。采用0.18^^CMOS工藝，仿真工具為Hspice，電源電壓0.9V,TT工藝角，溫度25"C。輸入信號是峰峰值為0.6V,以0.45V為共模點，頻率為1.2331MHz的差分信號，釆樣信號頻率為5MHz。瞬態(tài)仿真波形圖如圖5所示，可以看出開關管的輸出端很好的采樣了輸入端的信號。將本發(fā)明提出的雙自舉開關和傳統(tǒng)自舉開關分別作為采樣開關應用于圖4所示差分采樣電路進行仿真，仿真條件、輸入信號和采樣信號保持不變。雙自舉開關和傳統(tǒng)開關相對應的MOS管取相同的尺寸，雙自舉開關中兩個電容值均為傳統(tǒng)自舉丌關的一半，雙自舉開關中增加的自舉支路中M0S管尺寸與原有的自舉支路M0S管尺寸相同。對兩種開關采樣結(jié)果做4096點的FFT(fastFouriertransformation,快速傅立葉變換)得到輸出頻譜，如圖6所示。可以看出本發(fā)明提出的雙自舉開關的SNR(signaltonoiserate,信噪比)和傳統(tǒng)自舉開關相比低了約6dB，噪聲特性比傳統(tǒng)自舉開關差了約lbit;本發(fā)明提出的雙自舉開關的SFDR(spuriousfreedynamicrange,無雜散動態(tài)范圍)為123.4dB,比傳統(tǒng)的自舉開關的96.5dB高了約27dB,說明本發(fā)明提出的雙自舉開關比傳統(tǒng)的自舉開關有更好的線性度，符合前面的理論分析。在噪聲和諧波的綜合作用下，本發(fā)明的雙自舉開關的SNDR(signaltodistortionandnoiserate,信噪失真比)比傳統(tǒng)自舉開關高了16.7dB，即EN0B(efficientrmmberofbit,有效位數(shù))高了2.8位。兩種開關的頻譜仿真結(jié)果比較如表1所示。<table>tableseeoriginaldocumentpage7</column></row><table>在其他條件不變的情況下，改變輸入信號的頻率，重復上述實施過程可以得到兩種開關動態(tài)特性與輸入頻率之間的關系圖，如圖7所示。權(quán)利要求1.一種應用于開關電容電路的雙自舉開關，其特征在于由13個MOS管和2個電容組成，其中第一MOS管(M1)、第二MOS管(M2)的源極分別接電源電壓和地，漏極分別接第一電容(C1)的上下極板第二節(jié)點(2)和第一節(jié)點節(jié)點(1)，柵極分別接第六節(jié)點(G)和時鐘CKN；第三MOS管(M3)、第四MOS管(M4)的源端分別接到電源電壓和第一節(jié)點(1)，柵極都接到時鐘CK，漏極相接，稱為第三節(jié)點(3)；第五MOS管(M5)的源極、柵極、漏極分別接到第二節(jié)點(2)、第三節(jié)點(3)、第六節(jié)點(G)；第六MOS管(M6)的源極、柵極、漏極分別接到第一節(jié)點(1)，第六節(jié)點(G)，第三節(jié)點(3)；第七MOS管(M7)、第八MOS管(M8)的源極和第十MOS管(M10)的漏極接在一起，稱為第四節(jié)點(4)；第七MOS管(M7)的柵極、漏極分別接到電源電壓和第六節(jié)點(G)；第八MOS管(M8)的柵極、漏極分別接到時鐘CK和電源電壓；第十MOS管(M10)的柵極、源極分別接到時鐘CKN和地電壓；第九MOS管(M9)的源極、柵極、漏極分別接到第一節(jié)點(1)、第六節(jié)點(G)和信號輸入節(jié)點；開關MOS管Ms的源極、漏極分別接輸入、輸出信號，柵極接第六節(jié)點(G)；第十一MOS管(M11)的漏極、柵極、源極分別接到第二電容(C2)的電極板、時鐘CKN和地電壓；第十二MOS管(M12)的漏極與第二電容(C2)的上極板相接，成為第五節(jié)點(5)，柵極、源極分別接到第六節(jié)點(G)和電源電壓；第十三MOS管(M13)的漏極、柵極、源極分別接到第五節(jié)點(5)、第六節(jié)點(G)和第一節(jié)點(1)。全文摘要本發(fā)明屬于數(shù)?；旌闲盘柤呻娐?br>技術(shù)領域：
，具體涉及一種應用于開關電容電路的雙自舉開關。它由13個MOS管和兩個電容組成，相對于傳統(tǒng)的自舉開關增加了一條自舉支路，使得開關開啟階段開關管的柵源電壓為2VDD，為傳統(tǒng)自舉開關的兩倍，減小了導通電阻的阻值，增加了線性度。文檔編號H03K17/687GK101540600SQ20091004903公開日2009年9月23日申請日期2009年4月9日優(yōu)先權(quán)日2009年4月9日發(fā)明者任俊彥,凡葉,寧李,曦茍,俊許申請人:復旦大學