Mos開關(guān)電容電路的芯片集成結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，涉及一種MOS開關(guān)電容電路的芯片集成結(jié)構(gòu)。
【背景技術(shù)】
[0002]開關(guān)電容濾波器、開關(guān)電容放大器、開關(guān)電容積分器等廣泛應(yīng)用于通信系統(tǒng)、采樣電路等應(yīng)用電路中，由于MOS器件在速度、集成度、相對精度控制和微功耗等方面的獨(dú)特優(yōu)勢，為開關(guān)電容電路的迅猛發(fā)展提供了很好的條件。開關(guān)電容電路是由MOS開關(guān)MOS電容和MOS運(yùn)算放大器構(gòu)成的一種大規(guī)模集成電路。在使用NMOS或CMOS工藝制造時(shí)，制造技術(shù)關(guān)系到分布電容、開關(guān)的通導(dǎo)電阻、放大器的帶寬、電容器公差以及電壓節(jié)點(diǎn)的泄漏電流等。
[0003]圖1示出開關(guān)電容電路的一種典型應(yīng)用，MOS管Ml作為開關(guān)器件連接開關(guān)電容C，開關(guān)電容C作為采樣保持原件連接MOS管M2的柵極，M2作為被控制器件，可以作為后續(xù)放大電路、積分電路或?yàn)V波電路的輸入級。現(xiàn)有集成電路工藝在設(shè)計(jì)和制造上述Ml、M2和開關(guān)電容C時(shí)，均為利用工藝規(guī)則分別設(shè)計(jì)和制造，器件版圖面積較大，在大量使用開關(guān)電容電路的集成電路芯片時(shí)，元件分離設(shè)計(jì)和制造造成不可忽視的版圖面積膨大，造成芯片整體成本的上升。

【發(fā)明內(nèi)容】

[0004]為克服現(xiàn)有開關(guān)電容器件設(shè)計(jì)制造過程中面積較大，成本較高的技術(shù)缺陷，本發(fā)明公開了一種MOS開關(guān)電容電路的芯片集成結(jié)構(gòu)。
[0005]本發(fā)明所述MOS開關(guān)電容電路的芯片集成結(jié)構(gòu)，包括A型外延層，還包括位于A型外延層上的第一 B型器件和第二 B型器件，所述第一 B型器件和第二 B型器件之間為A型重?fù)诫s區(qū)，所述A型重?fù)诫s區(qū)的摻雜濃度大于A型外延層，所述A型重?fù)诫s區(qū)緊鄰第一 B型器件內(nèi)側(cè)有源區(qū)，所述A型重?fù)诫s區(qū)的底部具有向第一 B型器件的內(nèi)側(cè)有源區(qū)底部延伸的延伸部；所述第一 B型器件的內(nèi)側(cè)有源區(qū)與第二 B型器件柵極電連接；
所述A型、B型為載流子是空穴或電子的導(dǎo)電類型，B型器件為MOS器件。
[0006]優(yōu)選的，所述A型重?fù)诫s區(qū)的電位與第一 B型器件和/或第二 B型器件襯底電位相同。
[0007]優(yōu)選的，所述A型重?fù)诫s區(qū)包圍第一 B型器件內(nèi)側(cè)有源區(qū)底面和各個(gè)側(cè)面，但不包括內(nèi)側(cè)有源區(qū)面向第一 B型器件溝道方向的側(cè)面。
[0008]優(yōu)選的，所述A型為P型，B型為N型。
[0009]優(yōu)選的，所述第一 B型器件靠近內(nèi)側(cè)有源區(qū)的溝道邊緣具有第一 A型淺摻雜區(qū)，所述第一 A型淺摻雜區(qū)的的摻雜濃度小于第一 B型器件溝道。
[0010]進(jìn)一步的，所述第一 B型器件的柵極未覆蓋所述A型淺摻雜區(qū)。
[0011]優(yōu)選的，所述A型重?fù)诫s區(qū)與第二 B型器件的內(nèi)側(cè)有源區(qū)之間具有第二 A型淺摻雜區(qū)，所述第二A型淺摻雜區(qū)的的摻雜濃度小于第二 B型器件溝道。
[0012]優(yōu)選的，所述第一 B型器件的內(nèi)側(cè)有源區(qū)與第二 B型器件柵極通過底層金屬導(dǎo)線電連接。
[0013]采用本發(fā)明所述的MOS開關(guān)電容電路的芯片集成結(jié)構(gòu)，將常用的開關(guān)電容電路各個(gè)器件統(tǒng)一設(shè)計(jì)和制造，顯著減小了開關(guān)電容電路的面積，減少了芯片制造過程的器件連線，簡化設(shè)計(jì)的同時(shí)降低了開關(guān)電容電路芯片的制造成本。
【附圖說明】
[0014]圖1為本發(fā)明所述開關(guān)電容電路的一種典型實(shí)現(xiàn)方式示意圖；
圖2示出本發(fā)明所述MOS開關(guān)電容電路的芯片集成結(jié)構(gòu)的一種【具體實(shí)施方式】結(jié)構(gòu)示意圖；
圖2中附圖標(biāo)記名稱為:1_第一 NMOS管內(nèi)側(cè)有源區(qū)2-P型重?fù)诫s區(qū)3-第二 NMOS管內(nèi)側(cè)有源區(qū)4-第一 NMOS管溝道5-第一 P型淺摻雜區(qū)6-第一 NMOS管柵極7-金屬導(dǎo)線8-第二 P型淺摻雜區(qū)9-外延層，Ml-第一 NMOS管，M2-第二 NMOS管。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖，對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說明。
[0016]本發(fā)明所述MOS開關(guān)電容電路的芯片集成結(jié)構(gòu)，MOS開關(guān)電容電路的芯片集成結(jié)構(gòu)，包括A型外延層，其特征在于，還包括位于A型外延層上的第一 B型器件和第二 B型器件，所述第一 B型器件和第二 B型器件之間為A型重?fù)诫s區(qū)，所述A型重?fù)诫s區(qū)的摻雜濃度大于A型外延層，所述A型重?fù)诫s區(qū)緊鄰第一 B型器件內(nèi)側(cè)有源區(qū)，所述A型重?fù)诫s區(qū)的底部具有向第一 B型器件的內(nèi)側(cè)有源區(qū)底部延伸的延伸部；所述第一 B型器件的內(nèi)側(cè)有源區(qū)與第二B型器件柵極電連接；
所述A型、B型為載流子是空穴或電子的導(dǎo)電類型，B型器件為MOS器件，例如A型為P型時(shí)，B型為N型，B型器件為NMOS器件。
[0017]如圖2所示的本發(fā)明一種【具體實(shí)施方式】中，A型為P型，B型為N型為例，左邊虛線框內(nèi)為第一 B型器件，為第一 NMOS管Ml，右邊虛線框內(nèi)為第二 B型器件，為第二 NMOS管M2 ο
[0018]包括P型外延層，兩個(gè)NMOS管均以P型外延層9為基礎(chǔ)構(gòu)建。
[0019]P型重?fù)诫s區(qū)2位于兩個(gè)NMOS管之間，兩個(gè)NMOS管靠近P型重?fù)诫s區(qū)的有源區(qū)為內(nèi)側(cè)有源區(qū)。
[0020]第一 NMOS管的內(nèi)側(cè)有源區(qū)I作為第一 NMOS管的源極或漏極，第一 NMOS管的內(nèi)側(cè)有源區(qū)I外側(cè)為第一 NMOS管溝道4，P型重?fù)诫s區(qū)2與第一 NMOS管的內(nèi)側(cè)有源區(qū)I形成結(jié)電容作為開關(guān)電容C，在圖1所示電路中，開關(guān)電容C 一端接地，另一端連接Ml的源極和M2的柵極，對應(yīng)在圖2中利用內(nèi)偵陏源區(qū)和P型重?fù)诫s區(qū)構(gòu)成的結(jié)電容，內(nèi)偵陏源區(qū)為第一NMOS管的源極，P型重?fù)诫s區(qū)接地。圖2所示的半導(dǎo)體硅片剖面結(jié)構(gòu)形成了如圖1電路圖虛線框內(nèi)所示的Ml、M2、C器件及其連接關(guān)系。
[0021]第一 NMOS管的內(nèi)側(cè)有源區(qū)I可以通過淀積底層金屬導(dǎo)線7直接連接第二 NMOS管的柵極，也可以以本領(lǐng)域公知的走線方式以其他層次的金屬導(dǎo)線連接。
[0022]本發(fā)明中，利用內(nèi)側(cè)有源區(qū)作為第一 NMOS管源級，同時(shí)作為開關(guān)電容的一級，相對于傳統(tǒng)的NMOS管和電容采用分離的集成元件的設(shè)計(jì)，減小了電路面積。
[0023]為增大電容容值，P型重?fù)诫s區(qū)2底部向第一 NMOS管內(nèi)側(cè)有源區(qū)I底部