專利名稱：一種輸出緩沖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子集成電路領(lǐng)域，具體涉及一種低噪聲，負(fù)載自適應(yīng) 的高速輸出緩沖電路，尤其適合于芯片的輸出負(fù)載變化并且噪聲性能要求 高的場(chǎng)合。
背景技術(shù)：
'輸出緩沖電路為芯片內(nèi)部電路和外部電路提供連接，應(yīng)用于芯片核心 電壓和芯片外部電壓不一樣的場(chǎng)合，高速輸出緩沖電路可以提供電壓變換， 增大電路的驅(qū)動(dòng)能力，減小輸出振鈴等作用，這些作用使得輸出緩沖電路 廣泛應(yīng)用于數(shù)字芯片的輸出以及數(shù)字模擬電路的接口之中。前人在輸出緩 沖電路的設(shè)計(jì)中，主要關(guān)心的問題包括驅(qū)動(dòng)能力，低功耗，擺率的大小 等性能，較少涉及抗噪聲和負(fù)載自適應(yīng)。
為了使輸出緩沖電路能工作在高速情況下，需要電平的翻轉(zhuǎn)速度足夠 快，傳統(tǒng)的輸出緩沖電路是通過逐級(jí)增大反相器中晶體管的尺寸和輸出級(jí) 的尺寸來提高電路的驅(qū)動(dòng)能力，從而提高電平的翻轉(zhuǎn)速度。但是，在輸入 信號(hào)轉(zhuǎn)換過程的大部分時(shí)間里，輸出緩沖電路最后一級(jí)的PMOS管和
NMOS管都處于飽和區(qū)。因此，往往是最后一級(jí)的輸入信號(hào)達(dá)到電源電壓 VCC或者地電壓GND時(shí)，同步轉(zhuǎn)換噪聲到達(dá)最大值，從而出現(xiàn)很大的電 壓過沖。如果這些信號(hào)的幅值足夠大超過了電路的噪聲容限，就會(huì)導(dǎo)致錯(cuò) 誤的狀態(tài)翻轉(zhuǎn)，影響電路的正常工作。
如圖1 (a)所示，傳統(tǒng)的輸出緩沖電路在考慮輸出負(fù)載電容和電源在PCB 板、焊盤和引腳處的寄生電感時(shí)的電路圖，當(dāng)輸入由高到低轉(zhuǎn)換時(shí)其可以 等效為圖l(b)所示的RLC電路。其中，輸出緩沖電路的外部負(fù)載的大小和 電源的寄生電感都是由外部電路所決定的，也就是RLC電路的電容C和電 感L都是由外部電路決定的。因此在設(shè)計(jì)輸出緩沖電路時(shí)，為了得到更好
的性能，我們需要選擇合適的輸出電阻。通過理論計(jì)算和仿真分析可知，
在一定的電容C和電感L條件下，圖l(b)所示RLC電路的輸出電阻R越小， 電路的轉(zhuǎn)換速度越快，但這時(shí)電路的噪聲也越大；另外，輸出電阻越大， 電路的噪聲越小，但電路的轉(zhuǎn)換速度變慢。因此，在設(shè)計(jì)輸出緩沖電路時(shí)， 要同時(shí)得到小的噪聲和足夠快的轉(zhuǎn)換速度，輸出電阻的大小需要在電路速 度和噪聲之間進(jìn)行合理折衷。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種輸出緩沖電路，該輸出緩沖電路不僅具有 高速、低功耗的特性，而且在抗噪聲和負(fù)載自適應(yīng)上具有較優(yōu)異的性能。
本發(fā)明提供的輸出緩沖電路，包括前級(jí)驅(qū)動(dòng)器，其輸入信號(hào)IN和/V為 一對(duì)反相信號(hào)，其輸出信號(hào)為具有時(shí)序關(guān)系的輸出控制信號(hào)PU1、PU2、PD1
和PD2;其特征在于它還包括第一充放電電路和第二充放電電路；
第一充放電電路包括第一、第二PMOS管和第一、第二NMOS管；第 二 PMOS管的源極接電源電壓VCC，柵極接前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào) PU1，漏極接第一PMOS管的源極，第一PMOS管的柵極和漏極相連構(gòu)成 二極管連接形式、并接到緩沖電路的輸出端OUT;第二NMOS管的源極接 地，柵極接前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PD1，漏極接第一NMOS管的源極， 第一NMOS管的柵極和漏極相連構(gòu)成二極管連接形式、并接到緩沖電路的 輸出端OUT;
第二充放電電路包括第三PMOS管和第三NMOS管；第三PMOS管的 源極接電源電壓VCC,柵極接前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PU2，漏極接緩 沖電路的輸出端OUT;第三NMOS管的源極接地，柵極接前級(jí)驅(qū)動(dòng)器的輸 出控制信號(hào)PU2，漏極與緩沖電路的輸出端OUT相接。
本發(fā)明中，首先，第一充放電電路和第二充放電電路在放電時(shí)，先將 充電電路關(guān)斷，然后開啟放電電路；而在充電時(shí)，先將放電電路關(guān)斷，然
后開啟放電電路，這樣可以明顯減小短路電流，進(jìn)而減小電路的功耗。其 次，在電平轉(zhuǎn)換過程的中間階段讓兩條充放電電路同時(shí)導(dǎo)通，而在電平轉(zhuǎn) 換剛開始和快結(jié)束的時(shí)候只讓其中的一條充放電電路導(dǎo)通，這樣在電平轉(zhuǎn) 換的中間階段輸出電阻小，電路的轉(zhuǎn)換速度快，而在電平轉(zhuǎn)換的開始和末 端，因?yàn)橹挥幸粭l充放電電路導(dǎo)通，輸出電阻大，電路的噪聲小，從而得 到速度快、噪聲小的輸出緩'沖電路。最后，由于第一、第二充放電電路的 導(dǎo)通間隔是一定的，而本發(fā)明中兩條充放電電路同時(shí)導(dǎo)通的時(shí)間占整個(gè)轉(zhuǎn) 換過程的比例大小，即緩沖電路在電路轉(zhuǎn)換過程中提供的驅(qū)動(dòng)能力，會(huì)隨 著負(fù)載大小的變化而變化，因此具有負(fù)載自適應(yīng)能力?？傊?，由上述結(jié)構(gòu) 構(gòu)成的緩沖電路具有低功耗、抗噪聲和負(fù)載自適應(yīng)的特性，可以很好地應(yīng) 用于芯片中的輸出接口電路。


圖1是考慮負(fù)載和寄生電感的輸出緩沖電路的等效圖。
圖2是本發(fā)明高速輸出緩沖電路的結(jié)構(gòu)示意圖。
圖3是本發(fā)明高速輸出緩沖電路實(shí)例的具體電路結(jié)構(gòu)圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明。 如圖2所示，本發(fā)明提供的高速輸出緩沖電路包括前級(jí)驅(qū)動(dòng)器3，第一 充放電電路1和第二充放電電路2。前級(jí)驅(qū)動(dòng)器3的輸入為高速輸出緩沖電 路的輸入信號(hào)IN和應(yīng)，其中/V為IN的反相信號(hào)，前級(jí)驅(qū)動(dòng)器3的輸出為 輸出控制信號(hào)PU1、 PU2、 PD1和PD2。前級(jí)驅(qū)動(dòng)器的功能是為兩條充放電 電路提供具有一定時(shí)序關(guān)系的控制信號(hào)，并逐級(jí)增加兩條充放電電路的驅(qū) 動(dòng)能力。
第一充放電電路1由第一、第二 PMOS管MP2、 MP1和第一、第二 NMOS管MNl、 MN2組成。PMOS管MP2的源極接電源電壓VCC，柵極 接前級(jí)驅(qū)動(dòng)器的輸出信號(hào)PU1，漏極接PMOS管MP1的源極，PMOS管 MP1的柵極和漏極相連構(gòu)成二極管連接形式，并接到緩沖電路的輸出端
OUT;NMOS管MN2的源極接地，柵極接前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PD1， 漏極接NMOS管MN1的源極，NMOS管MN1的柵極和漏極相連構(gòu)成二極 管連接形式，并接到緩沖電路的輸出端OUT。當(dāng)輸入信號(hào)IN由低電平向高 電平轉(zhuǎn)換時(shí)，前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PD1控制NMOS管MN2、 MN1 組成的放電通路先關(guān)斷，然后充電通路導(dǎo)通，對(duì)輸出進(jìn)行充電；而當(dāng)輸入 信號(hào)IN由高電平向低電平轉(zhuǎn)換時(shí)，前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PU1控制由 PMOS管MP2、 MP1組成的充電通路先關(guān)斷，然后放電通路導(dǎo)通對(duì)輸出進(jìn) 行放電，從而減小電平轉(zhuǎn)換時(shí)的短路電流。當(dāng)輸出端的電平上升或者下降 到一定閾值時(shí)，二極管連接形式的PMOS管MP1或者二極管連接形式的 NMOS管MN1關(guān)斷，第一條充放電電路將沒有電流流過。也就是說，在充、 放電過程中，二極管方式連接的PMOS管MP1和二極管方式連接的NMOS 管MN1可以自動(dòng)檢測(cè)輸出電壓的電平大小，在充放電快結(jié)束時(shí)，自動(dòng)關(guān)斷 第一條充放電電路，從而增大從輸出端看到的阻抗，減小輸出噪聲。
第二充放電電路2由第三PMOS管MP3和第三NMOS管MN3組成。 PMOS管MP3的源極接電源電壓VCC， PMOS管MP3的柵極接前級(jí)驅(qū)動(dòng) 器的輸出控制信號(hào)PU2,漏極接緩沖電路的輸出端OUT。 NMOS管MN3 的源極接地，柵極接前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PU2，漏極與緩沖電路的 輸出端OUT相接。前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PU2、 PD2相對(duì)輸出控制信 號(hào)PU1、 PD1具有一定的延時(shí)，保證第二充放電電路在第一充放電電路導(dǎo) 通之后再導(dǎo)通，目的是減小最大輸出噪聲的大小。另外，當(dāng)輸入信號(hào)IN由 低電平向高電平轉(zhuǎn)換時(shí)，前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PD2控制放電NMOS 管MN3先關(guān)斷，然后充電PMOS管MP3導(dǎo)通；而當(dāng)輸入信號(hào)IN由高電平 向低電平轉(zhuǎn)換時(shí)，前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PU2控制充電PMOS管MP3 先關(guān)斷，然后放電NMOS管MN3關(guān)斷，從而減小電平轉(zhuǎn)換過程中的短路 電流。
在圖2中，設(shè)第一充放電電路l的輸出電阻為Rol，第二充放電電路2 的輸出電阻為Ro2，當(dāng)兩條充放電電路同時(shí)導(dǎo)通的時(shí)候，輸出電阻為Rol 和Ro2的并聯(lián)，即得到的總電阻比Rol和Ro2都??；當(dāng)只有一條充放電電 路導(dǎo)通時(shí)，輸出電阻為Rol或Ro2。前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PU1、 PD1
的變化快于輸出控制信號(hào)PU2、 PD2的變化，使得第一充放電電路1的導(dǎo) 通快于第二充放電電路2，而且第一充放電電路1中二極管連接的PMOS 管MPl和二極管連接的NMOS管MNl的結(jié)構(gòu)使得在充放電快結(jié)束的時(shí)候， 第一充放電電路1先關(guān)斷。從而保證在電平轉(zhuǎn)換的開始和末端，只有一條 充放電電路導(dǎo)通，輸出電阻大，電路的噪聲小。
另外，第一充放電電路1和第二充放電電路2導(dǎo)通的間隔時(shí)間是一定 的，它由前級(jí)驅(qū)動(dòng)器3來決定，因此第二充放電電路2導(dǎo)通時(shí)刻的輸出電 壓由負(fù)載的大小決定。在對(duì)輸出端進(jìn)行充電過程中，當(dāng)負(fù)載較大時(shí)，第二 充放電電路2導(dǎo)通時(shí)刻輸出端的電壓相對(duì)較小，則電路的轉(zhuǎn)換作用主要由 兩條充放電電路共同完成，即電路提供的驅(qū)動(dòng)能力較大；而當(dāng)負(fù)載較小時(shí)， 第二充放電電路2導(dǎo)通時(shí)刻輸出端的電壓己經(jīng)上升到較大的值，則電路的 轉(zhuǎn)換作用主要由第一充放電路1完成，即電路提供的驅(qū)動(dòng)能力相對(duì)較小。 因此，本發(fā)明中兩條充放電電路同時(shí)導(dǎo)通的時(shí)間占整個(gè)轉(zhuǎn)換過程的比例大 小，即緩沖電路在電路轉(zhuǎn)換過程中提供的驅(qū)動(dòng)能力，會(huì)隨著負(fù)載大小的變 化而變化，因此具有負(fù)載自適應(yīng)能力。
下面以一種具體的前級(jí)驅(qū)動(dòng)器電路舉例說明本發(fā)明輸出緩沖電路的結(jié) 構(gòu)和工作原理。如圖3所示，它包括第一前級(jí)驅(qū)動(dòng)電路31，第二前級(jí)驅(qū)動(dòng) 電路32，反相延時(shí)單元35，第三前級(jí)驅(qū)動(dòng)電路33，第四前級(jí)驅(qū)動(dòng)電路34， 第一充放電電路1和第二充放電電路2。
第一前級(jí)驅(qū)動(dòng)電路31由第一、第二反相器INV1、 INV2組成，反相器 INV1的輸入為緩沖電路的輸入信號(hào)厲，反相器INV1的輸出端接反相器 INV2的輸入端，反相器INV2的輸出為前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PU1， 并接到第一充放電電路中PMOS管MP2的柵極。第二前級(jí)驅(qū)動(dòng)電路32由 第三、第四反相器INV3、 INV4組成，反相器INV3的輸入信號(hào)為緩沖電路 的輸入信號(hào)/W，輸出端接反相器INV4的輸入端，反相器INV4的輸出為前 級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PD1，并接到第一充放電電路1中NMOS管MN2 的柵極。第一前級(jí)驅(qū)動(dòng)電路31和第二前級(jí)驅(qū)動(dòng)電路32為第一充放電電路1 提供前級(jí)驅(qū)動(dòng)，使得第一充放電電路有足夠的負(fù)載驅(qū)動(dòng)能力和盡可能小的 傳輸延時(shí)。
作為一個(gè)優(yōu)選的方案，在電路中可以設(shè)計(jì)反相器INV1、 INV2、 INV3 和INV4的參數(shù)，使得反相器INV1 、INV3中的PMOS管的寬長(zhǎng)比小于NMOS 管的寬長(zhǎng)比，而反相器INV2、 INV4中的PMOS管的寬長(zhǎng)比大于NMOS管 的寬長(zhǎng)比，這樣的設(shè)置可以使得當(dāng)輸入信號(hào)IN由低電平向高電平轉(zhuǎn)換時(shí)， 反相器INV1、 INV2的延時(shí)時(shí)間小，而反相器INV3、 INV4的延時(shí)時(shí)間大， 放電通路關(guān)斷之后充電通路才開啟；而輸入信號(hào)IN由高電平向低電平轉(zhuǎn)換 時(shí)，反相器INV1、 INV2的延時(shí)時(shí)間大，反相器INV3、 INV4的延時(shí)時(shí)間 小，充電通路先關(guān)斷之后放電通路才打開，從而減小電平轉(zhuǎn)換時(shí)的短路電 流。
第一充放電電路1中的PMOS管MP2的源極接電源電壓VCC，柵極 接反相器INV2的輸出端，漏極接PMOS管MP1的源極，PMOS管MP1 的柵極和漏極相接構(gòu)成二極管連接形式并接到緩沖電路的輸出端OUT; NMOS管MN2的源極接地，柵極接反相器INV4的輸出端，漏極接NMOS 管MN1的源極，NMOS管MN1的柵極和漏極相接構(gòu)成二極管連接形式并 接到輸出端OUT。 二極管形式連接的PMOS管MP1和NMOS管MN1可 以自動(dòng)檢測(cè)輸出電平的大小，在充放電快結(jié)束時(shí)，即當(dāng)輸出電平的大小和 PMOS管MP1或者NMOS管MN1源極的電壓差小于一個(gè)閾值電壓時(shí)， PMOS管MPl和NMOS管MNl將自動(dòng)關(guān)斷。也就是說，第一條充放電電 路的自動(dòng)關(guān)斷是在充放電過程的后階段，從而增大了充放電快完成時(shí)從輸 出端看到的輸出阻抗，而較大的輸出阻抗減小了電路的輸出噪聲。
反相延時(shí)單元35由第九反相器INV9構(gòu)成，其輸入為緩沖電路的輸入 信號(hào)/W，輸出端接到與非門NAND和或非門NOR的輸入端。反相器INV9 的延時(shí)大小決定了第二充放電電路相對(duì)第一充放電電路導(dǎo)通的延遲時(shí)間， 故反相器INV9需要仔細(xì)的設(shè)計(jì)。
第三前級(jí)驅(qū)動(dòng)電路33由與非門NAND、第五、第六反相器INV5、 INV6 組成，第四前級(jí)驅(qū)動(dòng)電路34由或非門NOR、第七、第八反相器INV7、 INV8 組成。與非門NAND、或非門NOR的輸入端是反相延時(shí)單元35的輸出和 緩沖電路的輸入信號(hào)^，與非門NAND的輸出端接反相器INV5的輸入端， 反相器INV5的輸出端接反相器INV6的輸入端，反相器INV6的輸出端接
到PMOS管MP3的柵極?；蚍情TNOR的輸出端接反相器INV7的輸入端， 反相器INV7的輸出端接到反相器INV8的輸入端，反相器INV8的輸出端 接到NMOS管MN3的柵極。與非門NAND兩個(gè)輸入信號(hào)是反相延時(shí)單元 35的輸出信號(hào)和緩沖電路的輸入信號(hào)/V、或非門NOR的兩個(gè)輸入信號(hào)也 是反相延時(shí)單元35的輸出信號(hào)和緩沖電路的輸入信號(hào)/W ，并且反相延時(shí)單 元35的輸出信號(hào)和緩沖電路的輸入信號(hào)^因?yàn)檠訒r(shí)單元的作用相差一個(gè) 小的相位，與非門NAND、或非門NOR的功能使得輸入信號(hào)IN由低電平 向高電平轉(zhuǎn)換時(shí)，與非門NAND的輸出早于或非門NOR的輸出變?yōu)楦唠?平，這樣在對(duì)輸出端充電的時(shí)候，充電PMOS管MP3打開之前放電NMOS 管MN3先關(guān)斷；而輸入信號(hào)IN由高電平向低電平轉(zhuǎn)換時(shí)，或非門NOR的 輸出早于與非門NAND的輸出變?yōu)榈碗娖?，這樣在對(duì)輸出端放電的時(shí)候， 放電NMOS管MN3導(dǎo)通之前充電PMOS管MP3先關(guān)斷，從而減小了電平 轉(zhuǎn)換過程的短路電流。
第二充放電電路中的PMOS管MP3的源極接電源電壓VCC，柵極接 反相器INV6的輸出，即輸出控制信號(hào)PU2，漏極接緩沖電路的輸出端； NMOS管MN3的源極接地，柵極接反相器INV8的輸出，即輸出控制信號(hào) PD2，漏極接緩沖電路的輸出端。與非門和或非門產(chǎn)生的信號(hào)分別經(jīng)過兩個(gè) 反相器之后，控制PMOS管MP3和NMOS管MN3的開啟和關(guān)斷。
由以上的分析知道，第二充放電電路2的導(dǎo)通相對(duì)于第一充放電電路1 的導(dǎo)通滯后一定的時(shí)間，而其導(dǎo)通時(shí)刻的輸出電壓大小與負(fù)載的大小有關(guān)。 即，若負(fù)載較小，則在第二充放電電路剛剛開始導(dǎo)通時(shí)，之前僅借助第一 充放電電路作用的輸出電壓已經(jīng)上升或者下降較大的幅度，這樣整個(gè)充放 電過程主要由第一充放電電路完成；若負(fù)載較大，則在第二充放電電路剛 剛開始導(dǎo)通時(shí)，之前僅借助第一充放電電路作用的輸出電壓才上升或者下 降較小的幅度，因此電路的充放電過程主要第一、第二充放電電路共同完 成。也就是說，由于第一、第二充放電電路的導(dǎo)通間隔時(shí)間是一定的，充 放電過程中兩條充放電電路同時(shí)導(dǎo)通的時(shí)間長(zhǎng)短占整個(gè)轉(zhuǎn)換過程的比例大 小，即電路提供的驅(qū)動(dòng)能力，會(huì)隨著負(fù)載的變化而變化，從而使得本發(fā)明 專利的緩沖電路具有負(fù)載自適應(yīng)的能力。
下面以輸入信號(hào)IN由高電平向低電平轉(zhuǎn)換為例，對(duì)本發(fā)明緩沖電路的 工作原理進(jìn)行詳細(xì)闡述，由于由高電平向低電平轉(zhuǎn)換時(shí)電路的工作原理類 似，這里不做介紹。
當(dāng)輸入信號(hào)IN由高電平向低電平轉(zhuǎn)換時(shí)，輸入信號(hào)^由低電平向高電 平轉(zhuǎn)換，反相器INV1、 INV2、 INV3和INV4的尺寸大小使得反相器INV1 和反相器INV2的延時(shí)小于反相器INV3和反相器INV4的延時(shí)，從而PMOS 管MP2首先關(guān)斷，之后NMOS管MN2導(dǎo)通，NMOS管MN2的導(dǎo)通拉低 了 NMOS管MN1源極的電位，使得NMOS管MN1導(dǎo)通，第一充放電電 路形成放電通路開始放電。同時(shí)，組成反相延時(shí)單元的反相器INV9的輸出 和緩沖電路輸入信號(hào)/V經(jīng)過與非門NAND、或非門NOR，由于反相器INV9 的延時(shí)作用，使得邏輯門的輸出由邏輯0到邏輯1變化時(shí)，與非門NAND 的輸出變化快于或非門NOR的輸出變化(而邏輯門的輸出由邏輯1到邏輯 0變化時(shí)，或非門NOR的輸出變化快于與非門NAND的輸出變化)，從而 PMOS管MP3先關(guān)斷，之后NMOS管MN3導(dǎo)通，NMOS管MN3形成從 輸出到地的放電通路，即第二充放電電路開始放電。隨后兩條通路同時(shí)對(duì) 輸出端提供放電通路，當(dāng)輸出電壓下降到接近一個(gè)NMOS管的閾值電壓時(shí)， NMOS管MN1自動(dòng)關(guān)斷使得第一充放電電路關(guān)斷，而NMOS管MN3則繼 續(xù)對(duì)輸出端進(jìn)行放電，直至輸出端達(dá)到地電位。
當(dāng)輸入信號(hào)由低電平到高電平轉(zhuǎn)換時(shí)，可以進(jìn)行類似的分析。
由上面的分析可知，第一充放電電路1和第二充放電電路2在放電時(shí)， 都是首先將上拉PMOS管MP2、 MP3關(guān)斷，之后下拉管開啟，這樣可以明 顯減小短路電流，進(jìn)而減小功耗。另外，第二充放電電路的導(dǎo)通相對(duì)第一 充放電電路的間隔時(shí)間是一定的，它由反相延時(shí)單元INV9和邏輯門的延時(shí) 大小決定，但第二充放電電路導(dǎo)通時(shí)刻的輸出電壓大小則由負(fù)載的大小決 定，當(dāng)負(fù)載較大時(shí)，第二充放電電路導(dǎo)通時(shí)刻的輸出端電壓相對(duì)較小，則 電路的轉(zhuǎn)換作用主要由兩條充放電電路共同完成，即電路提供的驅(qū)動(dòng)能力 較大；當(dāng)負(fù)載小時(shí)，第二充放電電路2導(dǎo)通時(shí)刻輸出端的電壓己經(jīng)上升到 較大的值，則兩條充放電電路同時(shí)導(dǎo)通的時(shí)間小，則電路的轉(zhuǎn)換作用主要 由第一充放電路1完成，即電路提供的驅(qū)動(dòng)能力相對(duì)較小。因此，本設(shè)計(jì) 中兩條充放電電路同時(shí)導(dǎo)通的時(shí)間占整個(gè)轉(zhuǎn)換過程的比例大小，即緩沖電 路在電路轉(zhuǎn)換過程中提供的驅(qū)動(dòng)能力，會(huì)隨著負(fù)載大小的變化而變化，因
此具有負(fù)載自適應(yīng)能力。最后，第一充放電電路31在輸出沒有到達(dá)最低或 最高電位關(guān)斷，因此在充放電的最后階段只有第二充放電電路，即充放電 電路2是導(dǎo)通的，此時(shí)輸出電阻大，輸出噪聲小，輸出緩沖電路具有抗噪 聲的特性。
為了達(dá)到同樣的功能，前級(jí)驅(qū)動(dòng)器也可以是這樣的結(jié)構(gòu)第一前級(jí)驅(qū) 動(dòng)電路由與非門和兩個(gè)或更多的偶數(shù)個(gè)反相器組成，第二前級(jí)驅(qū)動(dòng)電路由 或非門和兩個(gè)或更多的偶數(shù)個(gè)反相器組成，與非門、或非門的輸入都為反
相延時(shí)單元的輸出和IN信號(hào)，第三前級(jí)驅(qū)動(dòng)電路由兩個(gè)或更多的偶數(shù)個(gè)反
相器組成，第四前級(jí)驅(qū)動(dòng)電路由兩個(gè)或更多的偶數(shù)個(gè)反相器組成，反相延 時(shí)單元由一個(gè)或更多的奇數(shù)個(gè)反相器組成。并且使得第三、第四前級(jí)驅(qū)動(dòng) 電路的延時(shí)大于第一、第二前級(jí)驅(qū)動(dòng)電路。
總之，前級(jí)驅(qū)動(dòng)器的結(jié)構(gòu)不局限于某種具體的結(jié)構(gòu)，其結(jié)構(gòu)可以是由 簡(jiǎn)單的邏輯門構(gòu)成，也可以由其它的結(jié)構(gòu)構(gòu)成。
以上所述為本發(fā)明的較佳實(shí)施例而已，但本發(fā)明不應(yīng)該局限于該實(shí)施 例子和附圖所公開的內(nèi)容。所以凡是不脫離本發(fā)明所公開的精神下完成的 等效或修改，都落入本發(fā)明保護(hù)的范圍。
權(quán)利要求
1、一種輸出緩沖電路，包括前級(jí)驅(qū)動(dòng)器(3)，其輸入信號(hào)IN和IN為一對(duì)反相信號(hào)，其輸出信號(hào)為具有時(shí)序關(guān)系的輸出控制信號(hào)PU1、PU2、PD1和PD2；其特征在于它還包括第一充放電電路(1)和第二充放電電路(2)；第一充放電電路(1)包括第一、第二PMOS管(MP1、MP2)和第一、第二NMOS管(MN1、MN2)；第二PMOS管(MP2)的源極接電源電壓VCC，柵極接前級(jí)驅(qū)動(dòng)器(3)的輸出控制信號(hào)PU1，漏極接第一PMOS管(MP1)的源極，第一PMOS管(MP1)的柵極和漏極相連構(gòu)成二極管連接形式、并接到緩沖電路的輸出端OUT；第二NMOS管(MN2)的源極接地，柵極接前級(jí)驅(qū)動(dòng)器(3)的輸出控制信號(hào)PD1，漏極接第一NMOS管(MN1)的源極，第一NMOS管(MN1)的柵極和漏極相連構(gòu)成二極管連接形式、并接到緩沖電路的輸出端OUT；第二充放電電路(2)包括第三PMOS管(MP3)和第三NMOS管(MN3)；第三PMOS管(MP3)的源極接電源電壓VCC，柵極接前級(jí)驅(qū)動(dòng)器(3)的輸出控制信號(hào)PU2，漏極接緩沖電路的輸出端OUT；第三NMOS管(MN3)的源極接地，柵極接前級(jí)驅(qū)動(dòng)器的輸出控制信號(hào)PU2，漏極與緩沖電路的輸出端OUT相接。
2、 根據(jù)權(quán)利要求1所述的輸出緩沖電路，其特征在于前級(jí)驅(qū)動(dòng)器G) 包括第一前級(jí)驅(qū)動(dòng)電路(31)，第二前級(jí)驅(qū)動(dòng)電路(32)，反相延時(shí)單元(35)， 第三前級(jí)驅(qū)動(dòng)電路(33)，第四前級(jí)驅(qū)動(dòng)電路(34)，第一充放電電路1和 第二充放電電路2;第一前級(jí)驅(qū)動(dòng)電路(31)包括第一反相器(INV1)和第二反相器(INV2)，第一反相器(INV1 )的輸入接為緩沖電路的輸入信號(hào)/W ，第一反相器(INV1)的輸出端接第二反相器(INV2)的輸入端，第二反相器(INV2)的輸出信號(hào)作為輸出控制信號(hào)PU1;第二前級(jí)驅(qū)動(dòng)電路(32)包括第三反相器(INV3)和第四反相器(INV4)， 第三反相器(INV3)的輸入信號(hào)為緩沖電路的輸入信號(hào)^，其輸出端接第 四反相器(INV4)的輸入端，第四反相器(INV4)的輸出信號(hào)作為輸出控 制信號(hào)PD1;第三前級(jí)驅(qū)動(dòng)電路(33)包括與非門NAND、第五反相器(INV5)和 第六反相器(INV6);第四前級(jí)驅(qū)動(dòng)電路(34)包括或非門NOR、第七反 相器(INV7)和第八反相器(INV8);反相延時(shí)單元(35)由第九反相器 (INV9)構(gòu)成；第九反相器(INV9)的輸入為緩沖電路的輸入信號(hào)^，其輸出端分別 接到與非門NAND和或非門NOR的一個(gè)輸入端；與非門NAND和或非門 NOR的另一輸入端分別接收緩沖電路的輸入信號(hào)IN，與非門NAND的輸 出端接第五反相器(INV5)的輸入端，第五反相器(INV5)的輸出端接第 六反相器(INV6)的輸入端，第六反相器(INV6)的輸出端接到PMOS管 MP3的柵極；或非門NOR的輸出端接第七反相器(INV7)的輸入端，第七反相器 (INV7)的輸出端接到第八反相器(INV8)的輸入端，第八反相器(INV8) 的輸出端接到NMOS管MN3的柵極。
3、根據(jù)權(quán)利要求2所述的輸出緩沖電路，其特征在于在第一反相器 (INV1)和第三反相器(INV3)中，PMOS管的寬長(zhǎng)比小于NMOS管的 寬長(zhǎng)比；在第二反相器(INV2)和第四反相器(INV4)中，PMOS管的寬 長(zhǎng)比大于NMOS管的寬長(zhǎng)比。
全文摘要
本發(fā)明公開了一種具有抗噪聲和負(fù)載自適應(yīng)能力的輸出緩沖電路，它包括前級(jí)驅(qū)動(dòng)器、第一充放電電路和第二充放電電路，前級(jí)驅(qū)動(dòng)器為第一充放電電路和第二充放電電路提供驅(qū)動(dòng)信號(hào)，并使得第一充放電電路和第二充放電電路在不同的時(shí)刻導(dǎo)通。第一放電電路中二極管形式連接的PMOS管和二極管連接的NMOS管在充放電快結(jié)束時(shí)自動(dòng)關(guān)斷，增大了從輸出端看到的電阻，使得電路具有很好的抗噪聲特性。另外，本發(fā)明的結(jié)構(gòu)可以使得兩條充放電電路同時(shí)導(dǎo)通的時(shí)間長(zhǎng)短占整個(gè)轉(zhuǎn)換過程的比例大小，即電路提供的驅(qū)動(dòng)能力，隨負(fù)載的變化而變化，從而具有負(fù)載自適應(yīng)能力。因此本發(fā)明具有低功耗、抗噪聲、負(fù)載自適應(yīng)特性。
文檔編號(hào)H03K19/0175GK101394177SQ20081019738
公開日2009年3月25日 申請(qǐng)日期2008年10月24日 優(yōu)先權(quán)日2008年10月24日
發(fā)明者劉政林, 偉 李, 蕾 楊, 林映嫣, 王雙洋, 鄒雪城, 雷鑑銘, 專 高 申請(qǐng)人:華中科技大學(xué)