專利名稱：觸發(fā)器和半導體集成電路的制作方法
技術領域：
本發(fā)明涉及半導體集成電路。更具體地，本發(fā)明涉及能夠控制供應到其 觸發(fā)器的部分電力的半導體集成電路。
背景技術：
已知MTCMOS (多閾值電壓互補金屬氧化物半導體)技術是在半導體 集成電路中省電的方式。MTCMOS技術所應用到的電路塊包括用于在低電壓 上工作的具有低閾值的功能塊和用于在待令狀態(tài)中切斷泄漏電流的開關。作為例證，如圖1所示，MTCMOS功能塊910具有與虛地線VSS1(卯3) 相連的邏輯門911和912。虛地線VSS1 (903 )與實地線VSS (901)相連， 其間插入連接有MTCMOS開關931。在待令模式中，發(fā)出控制信號PG，以 關斷MTCMOS開關931,從而停止供電，由此禁止泄漏電流。如果停止向所有單元供電，則觸發(fā)器單元和鎖存器單元保持的數(shù)據(jù)將丟 失。如果這些單元中的每一個被實現(xiàn)為非MTCMOS功能塊920,則保留其中 保持的數(shù)據(jù)，但是即便當MT(JMUS開關931斷開連接時，非MTCMOS功能 塊920中的邏輯門921和922仍被持續(xù)通電。該安排由此使得作為MTCMOS 技術的原始目標的省電特征失效。在嘗試克服以上困難的過程中，已提出了 MTCMOS觸發(fā)器和MTCMOS 鎖存器來構成使得每一單元中的數(shù)據(jù)保持完整(intact)的最少非MTCMOS 元件。類似技術涉及由低閾值晶體管構成的主觸發(fā)器和由在待令模式中仍然 激活的高閾值晶體管構成的從觸發(fā)器，由此防止擦除所存儲的數(shù)據(jù)(例如， 見曰本專利公開號Hei 11-284493,參考圖4)。發(fā)明內(nèi)容然而，如果每一觸發(fā)器的一部分構成MTCMOS元件，則一方面很難調(diào) 整MTCMOS開關的控制信號之間的定時，另一方面很難調(diào)整MTCMOS開關 的數(shù)據(jù)輸入信號和時鐘信號之間的定時。具體來說，在從觸發(fā)器在待令模式 中保持數(shù)據(jù)的情況下，當時鐘信號停止或再次激活時，主觸發(fā)器可能錯誤地 取出下一數(shù)據(jù)輸入信號。需要精確控制定時，以防止這樣的觸發(fā)器故障。所 涉及的控制由此使得很難在設計ASIC(特定用途集成電路)時利用MTCMOS 技術。已考慮到以上情況而作出了本發(fā)明，并且本發(fā)明提供了這樣的配置，使 得在部分停止向觸發(fā)器供電時的定時調(diào)節(jié)更容易。在執(zhí)行本發(fā)明的過程中，根據(jù)本發(fā)明的一個實施例，提供了一種觸發(fā)器， 包括時鐘供應電路，配置為當睡眠信號無效時，輸出在第一狀態(tài)和第二狀 態(tài)之間交替的時鐘信號，而在所述睡眠信號激活時，將所述時鐘信號固定為 所述第一狀態(tài)；第一保持電路，配置為當所述時鐘信號指明所述第一狀態(tài)時， 取出輸入信號，而當所述時鐘信號指明所述第二狀態(tài)時，保持所述輸入信號； 第二保持電路，配置為當所述時鐘信號指明所述第二狀態(tài)時，取出由所述第 一保持電路輸出的第一信號，而當所述時鐘信號指明所述第一狀態(tài)時，保持 所述第一信號；輸入切換電路，配置為當保持信號激活時，供應所述第二保 持電路輸出的第二信號作為所述輸入信號，并當所述保持信號無效時，供應 外部信號作為所述輸入信號；和供電控制電路，配置為當供電控制信號激活 時，向所述第一保持電路和所述輸入切換電路供電，而當所述供電控制信號 無效時，不向所述第一保持電路和所述輸入切換電路供電。根據(jù)本發(fā)明實施 例的觸發(fā)器允許第二保持電路在第 一保持電路和輸入切換電路不通電時保持 該信號，而當保持信號激活時將該信號反饋到該第一保持電路。利用該實施 例，可以按照MTCMOS開關的形式來優(yōu)選實現(xiàn)該供電控制電路。優(yōu)選地，以上實施例的觸發(fā)器還可包括清除電路，配置為當清除信號激 活時，清除所述第二保持電路所保持的信號；或預置電路，配置為當預置信 號激活時，預置所述第二保持電路所保持的信號。本發(fā)明的優(yōu)選變形允許將 第二保持電路所保持的信號設置為期望狀態(tài)。在本發(fā)明的另一優(yōu)選結(jié)構中， 當禁止信號激活時，清除電路可以不清除第二保持電路所保持的信號或者預 置電路可以不預置所述第二保持電路所保持的信號，而不管所述清除信號或預置信號處于什么狀態(tài)。根據(jù)本發(fā)明的另一實施例，提供了一種觸發(fā)器，包括時鐘供應電路， 配置為當睡眠信號無效時，輸出在第一狀態(tài)和第二狀態(tài)之間交替的時鐘信號，而在所述睡眠信號激活時，將所述時鐘信號固定為所述第一狀態(tài)；第一保持 電路，配置為當所述時鐘信號指明所述第一狀態(tài)時，取出輸入信號，而當所 述時鐘信號指明所述第二狀態(tài)時，保持所述輸入信號；第二保持電路，配置 為當所述時鐘信號指明所述第二狀態(tài)時，取出由所述第一保持電路輸出的第 一信號，而當所述時鐘信號指明所述第一狀態(tài)時，保持所述第一信號；輸入 切換電路，配置為當保持信號激活或使能信號無效時，供應所述第二保持電 路輸出的第二信號作為所述輸入信號，并當所述保持信號無效和所述使能信 號激活時，供應外部信號作為所述輸入信號；和供電控制電路，配置為當供 電控制信號激活時，向所述第一保持電路和所述輸入切換電路供電，而當所 述供電控制信號無效時，不向所述第一保持電路和所述輸入切換電路供電。 根據(jù)本發(fā)明實施例的觸發(fā)器允許第二保持電路在第一保持電路和輸入切換電 路不通電時保持該信號，而當保持信號激活或使能信號無效時將該信號反饋 到該第一保持電路。根據(jù)本發(fā)明另一實施例，提供了一種觸發(fā)器，包括時鐘供應電路，配 置為當睡眠信號無效時，輸出在第一狀態(tài)和第二狀態(tài)之間交替的時鐘信號， 而在所述睡眠信號激活時，將所述時鐘信號固定為所述第一狀態(tài)；第一保持 電路，配置為當所述時鐘信號指明所述第一狀態(tài)時，取出輸入信號，而當所 述時鐘信號指明所述第二狀態(tài)時，保持所述輸入信號；第二保持電路，配置 為當所述時鐘信號指明所述第二狀態(tài)時，取出由所述第一保持電路輸出的第 一信號，而當所述時鐘信號指明所述第一狀態(tài)時，保持所述第一信號；輸入 切換電路，配置為當掃描模式信號指明掃描模式生效(ineffect)時，供應掃 描輸入(scan-in)信號作為所述輸入信號，當所述掃描模式信號指明掃描模 式不生效并且保持信號激活時，供應所述第二保持電路輸出的第二信號作為 所述輸入信號，而當所述保持信號無效時，供應外部信號作為所述輸入信號； 和供電控制電路，配置為當供電控制信號激活時，向所述第一保持電路和所 述輸入切換電路供電，而當所述供電控制信號無效時，不向所述第一保持電 路和所述輸入切換電路供電。由此，在根據(jù)以上實施例的觸發(fā)器中形成了掃 描路徑，其中允許第二保持電路在第 一保持電路和輸入切換電路不通電時保持該信號，并按照適當?shù)亩〞r方式將該信號反饋到該第一保持電路。根據(jù)本發(fā)明另一實施例，提供了一種半導體集成電路，包括時鐘供應 電路，配置為當睡眠信號無效時，輸出在第一狀態(tài)和第二狀態(tài)之間交替的時鐘信號，而在所述睡眠信號激活時，將所述時鐘信號固定為所述第一狀態(tài)； 第一保持電路，配置為當所述時鐘信號指明所述第一狀態(tài)時，取出輸入信號， 而當所述時鐘信號指明所述第二狀態(tài)時，保持所述輸入信號；第二保持電路， 配置為當所述時鐘信號指明所述第二狀態(tài)時，取出由所述第一保持電路輸出 的第一信號，而當所述時鐘信號指明所述第一狀態(tài)時，保持所述第一信號； 輸入切換電路，配置為當保持信號激活時，供應所述第二保持電路輸出的第 二信號作為所述輸入信號，并當所述保持信號無效時，供應外部信號作為所 述輸入信號；供電控制電路，配置為當供電控制信號激活時，向所述第一保 持電路和所述輸入切換電路供電，而當所述供電控制信號無效時，不向所述 第一保持電路和所述輸入切換電路供電；和觸發(fā)器控制電路，配置為僅當至 少所述睡眠信號激活時，不將所述供電控制信號設置為激活，而僅當至少所 述保持信號激活時，將所述供電控制信號設置為激活。根據(jù)本發(fā)明以上實施 例的半導體集成電路允許第二保持電路在第一保持電路和輸入切換電路不通 電時保持該信號，而當該保持信號激活時，將該信號反饋到該第一保持電路。 當如上所述示意性實施本發(fā)明時，其使得用于調(diào)節(jié)部分停止向觸發(fā)器供 電的定時相當容易。


在閱讀以下描述和附圖時，本發(fā)明的其他優(yōu)點將變得清楚，其中 圖1是圖示了 MTCMOS的基本電路結(jié)構的示意性電路圖； 圖2是示出了根據(jù)本發(fā)明實施例的觸發(fā)器的典型結(jié)構的示意性電路圖； 圖3是示出了根據(jù)本發(fā)明實施例的觸發(fā)器的典型工作定時的時序圖； 圖4是示出了根據(jù)本發(fā)明實施例的在觸發(fā)器之間一般如何分布控制信號 的示意圖；圖5是示出了根據(jù)本發(fā)明實施例的觸發(fā)器的一種變形的示意性電路圖； 圖6是示出了根據(jù)本發(fā)明實施例的觸發(fā)器的另一種變形的示意性電路圖；圖7是示出了根據(jù)本發(fā)明實施例的觸發(fā)器的另一種變形的示意性電路圖；和圖8是示出了根據(jù)本發(fā)明實施例的觸發(fā)器的另一種變形的示意性電路圖。
具體實施方式
現(xiàn)在將參考附圖來詳細描述本發(fā)明的優(yōu)選實施例。圖l是圖示了 MTCMOS的基本電路結(jié)構的示意性電路圖。在MTCMOS 中，功能塊910具有與虛地線VSSl( 903 )相連的邏輯門911和912。 MTCMOS 開關931插入連接在虛地線VSS1 (903 )和實地線VSS (901 )之間。在待令 模式中，MTCMOS開關931由控制信號PG斷開連接，切斷向MTCMOS供 電，并防止泄漏電流從電源線VDD ( 902 )流向地線VSS (901 )。由于電源 線VDD ( 902 )與PMOS襯底相連，而地線VSS (卯l )與NMOS襯底相連， 所以即使在MTCMOS開關931斷開連接之后，該襯底電流也不中斷。在非MTCMOS功能塊920中，邏輯門921和922與電源線VDD ( 902 ) 和地線VSS (卯l )相連。由此，在MTCMOS開關931斷開連接之后，不切 斷供電。本發(fā)明假設每一電路塊具有和非MTCMOS功能塊920共存的MTCMOS 功能塊910。圖2是示出了實施本發(fā)明的觸發(fā)器的典型結(jié)構的示意性電路圖。該觸發(fā) 器包括時鐘控制反相器111、 112、 121和132;反相器131、 151、 152、 161、 172和181;傳輸門141和142;以及與非門171。在該觸發(fā)器中，除了由與 非門171和反相器172構成的非MTCMOS功能塊21和由反相器151和152 構成的非MTCMOS功能塊22之外，當MTCMOS開關931斷開連接時，停 止向這些門供電。相反，即使在MTCMOS開關931斷開連接之后，屬于非 MTCMOS功能塊21和22的門仍保持通電。觸發(fā)器接收數(shù)據(jù)輸入信號D、時鐘信號CK、保持信號HLD、和睡眠信 號SLP。發(fā)出數(shù)據(jù)輸入信號D，以輸入要由觸發(fā)器保持的數(shù)據(jù)。使用時鐘信 號CK來提供用于同步觸發(fā)器的參考。保持信號HLD是在中斷從外部輸入的同時促使觸發(fā)器保持數(shù)據(jù)的控制 信號。睡眠信號SLP是通過切斷供應時鐘信號CK使得觸發(fā)器無效的控制信號向MTCMOS開關931 (圖1 )供應MTCMOS控制信號PG,以接通或關 斷向MTCMOS功能塊供電。
時鐘信號CK和睡眠信號SLP被輸入到與非門171。與非門171是生成 時鐘信號CK和睡眠信號SLP之間的與非值的電路。也就是說，與非門171 輸出時鐘信號CK的反相信號，直到睡眠信號SLP激活為止。作為負邏輯信 號，睡眠信號SLP當沒有激活時保持為高，而當激活時，則被驅(qū)動為低。因 而斷定當睡眠信號SLP無效時，與非門171輸出的反相時鐘信號CKN是時 鐘信號CK的反相信號，而當睡眠信號SLP激活時，在中斷時鐘信號CK的 同時，與非門171的輸出被驅(qū)動為高。
與非門171的輸出端與其輸出為未反相的時鐘信號CKP的反相器172相 連。當睡眠信號SLP無效時，未反相的時鐘信號CKP被提供為時鐘信號CK, 而當睡眠信號SLP激活時，未反相的時鐘信號CKP變?yōu)榈洼敵觥?br> 將保持信號HLD輸入到反相器181。反相器181對保持信號HLD進行 反相，從而輸出反相的保持信號HLDN。
時鐘控制的反相器111和112構成控制觸發(fā)器的輸入的電路。也就是說， 當保持信號HLD無效時，時鐘控制的反相器111將數(shù)據(jù)輸入信號D的反相信 號輸入到觸發(fā)器。當保持信號HLD激活時，時鐘控制的反相器112通過反饋 環(huán)將反相器151的輸出的反相信號輸入到觸發(fā)器。因為時鐘控制的反相器111 和112接收彼此相位相反的控制信號，所以每一反相器可輸入互斥信號。
反相器131和時鐘控制的反相器132是構成主觸發(fā)器的存儲元件。當未 反相的時鐘信號CKP被驅(qū)動為低時，主觸發(fā)器在時鐘信號的前沿接收來自時 鐘控制的反相器111或112的輸入信號。主觸發(fā)器保持所接收的信號，同時 未反相的時鐘信號CKP仍然為高。
反相器131的輸入端與時鐘控制的反相器121和132的輸出端相連。在 未反相的時鐘信號CKP為低時，時鐘控制的反相器121向反相器131的輸入 端供應來自時鐘控制的反相器111或112的信號的反相信號；而在未反相的 時鐘信號CKP為高時，時鐘控制的反相器132向反相器131的輸入端供應來 自反相器131的輸出信號的反相信號。因為時鐘控制的反相器121和132接 收具有彼此相反的相位的控制信號，所以每一反相器可供應互斥信號。
反相器151和152是構成從觸發(fā)器的存儲元件。當未反相的時鐘信號CKP 被驅(qū)動為高時，從觸發(fā)器在時鐘信號的后沿接收來自主觸發(fā)器的信號。從觸發(fā)器保持所接收的信號，同時未反相的時鐘信號CKP仍然為低。在MTCMOS 開關931斷開連接之后，反相器151和152維持通電，使得數(shù)據(jù)保持完整。 這使得從觸發(fā)器可能通過使用反饋環(huán)向主觸發(fā)器供應在復位之后維持的數(shù)據(jù)。
反相器151的輸入端與傳輸門141和142的輸出端相連。在未反相的時 鐘信號CKP為高時，傳輸門141向反相器151的輸入端供應來自主觸發(fā)器的 信號；而在未反相的時鐘信號CKP為低時，傳輸門142向反相器151的輸入 端供應來自反相器152的輸出信號。因為傳輸門141和142接收具有彼此相 反的相位的控制信號，所以每一門可供應互斥信號。
反相器151的輸入端與反相器161的輸入端相連。反相器161的輸出端 提供觸發(fā)器的輸出Q。
圖3是示出了實施本發(fā)明的觸發(fā)器的典型工作定時的時序圖。
時鐘信號CK提供同步觸發(fā)器的參考，并在低和高之間交替。
保持信號HLD是中斷來自外部的輸入的控制信號。當該保持信號HLD 無效(低)時，數(shù)據(jù)輸入信號D輸入到主觸發(fā)器；當該保持信號HLD變?yōu)?激活(高)時，從觸發(fā)器的輸出信號Ds輸入到主觸發(fā)器。
在圖3的圖中，當該保持信號HLD變?yōu)榧せ?高)時，未反相的時鐘信 號CKP為低，使得主觸發(fā)器接收從觸發(fā)器的輸出信號Ds(Dl);主觸發(fā)器的 輸出信號Dm也變?yōu)镈l(見向上箭頭)。應該注意，當保持信號變?yōu)榧せ?高) 時，只要未反相的時鐘信號CKP仍然為高(見向下箭頭)，就將主觸發(fā)器的 輸出輸入到從觸發(fā)器。
睡眠信號SLP是中斷供應時鐘信號CK的控制信號。當睡眠信號SLP無 效(高)時，供應時鐘信號CK作為未反相的時鐘信號CKP。當睡眠信號SLP 變?yōu)榧せ?低)時，中斷時鐘信號CK,并將未反相的時鐘信號CKP驅(qū)動為 低。這停止了觸發(fā)器的操作，并禁止主觸發(fā)器的輸出成為從觸發(fā)器的輸入。
MTCMOS控制信號PG是導通或關斷MTCMOS開關931的連接的控制 信號(圖1 )。當MTCMOS控制信號PG變?yōu)榧せ?高)時，連接MTCMOS 開關931,向MTCMOS功能塊910中的門供電；當MTCMOS控制信號PG 無效(低)時，斷開MTCMOS開關931的連接，以停止向MTCMOS功能塊 910中的門供電。
參考圖3的圖，在MTCMOS控制信號PG無效(低)的時間段Toff期間，主觸發(fā)器不通電。在該情況下，主觸發(fā)器的輸出是不可預知的。從觸發(fā) 器在該時間段Toff期間繼續(xù)保留其數(shù)據(jù)。
當MTCMOS控制信號PG再次變?yōu)榧せ?高)時，將從觸發(fā)器保持的數(shù) 據(jù)饋送到主觸發(fā)器，以準備該觸發(fā)器再次工作。當睡眠信號SLP變?yōu)闊o效(高) 時，觸發(fā)器與該時鐘信號同步地重新開始其操作。當保持信號HLD變?yōu)闊o效 (低)時，將下一輸入信號供應到主觸發(fā)器。
如上所述，在MTCMOS開關931斷開連接之前，當保持信號HLD首先 驅(qū)動為激活(高)、然后睡眠信號SLP也驅(qū)動為激活(低)時，允許觸發(fā)器 進行到待令模式的正常轉(zhuǎn)變。進行觸發(fā)器的從待令模式到工作模式的正常轉(zhuǎn) 變涉及首先連接MTCMOS開關931,并然后驅(qū)動睡眠信號SLP為無效(高)， 然后驅(qū)動保持信號HLD也為無效(低)。
也就是說，通過以下嵌套配置來確保時序，其中僅當至少睡眠信號SLP 變?yōu)榧せ?低)時，將MTCMOS控制信號PG驅(qū)動為無效(低)，并僅當至 少保持信號HLD變?yōu)榧せ?高)時，將睡眠信號SLP驅(qū)動為激活(低)。這 使得在部分停止向觸發(fā)器供電時所涉及的定時調(diào)節(jié)變得非常容易。
在沒有本發(fā)明實施例那樣的從從觸發(fā)器到主觸發(fā)器的范圍內(nèi)的反饋環(huán)的 傳統(tǒng)設置中，僅通過使用睡眠信號SLP來中斷時鐘信號的方法，不容易調(diào)節(jié) 轉(zhuǎn)變到待令模式的定時。例如，如果在時鐘信號CK仍然為高的同時將睡眠 信號SLP從無效(高)驅(qū)動為激活(低)，則未反相的時鐘信號CKP被驅(qū)動 為低，這使得錯誤接收下一數(shù)據(jù)輸入信號。該問題由本發(fā)明的實施例解決， 即通過將保持信號HLD驅(qū)動為激活(高)而使得主觸發(fā)器的狀態(tài)與從觸發(fā)器 的狀態(tài)相同。
這同樣應用到從待令模式到工作模式轉(zhuǎn)變的定時。在傳統(tǒng)設置中，例如， 如果在時鐘信號CK仍然為高的同時將睡眠信號SLP從激活(低)驅(qū)動為無 效(高)，則將未反相的時鐘信號CKP從低驅(qū)動為高，這^f吏得錯誤接收下一 數(shù)據(jù)輸入信號。該問題由本發(fā)明的實施例解決，即在保持信號HLD變?yōu)闊o效 (低)的周期期間(即直到達到時鐘信號CK的下一前沿為止)保持數(shù)據(jù)。
圖4是示出了根據(jù)本發(fā)明實施例的控制信號在觸發(fā)器之間一般如何分布 的示意圖。圖4的半導體集成電路包括MTCMOS觸發(fā)器810、 MTCMOS開 關820、和MTCMOS控制電路890。
MTCMOS觸發(fā)器810對應于上面參考圖2討論的觸發(fā)器，并包括MTCMOS功能塊和非MTCMOS功能塊。MTCMOS開關820對應于上面參 考圖1解釋的MTCMOS開關931。
MTCMOS控制電路890是向MTCMOS觸發(fā)器810和MTCMOS開關820 供應控制信號的電路。在該示例中，MTCMOS控制電路890向MTCMOS觸 發(fā)器810供應保持信號HLD和睡眠信號SLP,并向MTCMOS開關820供應 MTCMOS控制信號PG。
MTCMOS控制電路890由此按照統(tǒng)一的方式來管理控制信號。作為選擇， 可對相同類型的控制信號進行劃分和獨立控制。作為例證，如圖4所示，可 將MTCMOS控制信號PG劃分為信號PG1和PG2，其各自經(jīng)受獨立控制。
圖5是示出了實施本發(fā)明的觸發(fā)器的第一變形的示意性電路圖。第一變 形是具有清除由從觸發(fā)器保持的數(shù)據(jù)的功能的實施例。
在圖5的設置中，與圖2的示例相比，輸入清除信號CL和禁止信號INH 作為新添加的控制信號。清除信號CL是輸入將從觸發(fā)器保持的數(shù)據(jù)驅(qū)動為 低的指令的控制信號，由此強制清除數(shù)據(jù)。禁止信號INH是禁止清除信號CL 所給出的指令的控制信號。作為例證，在通過連接斷開連接的MTCMOS開 關931來復位所有觸發(fā)器的值的情況下，可發(fā)出禁止信號INH,以將MTCMOS 保持的數(shù)據(jù)維持為完整。清除信號CL是負邏輯信號，并且禁止信號INH是 正邏輯信號。
將清除信號CL和禁止信號INH輸入到或非門191。或非門191是輸出 清除信號CL和禁止信號INH之間的或非值的電路。將或非門191的輸出輸 入到反相器192。反相器192輸出未反相的清除信號CLP。也就是說，當禁 止信號INH仍然無效(低)時，輸出未反相的清除信號CLP作為清除信號 CL。當禁止信號INH變?yōu)榧せ?高)時，未反相的清除信號CLP固定為無 效狀態(tài)(保持高)。因為或非門191和反相器192屬于非MTCMOS功能塊23, 所以即使在MTCMOS開關931斷開連接之后也繼續(xù)供電。
在本實施例的第一變形中，反相器151和與非門153構成從觸發(fā)器。盡 管反相器151對應于圖2的示例中的其對應部件，但是反相器151不與反相 器152相連，而和與非門153相連。與非門153的一個輸入端接收反相器192 輸出的未反相的清除信號CLP。也就是說，當清除信號CL變?yōu)榧せ?低) 而禁止信號INH變?yōu)闊o效(低)時，從觸發(fā)器被清除并驅(qū)動為低。當禁止信 號INH變?yōu)榧せ?高)時，未反相的清除信號CLP固定為無效狀態(tài)(保持高)。由此證明，即使當清除信號CL被驅(qū)動為激活(低)時，也不清除從觸發(fā)器。因為反相器151和與非門153屬于非MTCMOS功能塊24,所以即使在 MTCMOS開關931斷開連接之后也繼續(xù)供電。在本實施例的第一變形中，與非門133和時鐘控制的反相器132構成主 觸發(fā)器。盡管時鐘控制的反相器132對應于圖2的示例中的其對應部件，但 是反相器132不與反相器131相連，而和與非門133相連。與非門133的一 個輸入端接收反相器192輸出的未反相的清除信號CLP。與非門133將所計 算的時鐘控制的反相器121的輸出信號和未反相的清除信號CLP之間的與非 值供應到時鐘控制的反相器132的輸入端。也就是說，當清除信號CL變?yōu)?激活(低)而禁止信號INH變?yōu)闊o效(低)時，主觸發(fā)器被清除并驅(qū)動為低。 當禁止信號INH變?yōu)榧せ?高)時，未反相的清除信號CLP固定為無效狀態(tài) (保持高)。因此，即使當清除信號CL變?yōu)榧せ?低)時，也不清除主觸發(fā) 器。圖5中的除了上述門之外的其他門與圖2的示例中的相同。因而斷定， 即使在MTCMOS開關931斷開連接之后，屬于非MTCMOS功能塊21的與 非門171和反相器172也保持通電。圖6是示出了實施本發(fā)明的觸發(fā)器的第二變形的示意性電路圖。第二變 形是具有預置該從觸發(fā)器保持的數(shù)據(jù)的功能的實施例。在圖6的設置中，與圖2的示例相比，輸入預置信號PR和禁止信號INH 作為新添加的控制信號。預置信號PR是輸入將從觸發(fā)器保持的數(shù)據(jù)驅(qū)動為 高的指令的控制信號，由此強制預置該數(shù)據(jù)。禁止信號INH是禁止預置信號 PR所給出的指令的控制信號。預置信號PR是負邏輯信號，而禁止信號INH 是正邏輯信號。將預置信號PR和禁止信號INH輸入到或非門193?；蚍情T193輸出預 置信號PR和禁止信號INH之間所計算的或非值。將或非門193的輸出輸入 到反相器194。反相器194的輸出是未反相的預置信號PRP。也就是說，當 禁止信號INH仍然無效(低)時，輸出未反相的預置信號PRP作為預置信號 PR。當禁止信號INH變?yōu)榧せ?高)時，未反相的預置信號PRP固定為無 效狀態(tài)(保持高)。因為或非門193和反相器194屬于非MTCMOS功能塊25, 所以即使在MTCMOS開關931斷開連接之后也繼續(xù)供電。在本實施管反相器152對應于圖2的示例中的其對應部件，但是反相器152不與反相 器151相連，而和與非門154相連。與非門154的一個輸入端接收反相器194 輸出的未反相的預置信號PRP。也就是說，當預置信號PR變?yōu)榧せ?低) 而禁止信號INH變?yōu)闊o效(低)時，從觸發(fā)器被預置并保持高。當禁止信號 INH變?yōu)榧せ?高)時，未反相的預置信號PRP固定為無效狀態(tài)(保持高)。 由此證明，即使當預置信號PR被驅(qū)動為激活(低)時，也不預置從觸發(fā)器。 因為與非門154和反相器152屬于非MTCMOS功能塊26,所以即使在 MTCMOS開關931斷開連接之后也繼續(xù)供電。在本實施例的第二變形中，反相器131和時鐘控制的與非門134構成主 觸發(fā)器。盡管反相器131對應于圖2的示例中的其對應部件，但是反相器131 不與時鐘控制的反相器132相連，而和時鐘控制的與非門134相連。時鐘控 制的與非門134的一個輸入端接收反相器194輸出的未反相的預置信號PRP。 僅當未反相的時鐘信號CKP變高時，時鐘控制的與非門134將在反相器131 的輸出信號和未反相的預置信號PRP之間所計算的與非值供應到反相器131 的輸入端。也就是說，當預置信號PR變?yōu)榧せ?低)而禁止信號INH變?yōu)?無效(低)時，主觸發(fā)器被預置并保持高。當禁止信號INH變?yōu)榧せ?高) 時，未反相的預置信號PRP固定為無效狀態(tài)(保持高)。因此，即使當預置 信號PR變?yōu)榧せ頗氐)時，也不預置主觸發(fā)器。圖6中的除了上述門之外的其他門與圖2的示例中的相同。因而斷定， 即使在MTCMOS開關931斷開連接之后，屬于非MTCMOS功能塊21的與 非門171和反相器172也保持通電。圖7是示出了實施本發(fā)明的觸發(fā)器的第三變形的示意性電路圖。第三變形是具有控制是否使能從觸發(fā)器的操作的功能的實施例。在圖7的設置中，與圖2的示例相比，輸入使能信號EN作為新添加的 控制信號。使能信號EN是輸入是否使能從觸發(fā)器的操作的指令的控制信號。 使能信號EN是負邏輯信號。將使能信號EN和保持信號HLD—起輸入到或非門182?；蚍情T182是 輸出在所述使能信號EN和保持信號HLD之間所計算的或非值的電路?；蚍?門182的輸出是輸入到反相器183的反相使能信號ENN。反相器183的輸出 是未反相的使能信號ENP。也就是說，當使能信號EN變?yōu)榧せ?低)而保 持信號HLD變?yōu)闊o效(低)時，未反相的使能信號ENP變?yōu)榧せ?低)。當保持信號HLD變?yōu)榧せ?高)或使能信號EN為無效(高)時，未反相的使 能信號ENP被驅(qū)動為無效(高)。向反相使能信號ENN應用相反處理。將未反相的使能信號ENP和反相使能信號ENN輸入到時鐘控制的反相 器113和14。時鐘控制的反相器113和114代替時鐘控制的反相器111和 112,并控制觸發(fā)器的輸入。也就是說，當未反相的使能信號ENP仍然無效 時，時鐘控制的反相器113向觸發(fā)器輸入數(shù)據(jù)輸入信號D的反相信號。當未 反相的使能信號ENP變?yōu)榧せ顣r，時鐘控制的反相器114通過反饋環(huán)向觸發(fā) 器輸入反相器151的輸出的反相信號。因為時鐘控制的反相器113和114接 收彼此相位相反的控制信號，所以每一反相器可輸入互斥信號。圖7中的除了上述門之外的其他門與圖2的示例中的相同。因而斷定， 即使在MTCMOS開關931斷開連接之后，屬于非MTCMOS功能塊21和22 的門也保持通電。圖8是示出了實施本發(fā)明的觸發(fā)器的第四變形的示意性電路圖。第四變 形是向其從觸發(fā)器提供掃描路徑的實施例。在圖8的設置中，與圖2的示例相比，輸入掃描模式信號S作為新添加 的控制信號。為了掃描路徑的目的，還新提供掃描輸入信號SI和掃描輸出信 號SO。掃描路徑是這樣的路徑，通過該路徑向用于測試的半導體集成電路設 置數(shù)據(jù)并從測試后的半導體集成電路恢復數(shù)據(jù)。該掃描模式信號S是輸入是 否建立掃描路徑使能模式的指令的控制信號。掃描模式信號S是正邏輯信號。將掃描模式信號S輸入到反相器201。接下來，反相器201反相該掃描 模式信號S,以輸出反相掃描模式信號SN。在本實施例的第四變形中，將時鐘控制的反相器211和傳輸門212并列 插入到主觸發(fā)器的上游，即時鐘控制的反相器121的輸入方。在該情況下， 當掃描模式信號S變?yōu)榧せ?高)時，時鐘控制的反相器211將掃描輸入信 號SI輸入到時鐘控制的反相器121;當掃描模式信號S為無效(低)時，傳 輸門212將時鐘控制的反相器111和112的輸出之一輸入到時鐘控制的反相 器121。因為時鐘控制的反相器211和傳輸門212接收彼此相位相反的控制 信號，所以它們中的每一個可輸入互斥信號。反相器261與反相器152的輸出端相連。反相器261是輸出反相器152 的輸出的反相信號作為掃描輸出信號S O的電路。根據(jù)上述第四變形，通過部分修改實施本發(fā)明的MTCMOS觸發(fā)器的電路結(jié)構來設立掃描路徑。盡管第四變形被示出為具有提供有基本掃描路徑配置的MTCMOS觸發(fā)器的典型結(jié)構，但是這些不是對本發(fā)明的限制。如以上 按照第一到第三變形的形式所述，本發(fā)明的實施例也可具有清除功能、預置 功能、或使能功能。根據(jù)本發(fā)明的優(yōu)選實施例，當保持信號HLD變?yōu)榧せ顣r，將在非 MTCMOS控制下的從觸發(fā)器的輸出反饋到在MTCMOS控制下的主觸發(fā)器。 該配置使得調(diào)節(jié)用于連接和斷開連接MTCMOS開關931的定時變得特別簡上面參考附圖描述為本發(fā)明優(yōu)選實施例的那些內(nèi)容如下所示對應于所附
權利要求
優(yōu)選實施例的描述基本提供了支持權利要求的特定示例。如果以不意味著所討論的示例不與權利要求相關。相反，如果上述本發(fā)明的任何示 例具有具體對應的權利要求，則這不意味著所討論的示例限于所述權利要求 或與其他權利要求不相關。作為例證，在根據(jù)本發(fā)明實施例的觸發(fā)器中，上述與非門171和反相器 172對應于時鐘供應電路；反相器131和時鐘控制的反相器132對應于第一 保持電路；反相器151和152對應于第二保持電路；時鐘控制的反相器111 和112對應于輸入切換電路；而MTCMOS開關931對應于供電控制電路。同樣，在根據(jù)本發(fā)明實施例的觸發(fā)器中，與非門133和151對應于清除 電路?；蚍情T191選擇性地對應于清除電路。在根據(jù)本發(fā)明實施例的觸發(fā)器中，與非門134和154例證性地對應于預 置電路。或非門193選擇性地對應于預置電路。在根據(jù)本發(fā)明實施例的觸發(fā)器中，時鐘控制的反相器113和114選擇性 地對應于輸入切換電^各。在根據(jù)本發(fā)明實施例的觸發(fā)器中，作為另 一選擇，時鐘控制的反相器111 、 112和211以及傳輸門212對應于輸入切換電路。此外，在根據(jù)本發(fā)明實施例的觸發(fā)器中，MTCMOS控制電路890對應于 觸發(fā)器控制電路。上面作為部分實施例討論的一連串步驟和處理可解釋為用于執(zhí)行這樣的 步驟和處理的方法、用于促使計算機執(zhí)行這樣的方法的程序、或存儲這樣的 程序的記錄介質(zhì)。
權利要求
1.一種觸發(fā)器，包括時鐘供應電路，配置為當睡眠信號無效時，輸出在第一狀態(tài)和第二狀態(tài)之間交替的時鐘信號，而在所述睡眠信號激活時，將所述時鐘信號固定為所述第一狀態(tài)；第一保持電路，配置為當所述時鐘信號指明所述第一狀態(tài)時，取出輸入信號，而當所述時鐘信號指明所述第二狀態(tài)時，保持所述輸入信號；第二保持電路，配置為當所述時鐘信號指明所述第二狀態(tài)時，取出由所述第一保持電路輸出的第一信號，而當所述時鐘信號指明所述第一狀態(tài)時，保持所述第一信號；輸入切換電路，配置為當保持信號激活時，供應所述第二保持電路輸出的第二信號作為所述輸入信號，并當所述保持信號無效時，供應外部信號作為所述輸入信號；和供電控制電路，配置為當供電控制信號激活時，向所述第一保持電路和所述輸入切換電路供電，而當所述供電控制信號無效時，不向所述第一保持電路和所述輸入切換電路供電。
2. 根據(jù)權利要求1的觸發(fā)器，其中所述供電控制電路是MTCMOS開關。
3. 根據(jù)權利要求l的觸發(fā)器，還包括清除電路，配置為當清除信號激活 時，清除所述第二保持電路所保持的信號。
4. 根據(jù)權利要求3的觸發(fā)器，其中當禁止信號激活時，不管所述清除信 號處于什么狀態(tài)，所述清除電路都不清除所述第二保持電路所保持的信號。
5. 根據(jù)權利要求l的觸發(fā)器，還包括預置電路，配置為當預置信號激活 時，預置所述第二保持電路所保持的信號。
6. 根據(jù)權利要求5的觸發(fā)器，其中當禁止信號激活時，不管所述預置信 號處于什么狀態(tài)，所述預置電路都不預置所述第二保持電路所保持的信號。
7. —種觸發(fā)器，包括時鐘供應電路，配置為當睡眠信號無效時，輸出在第一狀態(tài)和第二狀態(tài) 之間交替的時鐘信號，而在所述睡眠信號激活時，將所述時鐘信號固定為所 述第一狀態(tài)；第一保持電路，配置為當所述時鐘信號指明所述第一狀態(tài)時，取出輸入信號，而當所述時鐘信號指明所述第二狀態(tài)時，保持所述輸入信號；第二保持電路，配置為當所述時鐘信號指明所述第二狀態(tài)時，取出由所 述第 一保持電路輸出的第 一信號，而當所述時鐘信號指明所述第 一狀態(tài)時，保持所述第一信號；輸入切換電路，配置為當保持信號激活或使能信號無效時，供應所述第 二保持電路輸出的第二信號作為所述輸入信號，而當所述保持信號無效并且 所述使能信號激活時，供應外部信號作為所述輸入信號；和供電控制電路，配置為當供電控制信號激活時，向所述第一保持電路和 所述輸入切換電路供電，而當所述供電控制信號無效時，不向所述第一保持 電路和所述輸入切換電路供電。
8. —種觸發(fā)器，包括時鐘供應電路，配置為當睡眠信號無效時，輸出在第一狀態(tài)和第二狀態(tài) 之間交替的時鐘信號，而當所述睡眠信號激活時，將所迷時鐘信號固定為所 述第一狀態(tài)；第一保持電路，配置為當所述時鐘信號指明所述第一狀態(tài)時，取出輸入 信號，而當所述時鐘信號指明所述第二狀態(tài)時，保持所述輸入信號；第二保持電路，配置為當所述時鐘信號指明所述第二狀態(tài)時，取出由所述第 一保持電路輸出的第 一信號，而當所述時鐘信號指明所述第 一狀態(tài)時， 保持所述第一信號；輸入切換電路，配置為當掃描模式信號指明掃描模式生效時，供應掃描 輸入信號作為所述輸入信號，當所述掃描模式信號指明掃描模式不生效并且 保持信號激活時，供應所述第二保持電路輸出的第二信號作為所述輸入信號， 而當所述保持信號無效時，供應外部信號作為所述輸入信號；和供電控制電路，配置為當供電控制信號激活時，向所述第一保持電路和 所述輸入切換電路供電，而當所述供電控制信號無效時，不向所述第一保持 電路和所述輸入切換電路供電。
9. 一種半導體集成電路，包括時鐘供應電路，配置為當睡眠信號無效時，輸出在第一狀態(tài)和第二狀態(tài) 之間交替的時鐘信號，而在所述睡眠信號激活時，將所述時鐘信號固定為所 述第一狀態(tài)；第一保持電路，配置為當所述時鐘信號指明所述第一狀態(tài)時，取出輸入信號，而當所述時鐘信號指明所述第二狀態(tài)時，保持所述輸入信號；第二保持電路，配置為當所述時鐘信號指明所述第二狀態(tài)時，取出由所 述第 一保持電路輸出的第 一信號，而當所述時鐘信號指明所述第 一狀態(tài)時，保持所述第一信號；輸入切換電路，配置為當保持信號激活時，供應所述第二保持電路輸出 的第二信號作為所述輸入信號，并當所述保持信號無效時，供應外部信號作 為所述輸入信號；供電控制電路，配置為當供電控制信號激活時，向所述第一保持電路和 所述輸入切換電路供電，而當所述供電控制信號無效時，不向所述第一保持 電路和所述輸入切換電路供電；和觸發(fā)器控制電路，配置為僅當至少所述睡眠信號激活時，不將所述供電 控制信號設置為激活，而僅當至少所述保持信號激活時，將所述供電控制信 號設置為激活。
全文摘要
公開了一種觸發(fā)器和半導體集成電路。該觸發(fā)器包括時鐘供應電路，配置為根據(jù)睡眠信號而輸出在兩個預定狀態(tài)之間交替的時鐘信號或固定所述時鐘信號；第一保持電路，配置為根據(jù)所述時鐘信號指明的狀態(tài)而取出或保持輸入信號；第二保持電路，配置為根據(jù)所述時鐘信號指明的狀態(tài)而取出或保持由所述第一保持電路輸出的第一信號；輸入切換電路，配置為根據(jù)保持信號而供應所述第二保持電路輸出的第二信號作為所述輸入信號或供應外部信號作為所述輸入信號；和供電控制電路，配置為根據(jù)供電控制信號而向或不向所述第一保持電路和所述輸入切換電路供電。
文檔編號H03K3/00GK101222217SQ200710197188
公開日2008年7月16日 申請日期2007年12月10日 優(yōu)先權日2006年12月8日
發(fā)明者本村哲夫 申請人:索尼株式會社