專利名稱：放大器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種放大器電路，特別是涉及一種輸出波形不會被截掉的 放大器電路。
背景技術(shù)：
圖1示出了現(xiàn)有的放大器電路。此放大器電路包括有電容102及108、 電阻104及112、運算放大器(operational ampl if ier) 106及輸出級(output stage) 110。運算放大器106的二個電源輸入端分別耦接電源電壓VDD及共 同電位GND,負(fù)輸入端依序通過電阻104及電容102來接收輸入訊號VIN, 正輸入端則接收參考電壓Vref,而此參考電壓Vref的值為電源電壓VDD的 值的二分之一，也就是VDD/2。電容108耦接于運算放大器106的負(fù)輸入端 及輸出端之間。至于輸出級110，其具有輸入端、輸出端及二個電源輸入端， 且此輸出級110的二個電源輸入端分別耦接電源電壓AVCC及共同電位GND, 而輸入端則耦接運算放大器106的輸出端。此外，電阻112耦接于運算放 大器106的負(fù)輸入端與輸出級110的輸出端之間，以將輸出級110所輸出 的輸出訊號V0UT回授至運算放大器106的負(fù)輸入端。
該現(xiàn)有的放大器電路通常用于驅(qū)動揚聲器(speaker)之類的音響裝置， 因此提供給輸出級110的電源電壓AVCC必須要夠大。然而，基于高效率、 低功率及低成本的考慮，提供給運算放大器106的電源電壓VDD必須小于 電源電壓AVCC。但是，對于此電路而言，當(dāng)不提供輸入訊號VIN時，電流 12會等于電流II,而這二個電流的值等于零。如此一來，輸出訊號VOUT 的靜止點(quiescent point)便會是VDD/2,如圖2所示。圖2為圖1所示 電路的輸出訊號VOUT的示意圖。請參照圖2，當(dāng)輸出訊號VOUT的靜止點為 VDD/2時，輸出訊號VOUT底部的部分會被截掉。
因此，若揚聲器之類的后級電路運用上述輸出訊號VOUT來進(jìn)行操作， 勢必會影響到后級電路的效能表現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種放大器電路，其輸出波形不會被截掉，因而 不會影響到后級電路的效能表現(xiàn)。
本發(fā)明的目的是提供一種放大器電路，其可提升靜止點的電位，因而 可輸出完整的輸出波形。
基于上述及其它目的，本發(fā)明提出一種放大器電路，其包括有第一電 阻、偏移電壓產(chǎn)生器、第二電阻、第一運算放大器、第一電容、輸出級及 第三電阻。在上述構(gòu)件當(dāng)中，第一電阻的其中一端用以接收輸入訊號，偏 移電壓產(chǎn)生器用以提供偏移電壓，而第二電阻的其中一端用以接收偏移電 壓。第一運算放大器具有正輸入端、負(fù)輸入端、輸出端及二個電源輸入端， 其中上述第 一運算放大器的二個電源輸入端分別耦接第 一 電源電壓及共同 電位，負(fù)輸入端耦接第一電阻的另一端及第二電阻的另一端，而正輸入端 則接收參考電壓。第 一 電容耦接于第 一運算放大器的負(fù)輸入端與輸出端之 間。輸出級具有輸入端、輸出端及二個電源輸入端，其中上述輸出級的二 個電源輸入端分別耦接第二電源電壓及共同電位，且第二電源電壓大于第 一電源電壓，而輸出級的輸入端耦接第一運算放大器的輸出端，輸出級的 輸出端則用以作為放大器電路的輸出端。第三電阻的其中 一端耦接第 一運 算放大器的負(fù)輸入端，而另一端耦接輸出級的輸出端。
基于上述及其它目的，本發(fā)明還提出另一種放大器電路，其包括有第 一電阻、第二電阻、偏移電壓產(chǎn)生器、第三電阻、第四電阻、全差動運算 放大器、第一輸出級、第二輸出級、第五電阻、第六電阻及第七電阻。在 上述構(gòu)件當(dāng)中，第一電阻的其中一端用以接收第一輸入訊號，第二電阻的 其中一端用以接收第二輸入訊號，而第二輸入訊號與第一輸入訊號為差動 訊號。偏移電壓產(chǎn)生器用以提供偏移電壓，而第三電阻的其中一端及第四 電阻的其中一端皆用以接收偏移電壓。全差動運算放大器具有正輸入端、 負(fù)輸入端、正輸出端、負(fù)輸出端及二個電源輸入端，其中上述的全差動運 算放大器的二個電源輸入端分別耦接第 一 電源電壓及共同電位，正輸入端 耦接第 一 電阻的另 一 端及第三電阻的另 一端，而負(fù)輸入端則耦接第二電阻 的另一端及第四電阻的另一端。第一輸出級具有輸入端、輸出端及二個電 源輸入端，其中上述第 一輸出級的二個電源輸入端分別耦接第二電源電壓 及共同電位，且第二電源電壓大于第一電源電壓，而第一輸出級的輸入端耦接全差動運算放大器的負(fù)輸出端，第 一輸出級的輸出端則用以作為放大
器電路的第一輸出端。第二輸出級具有輸入端、輸出端及二個電源輸入端，
其中上述第二輸出級的二個電源輸入端分別輛接第二電源電壓及共同電
位，而第二輸出級的輸入端耦接全差動運算放大器的正輸出端，第二輸出
級的輸出端則用以作為放大器電路的第二輸出端。第五電阻的其中一端耦
接全差動運算放大器的正輸入端，而另一端耦接第一輸出端。第六電阻的
其中 一端耦接全差動運算放大器的負(fù)輸入端，而另 一端耦接第二輸出端。
第七電阻耦接于第 一輸出端與第二輸出端之間。
依照本發(fā)明一實施例所述的放大器電路，上述偏移電壓的大小包括依
據(jù)= f^-^^x^ + ^式來計算取得，其中化#"表示偏移電 L 2 2J # 2
壓，raD表示第一電源電壓，^rCC表示第二電源電壓，W,'2表示第二電阻的
值，A/表示第三電阻的值。
本發(fā)明因利用偏移電壓產(chǎn)生器來提供一偏移電壓，此偏移電壓再通過 電阻耦接至運算放大器的負(fù)輸入端，或是通過二個電阻分別耦接至全差動 運算放大器的正輸入端及負(fù)輸入端，因此可提升放大器電路的輸出訊號的 靜止點電位，進(jìn)而使放大器電路輸出完整的輸出訊號。
為使本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉 較佳實施例，并結(jié)合附圖詳細(xì)說明如下。


圖1為現(xiàn)有放大器電路的電路圖。
圖2為圖1所示電路的輸出訊號V0UT的示意圖。
圖3為依照本發(fā)明一實施例的放大器電路的電路圖。
圖4為偏移電壓產(chǎn)生器的內(nèi)部電路圖。
圖5為輸出級316的內(nèi)部電路圖。
圖6為圖3所示電路的輸出訊號V0UT的示意圖。
圖7為依照本發(fā)明另一實施例的放大器電路的電路圖。
圖8為依照本發(fā)明再一實施例的放大器電路的電路圖。
附圖符號說明
102、 108、 302、 312、 710、 802、 804:電容104、 112、 304、 308、 314、 402、 404、 406、 408、 412、 414、 712、 806、 808、 812、 814、 834、 836、 838:電阻
106、310、 410、 416:運算放大
110、316、 822、 830:輸出級
306 、810:偏移電壓產(chǎn)生器
502、5 04: MOS晶體管
702、818、 826:比較器
704、820、 828:電平移位電5各
706、824、 832:低通濾波器
708:電感
816:全差動運算放大器
GND:共同電位
VIN、VIN1、 VIN2:輸入訊號
I!、 I2: 電流
葡電源電壓
■T、V0UT1、 VOUT2:輸出訊號
Voffset:偏移電壓 Vramp: 斜波訊號 Vref:參考電壓
具體實施例方式
圖3示出了依照本發(fā)明一實施例的放大器電路。此放大器電路包括有 電容302及312、偏移電壓產(chǎn)生器306、運算放大器310及輸出級316，此 外，還包括有三個電阻，分別以304、 308及314來標(biāo)示。運算放大器310 的二個電源輸入端分別耦接電源電壓VDD及共同電位GND,負(fù)輸入端依序通 過電阻304及電容302來接收輸入訊號VIN,且此負(fù)輸入端還通過電阻308 耦接至偏移電壓產(chǎn)生器306,以接收電壓產(chǎn)生器306所輸出的偏移電壓 Voffset。運算放大器310的正輸入端用以接收參考電壓Vref ，而此參考電 壓Vref的值為電源電壓VDD的值的二分之一，也就是VDD/2。
上述電容312耦接于運算放大器31G的負(fù)輸入端及輸出端之間。至于 輸出級316,其具有輸入端、輸出端及二個電源輸入端，且此輸出級316的二個電源輸入端分別耦接電源電壓AVCC及共同電位GND，此電源電壓AVCC 大于電源電壓VDD ，而輸出級316的輸入端則耦接運算放大器310的輸出端。 此外，電阻314耦接于運算放大器310的負(fù)輸入端與輸出級316的輸出端 之間，以將輸出級316所輸出的輸出訊號V0UT回授至運算放大器310的負(fù) 輸入端。上述電容302是一個阻隔電容(blocking capacitor),使用者可 依照實際需求而決定是否采用。
藉由此放大器電路的構(gòu)成，可以推導(dǎo)出其輸出訊號v0ut的方程式，如 下列式(l)所示
,=，
哮"-~~^~
# (1)
,假設(shè)欲使放大器電路輸出具有完整波形的輸出訊號vout,則必須先令
j/0"r = ^^，因此可推算出實際應(yīng)提供的偏移電壓Voffset的電壓大小， 2
如下列式(2)所示
2 2
x——+- U)
i / 2
，其中i ,'2表示電阻308的值，i /表示電阻314的值。此外，依照上述式(2) 來調(diào)整式中的各參數(shù)，例如調(diào)整i /2或i /，便能調(diào)整偏移電壓Voffset的值。
上述偏移電壓產(chǎn)生器306的內(nèi)部電路能有多種不同的設(shè)計方式，圖4 即舉出其中的一實施例。圖4為偏移電壓產(chǎn)生器的內(nèi)部電路圖。請參照圖4, 此偏移電壓產(chǎn)生器包括有運算放大器410及416，還有電阻402、 404、 406、 408、 412及414。運算放大器410的負(fù)輸入端通過電阻402接收電源電壓 VDD,且負(fù)輸入端還通過電阻404耦接輸出端。至于運算放大器410的正輸 入端，其通過電阻406接收電源電壓AVCC,以及通過點阻408耦接共同電 位GND。運算放大器416的負(fù)輸入端通過電阻412耦接運算放大器410的輸 出端，且負(fù)輸入端還通過電阻414耦接輸出端。至于運算放大器416的正 輸入端，其亦接收上述的參考訊號Vref,也就是VDD/2,而運算放大器416 的輸出端則輸出偏移電壓Voffset。
基于上述的偏移電壓產(chǎn)生器構(gòu)成，若要使放大器電路輸出具有完整波 形的輸出訊號VOUT,則可將圖4中的電阻402及406 二者的阻值設(shè)為與圖 3中的電阻314的阻值相同、將圖4中的電阻404及408 二者的阻值設(shè)為圖 3中的電阻308的阻值的二分之一，且將圖4中的電阻412及414 二者的阻 值設(shè)為相同。此外，上述輸出級316的內(nèi)部電路亦可以有多種不同的設(shè)計方式，圖5
即舉出其中的一實施例。圖5為輸出級316的內(nèi)部電路圖。請參照圖5，此
輸出級316包括有PM0S(P-type metal oxide semiconductor)晶體管502
及NMOS (N-type metal oxide semiconductor)晶體管504。 PM0S晶體管502
的源極用以作為輸出級316的其中一電源輸入端，以耦接電源電壓AVCC,
而PM0S晶體管502的柵極與漏極則分別用以當(dāng)作輸出級316的輸入端與輸
出端。NMOS晶體管504的柵極與漏極分別耦接PM0S晶體管502的柵極與漏
極，而NMOS晶體管504的源極則用以當(dāng)作輸出級316的另 一 電源輸入端，
以耦4妻共同電位GND。
藉由偏移電壓Voffset的提供，圖3所示的放大器電路便能夠輸出具 有完整波形的輸出訊號V0UT,如圖6所示。圖6為圖3所示電路的輸出訊 號V0UT的示意圖。請參照圖6，由圖中輸出訊號V0UT的波形可知，其靜止
點已被提升至^^,使得輸出訊號V0UT的波形完整。因此，若后級電路 2
運用此輸出訊號V0UT來進(jìn)行操作，就不會影響到后級電路的效能表現(xiàn)。
圖7示出了依照本發(fā)明另一實施例的放大器電路。請同時參照圖7及 圖3,經(jīng)比較后可發(fā)現(xiàn)，圖7所示電路較圖3所示電路多增加了比較器702、 電平移位電路704、低通濾波器706及電阻712。為了說明的方便，以下先 假設(shè)輸入訊號VIN為弦波訊號。比較器702是一個斜波比較器，其正輸入 端用以接收斜波訊號Vramp,負(fù)輸入端則耦接運算放大器310的輸出端。如 此一來，比較器702便可將運算放大器310的輸出與斜波訊號Vramp作比 較，進(jìn)而輸出脈沖寬度調(diào)制(pulse width modulation,簡稱PWM)過的訊號。 電平移位電路704用以將比較器702的輸出作位移，以擴(kuò)展訊號的電壓范 圍。至于由電感708及電容710所組成的低通濾波器706,則用以將脈沖寬 度調(diào)制過的訊號恢復(fù)成弦波訊號。而電阻712，其是用來推動后級電路的電 阻。
基于圖7所示電路的教示，本發(fā)明還可擴(kuò)展至具有全差動運算放大器 (fully differential operational amplif ier)的力文大器電3各，如圖8所 示。圖8示出了依照本發(fā)明再一實施例的放大器電路。請參照圖8,此放大 器電路包括有電容802及804、偏移電壓產(chǎn)生器810、全差動運算放大器816、 比較器818及826、電平移位電路820及828、輸出級822及830、低通濾 波器824及832,還有電阻806、 808、 812、 814、 834、 836及838,這些構(gòu)件的耦接方式皆已展現(xiàn)于圖中，在此便不再贅述。至于圖中的VIN1及VIN2 皆表示輸入訊號，Voffset表示偏移電壓，VDD及AVCC皆表示電源電壓， GND表示共同電位，Vramp表示斜波訊號，而V0UT1及V0UT2則皆表示輸出 訊號。其中，輸入訊號VIN1與輸入訊號VIN2為差動訊號，而電源電壓AVCC 同樣是大于電源電壓VDD。
由于圖8所示電路屬于差動輸入及差動輸出型式的放大器電路，因此 這個放大器電路的上半部與下半部具有對稱性。例如，在理想情況下，電 容802與804 二者的電容值會一樣，電阻806與808 二者的阻值會一樣， 電阻812與814 二者的阻值會一樣，電阻834與836 二者的阻值會一樣。 同理，其它的構(gòu)件也具有相同的特性，例如比較器818與826 二者的規(guī)格 會一樣。
上述偏移電壓產(chǎn)生器810的內(nèi)部電路同樣可利用圖4所示的電路構(gòu)造 來實現(xiàn)。然而，如果偏移電壓產(chǎn)生器810采用圖4所示的電路，為了輸出 完整的波形，因此便需要調(diào)整偏移電壓產(chǎn)生器810中的電阻的阻值。請同 時參照圖8及圖4,使用者可將圖4中的電阻402及406 二者的阻值設(shè)為與 圖8中的電阻834的阻值相同，將圖4中的電阻404及408 二者的阻值設(shè) 為圖8中的電阻812的阻值的二分之一，并將圖4中的電阻412及414 二 者的阻值設(shè)為一樣。
此外，在圖8所示電路中，電容802及804 —樣是阻隔電容，使用者 可依照實際的需求而決定是否采用。而比較器818及826、電平移位電路 820及828、低通濾波器824及832,這些構(gòu)件的功能和圖7電路中的對應(yīng) 構(gòu)件的功能一樣，使用者亦可依照實際的需求而決定是否采用。
綜上所述，本發(fā)明因利用偏移電壓產(chǎn)生器來提供一偏移電壓，此偏移 電壓再通過電阻耦接至運算放大器的負(fù)輸入端，或是通過二個電阻分別耦 接至全差動運算放大器的正輸入端及負(fù)輸入端，因此可提升放大器電路的 輸出訊號的靜止點電位，進(jìn)而使放大器電路輸出完整的輸出訊號。
雖然本發(fā)明已以較佳實施例披露如上，然其并非用以限定本發(fā)明，本 領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下可作若干的更動與潤 飾，因此本發(fā)明的保護(hù)范圍以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1. 一種放大器電路，其包括一第一電阻，其一端接收一輸入訊號；一偏移電壓產(chǎn)生器，用以提供一偏移電壓；一第二電阻，其一端接收該偏移電壓；一第一運算放大器，具有正輸入端、負(fù)輸入端、輸出端及二個電源輸入端，其中上述的二個電源輸入端分別耦接一第一電源電壓及一共同電位，負(fù)輸入端耦接該第一電阻的另一端及該第二電阻的另一端，而正輸入端則接收一參考電壓；一第一電容，耦接于該第一運算放大器的負(fù)輸入端與輸出端之間；一輸出級，具有輸入端、輸出端及二個電源輸入端，其中上述的二個電源輸入端分別耦接一第二電源電壓及該共同電位，且該第二電源電壓大于該第一電源電壓，而該輸出級的輸入端耦接該第一運算放大器的輸出端，該輸出級的輸出端則用以作為該放大器電路的輸出端；以及一第三電阻，其一端耦接該第一運算放大器的負(fù)輸入端，而另一端耦接該輸出級的輸出端。
2. 如權(quán)利要求1所述的放大器電路，其中該偏移電壓的大小包括依據(jù)壓，PDZ)表示該第一電源電壓，乂FCC表示該第二電源電壓，i G表示該第二電阻的值，^表示該第三電阻的值。
3.如權(quán)利要求1所述的放大器電路，其中該偏移電壓產(chǎn)生器包括 一第二運算放大器；一第四電阻，其一端耦接該第一電源電壓，另一端耦接該第二運算放大器的負(fù)輸入端；一第五電阻，耦接于該第二運算放大器的負(fù)輸入端與輸出端之間； 一第六電阻，其一端耦接該第二電源電壓，另一端耦接該第二運算放大器的正輸入端；一第七電阻，耦接于該第二運算放大器的正輸入端與該共同電位之間； 一第八電阻，其一端耦接該第二運算放大器的輸出端；式來計算取得，其中表示該偏移電一第三運算放大器，其負(fù)輸入端耦接該第八電阻的另一端，正輸入端 接收該參考電壓，而輸出端則輸出該偏移電壓；以及一第九電阻，耦接于該第三運算放大器的負(fù)輸入端與輸出端之間。
4. 如權(quán)利要求3所述的放大器電路，其中該第三電阻、該第四電阻及該第六電阻的阻值相同，該第五電阻及該第七電阻的阻值皆為該第二電阻 的阻值的二分之一 ，且該第八電阻及該第九電阻的阻值相同。
5. 如權(quán)利要求1所述的放大器電路，其中該參考電壓的大小為該第一 電源電壓的值的二分之一 。
6. —種放大器電路，其包括 一第一電阻，其一端接收一第一輸入訊號；一第二電阻，其一端接收一第二輸入訊號，其中該第二輸入訊號與該 第一輸入訊號為差動訊號；一偏移電壓產(chǎn)生器，用以提供一偏移電壓； 一第三電阻，其一端接收該偏移電壓； 一第四電阻，其一端接收該偏移電壓；一全差動運算放大器，具有正輸入端、負(fù)輸入端、正輸出端、負(fù)輸出 端及二個電源輸入端，其中上述的二個電源輸入端分別耦接一第 一 電源電 壓及一共同電位，正輸入端耦接該第 一電阻的另 一端及該第三電阻的另一 端，而負(fù)輸入端則耦接該第二電阻的另 一端及該第四電阻的另 一端；一第一輸出級，具有輸入端、輸出端及二個電源輸入端，其中上述的 二個電源輸入端分別耦接一第二電源電壓及該共同電位，且該第二電源電 壓大于該第一電源電壓，而該第一輸出級的輸入端耦接該全差動運算放大 器的負(fù)輸出端，該第 一輸出級的輸出端則用以作為該放大器電路的一第一 輸出端；一第二輸出級，具有輸入端、輸出端及二個電源輸入端，其中上述的 二個電源輸入端分別耦接該第二電源電壓及該共同電位，而該第二輸出級 的輸入端耦接該全差動運算放大器的正輸出端，該第二輸出級的輸出端則 用以作為該放大器電路的一第二輸出端；一第五電阻，其一端耦接該全差動運算放大器的正輸入端，而另一端 耦接該第一輸出端；一第六電阻，其一端耦接該全差動運算放大器的負(fù)輸入端，而另一端 耦接該第二輸出端；以及一第七電阻，耦接于該第 一輸出端與該第二輸出端之間。
7.如權(quán)利要求6所述的放大器電路，其中該第三電阻及該第四電阻的阻值相同，而該第五電阻及該第六電阻的阻值相同，且該偏移電壓的大小包括依據(jù)^訴"=，—x， + ，式來計算取得，其中J/o炎"表示該 (2 2J 7 / 2偏移電壓，KDD表示該第一電源電壓，乂FCC表示該第二電源電壓，i ,'2表示 該第三電阻及該第四電阻的值，V表示該第五電阻及該第六電阻的值。
8. 如權(quán)利要求6所述的放大器電路，其中該偏移電壓產(chǎn)生器包括 一第一運算放大器；一第八電阻，其一端耦接該第一電源電壓，另一端耦接該第一運算放大器的負(fù)輸入端；一第九電阻，耦接于該第 一 運算放大器的負(fù)輸入端與輸出端之間； 一第十電阻，其一端耦接該第二電源電壓，另一端耦接該第一運算放大器的正輸入端；一第十一電阻，耦接于該第一運算放大器的正輸入端與該共同電位之間；一第十二電阻，其一端耦接該第一運算放大器的輸出端； 一第二運算放大器，其負(fù)輸入端耦接該第十二電阻的另一端，正輸入 端接收一參考電壓，而輸出端則輸出該偏移電壓；以及一第十三電阻，耦接于該第二運算放大器的負(fù)輸入端與輸出端之間。
9. 如權(quán)利要求8所述的放大器電路，其中該第五電阻、該第六電阻、 該第八電阻及該第十電阻的阻值相同，該第三電阻及該第四電阻的阻值相 同，且該第九電阻及該第十一電阻的阻值皆為該第三電阻的阻值的二分之 一，而該第十二電阻及該第十三電阻的阻值亦相同。
10. 如權(quán)利要求8所述的放大器電路，其中該參考電壓的大小為該第一 電源電壓的 <直的二分之一 。六/2 FZ)Z)
全文摘要
一種放大器電路，其包括有第一電阻、偏移電壓產(chǎn)生器、第二電阻、第一運算放大器、第一電容、輸出級及第三電阻。在此放大器電路中，由于偏移電壓產(chǎn)生器可產(chǎn)生偏移電壓，且第一運算放大器的負(fù)輸入端通過電阻來接收上述的偏移電壓，因此此放大器電路的輸出訊號的靜止點電位可被提升，進(jìn)而輸出完整的輸出訊號。
文檔編號H03F3/45GK101453196SQ20071019644
公開日2009年6月10日 申請日期2007年12月3日 優(yōu)先權(quán)日2007年12月3日
發(fā)明者劉育任, 謝先成 申請人:聯(lián)陽半導(dǎo)體股份有限公司