專利名稱：運(yùn)算放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及運(yùn)算放大器，更具體地，涉及能夠抑制功率消耗和噪聲產(chǎn)生的運(yùn)算放 大器。
背景技術(shù)：
通常，運(yùn)算放大器是一個放大輸入電壓之間的差值的電路。在理想的運(yùn)算放大器 情況下，其晶體管具有相同的大小(size)和相同的閾值電壓。因此，當(dāng)輸入電壓相等時，運(yùn) 算放大器的輸出電壓應(yīng)為0V。然而，由于工藝因素，其晶體管不具有相同的大小和相同的閾 值電壓。即，在晶體管中可能存在失配的問題。為此，即使輸入電壓相等時，輸出電壓也會 有幾微伏到幾十毫伏的電壓輸出。該電壓被稱為“偏移電壓”。在相關(guān)技術(shù)中，使用電容器 來消除該偏移電壓。圖1是相關(guān)的采樣保持電路(sample and hold circuit)的電路圖。如圖1所示，該相關(guān)的采樣保持電路包括三個開關(guān)SI、S2和S3，一個運(yùn)算放大器 和一個電容器Cc。下文，將描述該相關(guān)的采樣保持電路的操作。當(dāng)開關(guān)S1和S3閉合時，輸入電壓 Vin對電容器Cc充電。過一段時間后，開關(guān)S1和S3斷開，并且開關(guān)S2閉合。在該狀態(tài)，通 過將偏移電壓加到采樣輸入電壓而得到的電壓作為實際輸入施加于運(yùn)算放大器。因此，運(yùn) 算放大器輸出通過從包含偏移電壓的輸出電壓中消除偏移電壓而得到的電壓。在上述結(jié)構(gòu)中，可以在一定程度上抵消偏移電壓。然而，需要使用非重疊時鐘 (non-overlap clock)和采樣電容器。為此，這種結(jié)構(gòu)難以用于使用包含在集成電路(IC) 中的直流電平驅(qū)動緩沖器或參考緩沖器的結(jié)構(gòu)中。由于持續(xù)的開關(guān)操作(continuous switching operation)，導(dǎo)致IC中可能含有噪 聲。在該情形，其他電路的操作會受到損害。同樣需要增大用于減小開關(guān)等影響的電容器 的容量。此外，在設(shè)計運(yùn)算放大器時存在困難，因為運(yùn)算放大器在其偏移采樣操作期間應(yīng)該 保持在固定的狀態(tài)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一個能夠基本避免由于相關(guān)技術(shù)的局限性或不足所 帶來的一個或多個問題的運(yùn)算放大器。本發(fā)明的目的是提供一種能夠抑制功率消耗和噪聲產(chǎn)生的運(yùn)算放大器。將在隨后的對在下文的實驗方面具有一般技能并能從本發(fā)明的實踐中學(xué)習(xí)的人 員來說部分內(nèi)容是顯而易見的描述中闡明本發(fā)明的另外的優(yōu)點、目的和特點。本發(fā)明的目的和其他優(yōu)點可以通過在說明書描述和權(quán)利要求及附圖中具體指出的結(jié)構(gòu)來實現(xiàn)和獲得。為了實現(xiàn)根據(jù)本發(fā)明的目的的這些目標(biāo)和其他優(yōu)點，如本文所實施的和概括描述 的，運(yùn)算放大器包括含有差分放大電路的偏移修正器，以及使用鎖存電路(latch circuit) 來存儲偏移電壓的偏移存儲器，其中，差分放大電路包含連接至輸入端子的第一 NM0S晶體 管和第二 NM0S晶體管、分別連接至第一 NM0S晶體管的漏極和第二 NM0S晶體管的漏極的第 一 PM0S晶體管和第二 PM0S晶體管，連接至第一 NM0S晶體管和第二 NM0S晶體管的源極的 第三NM0S晶體管、連接至第二 PM0S晶體管的源極的第三PM0S晶體管、連接至第三PM0S晶 體管的第四NM0S晶體管，以形成施加于偏移存儲器的輸出，以及各并行連接至第一NM0S晶 體管和第二 NM0S晶體管中相關(guān)聯(lián)的一個NM0S晶體管的左修正塊和右修正塊。應(yīng)該理解本發(fā)明的前述的概括描述和后文的詳細(xì)描述是示例性和解釋性的，如果 需要，可以提供對本發(fā)明的進(jìn)一步的解釋。


所包括的附圖提供對本發(fā)明的進(jìn)一步理解并結(jié)合于此而構(gòu)成本申請的一部分，附 圖舉例說明了本發(fā)明的實施方式并與實施方式一起用于解釋本發(fā)明的原理。在附圖中圖1是示出相關(guān)的采樣保持電路的電路圖；圖2是示出根據(jù)本發(fā)明的運(yùn)算放大器的電路圖；圖3是示出使用根據(jù)本發(fā)明的運(yùn)算放大器的VC0M驅(qū)動器的示例性實施方式的電 路圖；及圖4是示出使用根據(jù)本發(fā)明的運(yùn)算放大器的非反相放大器的示例性實施方式的 電路圖。
具體實施例方式現(xiàn)在將參考示出實例附圖來詳細(xì)地描述本發(fā)明的優(yōu)選實施方式。盡管結(jié)合至少 一個實施方式在附圖中示出了本發(fā)明的結(jié)構(gòu)和功能，并參考附圖和實施方式對其進(jìn)行了描 述，但本發(fā)明的技術(shù)構(gòu)思及其重要的結(jié)構(gòu)和功能不局限于此。應(yīng)當(dāng)注意，本發(fā)明中公開的大部分術(shù)語與現(xiàn)有技術(shù)中公知的常規(guī)術(shù)語相對應(yīng)，但 申請人:選擇出一些必要的術(shù)語并將在本發(fā)明的下文描述中公開。因此，優(yōu)選的是，由申請人 定義的術(shù)語需要基于本發(fā)明中他們含義來理解。以下，將參考附圖詳細(xì)地描述根據(jù)本發(fā)明的示例性實施方式的運(yùn)算放大器。圖2是示出根據(jù)本發(fā)明的運(yùn)算放大器的電路圖。如圖2所示，根據(jù)本發(fā)明的示意性實施方式的運(yùn)算放大器包括使用差分放大電 路的偏移修正器100，以及使用鎖存電路存儲測得的偏移電壓的偏移存儲器200。偏移修正器100的差分放大電路包括一對NM0S晶體管，即第一 NM0S晶體管附和 第二 NM0S晶體管N2，在其各自的柵極處連接至輸入端子V-和V+。第一 PM0S晶體管P1在 其的源極和柵極處連接至第一 NM0S晶體管m的漏極。第二 PM0S晶體管P2在其的源極處 連接至第二 NM0S晶體管N2的漏極。第一 NM0S晶體管附和第二 NM0S晶體管N2的源極連接至第三NM0S晶體管N3的 漏極。將偏壓(bias voltage) VB提供到第三NM0S晶體管N3的柵極，從而第三NM0S晶體管N3用作電流源。第一 PM0S晶體管P1的源極和柵極連接至第一 NM0S晶體管附的漏極。第二 PM0S 晶體管P2的源極連接至第二 NM0S晶體管N2的漏極。第二 PM0S晶體管P2的柵極連接至 第一 PM0S晶體管P1的柵極。第一 PM0S晶體管P1和第二 PM0S晶體管P2在其各自的漏極處連接至第三PM0S 晶體管P3的漏極。第三PM0S晶體管P3的柵極連接至第二 NM0S晶體管N2與第二 PM0S晶 體管P2之間的節(jié)點。第四NM0S晶體管N4連接至第三PM0S晶體管P3和第三NM0S晶體管 N3。第四NM0S晶體管N4形成連接至偏移存儲器200的輸入端的運(yùn)算放大器的輸出端OUT。多個NM0S晶體管通過開關(guān)分別并行連接至第一 NM0S晶體管附和第二 NM0S晶體 管N2。并行連接至第一 NM0S晶體管附的NM0S晶體管和開關(guān)構(gòu)成左修正塊MLB，并行連接 至第二 NM0S晶體管N2的NM0S晶體管和開關(guān)構(gòu)成右修正塊MRB。左修正塊MLB和右修正塊MRB連接至偏移存儲器200。左修正塊MLB中的每個晶 體管的柵極連接至第一 NM0S晶體管m的柵極。右修正塊MRB中的每個晶體管的柵極連接 至第二 NM0S晶體管N2的柵極。下文將描述根據(jù)本發(fā)明的示意性實施方式的運(yùn)算放大器的動作。當(dāng)偏移修正步驟開始時，運(yùn)算放大器作為比較器進(jìn)行動作。在該步驟，輸入端子V+ 和V-短路。此后，將右修正塊MRB的晶體管數(shù)目調(diào)節(jié)或設(shè)置到最大數(shù)目，而將左修正塊MLB 的晶體管數(shù)目調(diào)節(jié)或設(shè)置到最小數(shù)目。在該狀態(tài)，運(yùn)行放大器的輸出為“H”邏輯電平。在 該狀態(tài)，構(gòu)成偏移存儲器200的鎖存電路運(yùn)行在通路模式(pass mode)，這樣它將所有加到 其上的輸入代碼傳輸?shù)阶笮拚龎KMLB和右修正塊MRB。在逐漸減少右修正塊MRB的晶體管數(shù)目時執(zhí)行代碼施加。當(dāng)右修正塊MRB的晶體 管數(shù)目達(dá)到最小數(shù)目時，執(zhí)行代碼調(diào)節(jié)，從而將已設(shè)置為最小數(shù)目的左修正塊的MLB的晶 體管的數(shù)目最大化。此后，執(zhí)行偏移保持步驟。在偏移修正步驟中，當(dāng)偏移電壓對應(yīng)于“+/-1LSB”時， 將運(yùn)算放大器的輸出開啟(switch)。這里，“開啟”是指偏移在與預(yù)定的分辨率范圍相對應(yīng) 的范圍內(nèi)。此時，輸出電壓從“H”邏輯電平變到“L”邏輯電平。當(dāng)運(yùn)算放大器的輸出是“L” 邏輯電平時，鎖存電路運(yùn)行在保持模式。在該狀態(tài)，不再輸入修正代碼。在初始啟動期間，執(zhí)行一次上述操作。因此，不需要持續(xù)的開關(guān)操作就可以實現(xiàn)準(zhǔn) 確和期望的偏移修正。此后，將參照圖3描述使用根據(jù)本發(fā)明的運(yùn)算放大器的VC0M驅(qū)動器的示例性實施 方式。如圖3所示，VC0M驅(qū)動器包括兩個彼此并行連接的運(yùn)算放大器和兩個開關(guān)，即第 一開關(guān)S1和第二開關(guān)S2。每個運(yùn)算放大器具有與上述根據(jù)本發(fā)明的運(yùn)算放大器相同的結(jié) 構(gòu)。運(yùn)算放大器的各同相輸入端(+)連接至輸入端子RefH和RefL。運(yùn)算放大器的反相輸 入端(_)分別連接至運(yùn)算放大器的輸出端子。運(yùn)算放大器的輸出端子分別連接至第一開關(guān) S1和第二開關(guān)S2。VC0M中使用的運(yùn)算放大器均是接收DC輸入電壓并輸出具有穩(wěn)定DC電平的電壓的 電路。VC0M驅(qū)動器的運(yùn)算放大器由于兩輸入電壓之間的DC電平的差異和兩輸出電壓VC0MH和VC0ML之間的差異導(dǎo)致對圖像質(zhì)量具有較大的影響。當(dāng)兩電壓之間存在偏移電壓時，可 能會出現(xiàn)閃爍或變暗的異?，F(xiàn)象。這些電路基本上都具有緩沖結(jié)構(gòu)。然而，當(dāng)轉(zhuǎn)換電容系 統(tǒng)用于消除偏移時，在緩沖器設(shè)計方面存在很大的局限性，因為輸出負(fù)荷大。在該情形，頻 率要求也必須高。然而，在使用根據(jù)本發(fā)明的運(yùn)算放大器時，在保持根據(jù)與現(xiàn)有技術(shù)中相等 的負(fù)荷水平的穩(wěn)定性時可以減小圖像質(zhì)量的偏差。以下，將參照圖4描述使用根據(jù)本發(fā)明的運(yùn)算放大器的非反相放大器的示例性實 施方式。如圖4所示，非反相放大器包括一個運(yùn)算放大器以及兩個電阻器Ra和Rb。該運(yùn)算 放大器具有與上述根據(jù)本發(fā)明的運(yùn)算放大器相同的結(jié)構(gòu)。運(yùn)算放大器的非反相輸入端(+) 連接至輸入端子Vin。運(yùn)算放大器的反相輸入端(_)連接至串聯(lián)連接的第一電阻Ra和第二 電阻Rb之間的節(jié)點。輸出端Vout連接至第二電阻器Rb的一端。非反相放大器配置成將輸入電壓放大到設(shè)定的累積電平，并輸出放大后的電壓。 該非反相運(yùn)算放大器可能存在一個問題，即由于非反相放大器中使用的運(yùn)算放大器的偏移 導(dǎo)致輸出電壓的電平可能與目標(biāo)電平具有很大的差別。由于偏移是DC電平，所以由于所設(shè) 定的累積，偏移電壓的電平也將放大。在使用根據(jù)本發(fā)明的運(yùn)算放大器時，可以實現(xiàn)不需進(jìn)行外部調(diào)節(jié)就能夠減小偏移 的準(zhǔn)確的非反相放大器。從上述描述可以明顯看出，根據(jù)本發(fā)明的運(yùn)算放大器實現(xiàn)了其中偏移產(chǎn)生在一定 的期望范圍內(nèi)的電路。由于不需要執(zhí)行開關(guān)操作，所以可以抑制功率消耗和噪聲產(chǎn)生。此 外，由于不需要外部調(diào)整(trimming)，所以可以減小測試時間和芯片大小。對本領(lǐng)域的技術(shù)人員而言，很顯然在不背離本發(fā)明的精神或范圍的前提下，可以 對本發(fā)明進(jìn)行各種修改和變化。因而，其意指，本發(fā)明覆蓋了在本發(fā)明所附的權(quán)利要求及其 等價物的范圍內(nèi)的該發(fā)明的修改和變化。
權(quán)利要求
一種運(yùn)算放大器，包括偏移修正器，包括差分放大電路；以及偏移存儲器，使用鎖存電路存儲偏移電壓，其中，所述差分放大電路包括第一NMOS晶體管和第二NMOS晶體管，連接至輸入端子，第一PMOS晶體管和第二PMOS晶體管，分別連接至所述第一NMOS晶體管的漏極和所述第二NMOS晶體管的漏極，第三NMOS晶體管，連接至所述第一NMOS晶體管的源極和所述第二NMOS晶體管的源極，第三PMOS晶體管，連接至所述第二PMOS晶體管的源極，第四NMOS晶體管，連接至所述第三PMOS晶體管，以形成施加于所述偏移存儲器的輸出，以及左修正塊和右修正塊，各并行連接至所述第一NMOS晶體管和所述第二NMOS晶體管中相關(guān)聯(lián)的一個。
2.根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中，所述左修正塊包括多個并行連接的NMOS 晶體管，以及并行連接的開關(guān)。
3.根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中，所述右修正塊包括多個并行連接的NMOS 晶體管，以及并行連接的開關(guān)。
4.根據(jù)權(quán)利要求2或3所述的運(yùn)算放大器，其中，所述多個NMOS晶體管中的每一個與 所述多個開關(guān)中相關(guān)聯(lián)的一個串聯(lián)連接。
5.根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中所述第一 NMOS晶體管在所述第一 NMOS晶體管的柵極處連接至所述左修正塊的所述多 個NMOS晶體管的柵極，所述第一 NMOS晶體管的源極連接至所述第三NMOS晶體管的漏極， 所述第一 NMOS晶體管的漏極連接至所述第一 PMOS晶體管的柵極和所述第一 PMOS晶體管 的源極；以及所述第二 NMOS晶體管在所述第二 NMOS晶體管的柵極處連接至所述右修正塊的所述多 個NMOS晶體管的柵極，所述第二 NMOS晶體管的源極連接至所述第三NMOS晶體管的漏極， 所述第二 NMOS晶體管的漏極連接至所述第二 PMOS 晶體管的源極。
6.根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中所述第一 PMOS晶體管在所述第一 PMOS晶體管的柵極處連接至所述第一 PMOS晶體管 的源極，并且在所述第三PMOS晶體管的漏極處連接至所述第三PMOS晶體管的漏極；以及所述第二 PMOS晶體管在所述第二 PMOS晶體管的柵極處連接至所述第一 PMOS晶體管 的柵極，所述第二 PMOS晶體管的源極連接至所述第二 NMOS晶體管的漏極，以及所述第二 PMOS晶體管在所述第二 PMOS晶體管的漏極處連接至所述第三PMOS晶體管的漏極。
7.根據(jù)權(quán)利要求1所述的運(yùn)算放大器，其中偏壓提供到所述第三NMOS晶體管的柵極， 以便所述第三NMOS晶體管用作電流源。
8.一種VCOM驅(qū)動器的運(yùn)算放大器裝置，包括權(quán)利要求1中描述的每個運(yùn)算放大器，所述運(yùn)算放大器并行連接，同時具有分別連接 至輸入端子的非反相輸入端，以及經(jīng)由第一開關(guān)和第二開關(guān)分別連接至輸出端子的反相輸入端。
9. 一種非反相放大器，包括權(quán)利要求1中描述的運(yùn)算放大器，所述運(yùn)算放大器具有連接至輸入端子的非反相輸入 端、連接至串聯(lián)連接的第一電阻器和第二電阻器之間的節(jié)點的反相輸入端，以及連接至所 述第二電阻器的一端的輸出端子。
全文摘要
本申請公開了一種能夠抑制功率消耗和噪聲產(chǎn)生的運(yùn)算放大器。運(yùn)算放大器包括含有差分放大電路的偏移修正器和使用鎖存電路存儲偏移電壓的偏移存儲器。差分放大電路包括連接至輸入端子的第一和第二NMOS晶體管、分別連接至第一和第二NMOS晶體管的漏極的第一和第二PMOS晶體管、連接至第一和第二NMOS晶體管的源極的第三NMOS晶體管、連接至第二PMOS晶體管的源極的第三PMOS晶體管、連接至第三PMOS晶體管的第四NMOS晶體管以形成施加于偏移存儲器的輸出，左修正塊和右修正塊各并行連接至第一和第二NMOS晶體管中相關(guān)聯(lián)的一個NMOS晶體管。
文檔編號H03F1/26GK101854150SQ20091021692
公開日2010年10月6日 申請日期2009年12月31日 優(yōu)先權(quán)日2008年12月31日
發(fā)明者李元孝 申請人:東部高科股份有限公司