專利名稱：半導體差分電路、使用該電路的裝置及該電路的配置方法
技術領域：
本發(fā)明涉及一種用于便攜式電話等的高頻電路的半導體差分電路、使用該半導體差分電路的振蕩裝置、放大裝置及切換裝置、以及半導體差分電路的配置方法。
背景技術：
隨著便攜式電話的快速普及，已經變得越來越需要使其中的無線部分小型化。由于此原因，近年來的趨勢為使無線部分成為IC(集成電路)。為了將無線部分作為IC來實現(xiàn)，需要將過去使用離散部分和模塊制造的振蕩器及低噪聲放大器作為IC來實現(xiàn)。
圖12是示出將過去的振蕩裝置作為IC來實現(xiàn)的電路的實例。在圖12所示的電路中，線圈1002和線圈1003串聯(lián)在一起，并且電源1001與線圈1002和線圈1003的連接點連接。線圈1002和線圈1003的串聯(lián)電路具有開關元件1006和1007通過隔直流電容器1004和1005與其串聯(lián)的電路、以及可變電容元件1008和1009通過并聯(lián)的隔直流電容器1025和1026與其串聯(lián)的電路。由MOSFET1010和1020形成的負電阻電路與如上所構成的諧振電路連接，從而使該電路作為整體被形成為差分振蕩器。開關元件1006和1007與控制電壓端子13連接，從而可以通過施加到該控制電壓端子13的控制電壓，對呼叫頻率(calling frequency)的頻帶進行切換。
圖13示出將過去的放大裝置作為IC來實現(xiàn)的電路的實例。在圖13所示的電路中，線圈1027和線圈1028進行串聯(lián)，并且電源1029與線圈1027和線圈1028的連接點連接。線圈1027和線圈1028的串聯(lián)電路具有與其連接的MOSFET1030和1031，以便形成差分放大器。
然而，在硅襯底(未示出)上形成圖12所示的振蕩器的情況下，在該振蕩器和漏極1021一側的襯底之間會形成寄生電容1023及寄生電阻1024。因此，如圖14所示，對于高頻信號成分，線圈1003等價于其與寄生電容1023和寄生電阻1024的串聯(lián)電路的并聯(lián)電路。由此，如果受到寄生電容1023和寄生電阻1024的影響，則如圖15所示，諧振電路的特性變?yōu)槿缣摼€所示的較鈍的特性，而其本來應該為實線所示的特性。更具體地說，諧振電路的Q惡化，并且C/N也發(fā)生惡化。
在硅襯底上形成圖13所示的放大電路的情況下，同樣地會在該放大電路和MOSFET的漏極1021和1022一側的襯底之間形成寄生電容1023及寄生電阻1024。因此，高頻信號通過寄生電容1023漏泄到寄生電阻1024。并且由于寄生電阻的影響造成該高頻信號的一部分丟失。因此，由于柵極的寄生元件的影響造成噪聲特性的惡化，而由于漏極的寄生元件的影響會造成失真特性的惡化。
在硅襯底上形成開關元件的情況下，會如上所述的那樣形成寄生電阻和寄生電容，從而在接通開關元件時會造成損失。當與諸如上述的振蕩器結合使用時，在開關元件的接通狀態(tài)，則諧振電路還會通過開關元件，受到寄生電阻和電容的影響，從而使Q值進一步變鈍，并且使特性惡化。
為了解決以上的問題，已經提出了一些方案。例如，一個方案提出了一種在半導體器件和硅襯底之間形成氧化膜的結構(例如，參考PCT國際申請No.11-501466的日語翻譯)。由此，通過在半導體器件和硅襯底之間形成氧化膜，降低寄生電容1023，從而改善振蕩器和低噪聲放大器的特性的惡化。然而，在實際中，必須改變制造工藝來實現(xiàn)這樣的結構，從而導致了高成本的工藝。
另一解決方案提出了一種降低硅襯底的雜質濃度來增加寄生電阻的電阻值的結構(例如，參考日本專利待審公開No.8-316420)。PCT國際申請No.11-501466和日本專利待審公開No.8-316420被全文引用在此作為參考。圖16示意地示出了在改變寄生電阻1024時，構成圖12所示的振蕩器的諧振電路的Q值。當圖12所示的線圈1002和1003由圖14所示的電路來替代時，可以從諧振電路的電導和電納推導出這樣的特性。對于圖16所示的特性，在寄生電阻1024處于100到500歐姆的范圍內時，Q值特別惡化。因此，為了改善諧振電路的Q值，應該對寄生電阻1024的電阻值進行增加或者減少，以使其離開所述的范圍。因此，通過降低硅襯底的雜質濃度，可以增加寄生電阻1024的電阻值，從而改善振蕩電路的特性。此外，在放大電路中，可以通過增加寄生電阻來抑制特性的惡化。然而，此方法也需要對制造工藝進行改變，從而導致高成本的工藝。
另一解決方案提出了一種將使硅襯底接地的接觸點設置得盡可能靠近MOSFET。圖17是示出這樣的多接點(multi-finger)型MOSFET的結構。在圖17所示的結構中，設置縱向形狀的源電極1032，并且將縱向形狀的柵電極1033設置得鄰近于源電極1032，并且將縱向形狀的漏電極1034設置得鄰近于柵電極1033。并且將與硅襯底配線1036連接的接觸器1035設置得靠近漏電極1034。硅襯底配線1036與接地電極連接。通過這樣的結構，可以降低從漏電極1034到接地電極的寄生電阻1024的電阻值，從而依據上述的理由，可以改善振蕩電路中的Q值特性。此外，在放大電路中，通過降低寄生電阻1024，可以抑制性能的惡化。
然而，對于圖7所示的解決方案，需要設置大量的接觸器1035，以便充分地降低每一個漏電極1034的寄生電阻1024。例如，如果在半導體襯底上實現(xiàn)圖12所示的振蕩電路的MOSFET1010和1020，則配置將如圖18所示。因此，還需要用于安裝接觸器1035和硅襯底配線1036的區(qū)域，從而會使整個IC芯片大到足以成為增加成本的一個因素。
本發(fā)明的目的是提出一種能夠使IC芯片小型化半導體差分電路、使用該半導體差分電路的振蕩裝置、使用該半導體差分電路的放大裝置、以及使用該半導體差分電路的開關裝置、以及半導體差分電路的配置方法。

發(fā)明內容
本發(fā)明的第一方面是一種半導體差分電路，包括半導體襯底，在所述的半導體襯底上形成的第一半導體器件，所述的第一半導體器件具有第一柵電極，用于使差分信號的其中之一輸送到其上；以及第一漏電極，用于輸出由所述的第一柵電極控制的差分信號的其中之一；在所述的半導體襯底上形成的第二半導體器件，所述的第二半導體器件具有第二柵電極，用于使所述差分信號中的另一個輸送到其上；以及第二漏電極，用于輸出由所述的第二柵電極控制的差分信號中的另一個，其中將所述的第一漏電極和所述的第二漏電極較接近地設置，從而使其在預定的頻率上，等價于所述的第一漏電極通過第一預定電阻接地，并且所述的第二漏電極通過具有與所述的第一預定電阻相同的電阻值的電阻接地。
本發(fā)明的第二方面是在依據本發(fā)明的第一方面的半導體差分電路中，所述第一預定電阻的電阻值等于通過所述的半導體襯底在所述的第一漏電極和所述的第二漏電極之間形成的電阻值的一半，所述的電阻值由在所述的預定頻率上所述第一漏電極和所述第二漏電極之間的空間確定。
本發(fā)明的第三方面是在依據本發(fā)明的第一方面的半導體差分電路中，所述的第一半導體器件和所述的第二半導體器件分別是多接點型FET，并且對所述的第一半導體器件和所述的第二半導體器件進行設置，從而使所述的第二漏電極的縱向沿著并且接近于所述第一漏電極的縱向。
本發(fā)明的第四方面是在依據本發(fā)明的第三方面的半導體差分電路中，對于所述的第一半導體器件將所述的第一柵電極沿著所述的第一漏電極的縱向與所述第一漏電極相鄰地設置；以及所述的第一半導體器件具有第一源電極，將第一源電極沿著所述第一柵電極的縱向與所述的第一柵電極相鄰地設置，以及對于所述的第二半導體器件將所述的第二柵電極沿著所述的第二漏電極的縱向與所述第二漏電極相鄰地設置；以及所述的第二半導體器件具有第二源電極，將所述的第二源電極沿著所述的第二柵電極的縱向與所述第二柵電極相鄰地設置，以及將包括所述的第一半導體器件和所述的第二半導體器件的電路設置為第一單元電路；將n個所述的第一單元電路彼此相鄰地設置；將第i+1個第一單元電路與第i個(i處于1和n-1之間)第一單元電路相鄰地設置；以及所述的n個第一漏電極相互連接，所述的n個第二漏電極相互連接，所述的n個第一柵電極相互連接，所述的n個第二柵電極相互連接，以及，所述的n個第一源電極和所述的n個第二源電極相互連接。
本發(fā)明的第五方面是在依據本發(fā)明的第三方面的半導體差分電路中，在所述的半導體襯底上形成第三源電極；將所述的第一柵電極沿著所述第三源電極的縱向與所述第三源電極相鄰地設置；將所述的第一漏電極沿著所述的第一柵電極的縱向在與所述第三源電極的相反側且接近于所述的第一柵電極而設置；將所述的第二漏電極沿著所述第一漏電極的縱向在與所述第一柵電極的相反側且接近于所述第一漏電極而設置；將所述的第二柵電極沿著所述第二漏電極的縱向在與所述的第一漏電極的相反側且接近于所述的第二漏電極而設置；將包括所述的第三源電極、所述的第一柵電極、所述的第一漏電極、所述的第二漏電極、以及所述的第二柵電極的電路設置為第二單元電路；將n個所述的第二單元電路彼此相鄰地設置；所述的第i個(i處于1和n-1之間)第二單元電路的第二柵電極與第i+1個第二單元電路的所述第三源電極相鄰地設置；以及所述的n個第一漏電極相互連接，所述的n個第二漏電極相互連接，所述的n個第一柵電極相互連接，所述的n個第二柵電極相互連接，以及，所述的n個第三源電極相互連接。
本發(fā)明的第六方面是在依據本發(fā)明的第一方面的半導體差分電路中，
設置所述第一柵電極圍住所述的第一漏電極；設置所述第二柵電極圍住所述的第二漏電極；以及源電極設置在所述的第一柵電極和所述的第二柵電極之間。
本發(fā)明的第七方面是在依據本發(fā)明的第六方面的半導體差分電路中，每一個半導體差分電路存在兩個所述的第一漏電極、以及所述的第二漏電極；將源電極設置在一個第一漏電極和一個第二漏電極之間；將與所述的源電極連接的電極設置在另一個第一漏電極和另一個第二漏電極之間；將與所述的源電極連接的電極設置在一個第一漏電極和另一個第二漏電極之間；以及將與所述的源電極連接的電極設置在另一個第一漏電極和所述的一個第二漏電極之間。
本發(fā)明的第八方面是在依據本發(fā)明的第一或者第二方面的半導體差分電路中，將所述的第一柵電極與所述第一漏電極相鄰地設置；將所述的第二柵電極與所述第二漏電極相鄰地設置；設置源電極圍住所述的第一漏電極、所述的第二漏電極、所述的第一柵電極、以及所述的第二柵電極，并且所述的源電極與所述的第一柵電極和所述的第二柵電極相鄰。
本發(fā)明的第九方面是在依據本發(fā)明的第八方面的半導體差分電路中，每一個差分電路存在兩個所述的第一漏電極和所述的第二漏電極，將一個第一漏電極和一個第二漏電極設置得較接近，將另一第一漏電極和另一第二漏電極設置得較接近，將所述的第一個第一漏電極和所述的另一第二漏電極設置得較接近，以及，將所述的另一第一漏電極和所述的一個第二漏電極設置得較接近。
本發(fā)明的第十方面是一種半導體差分電路，包括半導體襯底，在所述的半導體襯底上形成的第一半導體器件，所述的第一半導體器件具有第一集電極或者基極，用于使差分信號的其中之一輸送到其上；以及在所述的半導體襯底上形成的第二半導體器件，所述的第二半導體器件具有第二集電極或者基極，用于使所述差分信號中的另一個輸送到其上，其中所述的第一集電極或者基極和所述的第二集電極或者基極設置得較接近，從而使其在預定的頻率上，等價于所述的第一集電極或者基極通過第二預定電阻接地，并且所述的第二集電極或者基極通過與所述的第二預定電阻具有相同的電阻值的電阻接地。
本發(fā)明的第十一方面是一種使用根據本發(fā)明的第一或者第十方面所述的半導體差分電路的振蕩裝置。
本發(fā)明的第十二方面是一種使用根據本發(fā)明的第一或者第十方面所述的半導體差分電路的開關裝置。
本發(fā)明的第十三方面是一種使用根據本發(fā)明的第一或者第十方面所述的半導體差分電路的放大裝置。
本發(fā)明的第十四方面是一種半導體差分電路的設置方法，包括步驟在半導體襯底上形成第一半導體器件，所述的第一半導體器件具有第一漏電極，用于使差分信號的其中之一輸送到其上；以及第一柵電極，用于控制所述的一個信號；在所述的半導體襯底上形成第二半導體器件，所述的第二半導體器件具有第二漏電極，用于使所述差分信號中的另一個輸送到其上，以及第二柵電極，用于使輸送到其上的所述另一信號形成，其中將所述的第一漏電極和所述的第二漏電極設置得較接近，從而使其在預定的頻率下，等價于所述的第一漏電極通過第一預定電阻接地，并且所述的第二漏電極通過與所述第一預定電阻具有相同的電阻值的電阻接地。
本發(fā)明的第十五方面是在依據本發(fā)明的第一方面的半導體差分電路中，所述的半導體差分電路還包括在所述的半導體襯底上形成的第三半導體器件，所述的第三半導體器件具有第二柵電極，用于使所述差分信號中的另一個輸送到其上；以及第一漏電極，用于輸出由所述的第二柵電極控制的差分信號的其中之一；以及在所述半導體襯底上形成的第四半導體器件，所述的第四半導體器件具有第一柵電極，用于使所述差分信號的其中之一輸送到其上；以及第二漏電極，用于輸出由所述的第一柵電極控制的差分信號中的另一個；以及輸送到第一柵電極和所述的第二柵電極上的差分信號是差分本地振蕩信號；所述的第一半導體器件具有第一源電極，用于使差分信號的其中之一與輸送到其上的所述差分本地信號進行混頻；所述的第二半導體器件與所述的第一半導體器件共用所述的第一源電極；所述的第三半導體器件與所述的第一半導體器件共用所述的第一漏電極，并且所述的第三半導體器件具有第二源電極，用于使差分信號中的另一個與輸送到其上的所述的差分本地振蕩信號進行混頻。
所述的第四半導體器件與所述的第三半導體器件共用所述的第二源電極，并且與所述的第二半導體器件共用所述的第二漏電極；由所述的第二柵電極控制的所述差分信號是使所述的差分本地振蕩信號與所述的要被混頻的所述差分信號進行混頻的差分信號；以及將所述的第一漏電極和所述的第二漏電極設置得較接近，從而使其在所述的混頻差分信號的頻率上，等價于所述的第一漏電極通過第一預定電阻接地，并且所述的第二漏電極通過與所述的第一預定電阻具有相同的電阻值的電阻接地。
本發(fā)明的第十六方面是在依據本發(fā)明的第十五方面的半導體差分電路中，將所述的第一柵電極和所述的第二柵電極設置得較接近，從而使其在所述的差分本地振蕩信號的頻率上，等價于所述的第一柵電極通過第三預定電阻接地，并且所述的第二柵電極通過與所述的第三預定電阻具有相同的電阻值的電阻接地；以及將所述的第一源電極和所述的第二源電極設置的較接近，從而使其在所述的要與所述的差分本地振蕩信號進行混頻的差分信號的頻率上，等價于所述的第一源電極通過第四預定電阻接地，并且所述的第二源電極通過與所述的第四預定電阻具有相同的電阻值的電阻接地。
本發(fā)明的第十七方面是在依據本發(fā)明的第十五方面的半導體差分電路中，所述的第一預定電阻的電阻值在所述的混頻差分信號的頻率上等于通過所述的半導體襯底在所述的第一漏電極和所述的第二漏電極之間形成的電阻值的一半，所述的電阻值由所述的第一漏電極和所述的第二漏電極之間的空間確定。
本發(fā)明的第十八方面是在依據本發(fā)明的第十六方面的半導體差分電路中，所述的第三預定電阻的電阻值在所述差分本地振蕩信號的頻率上等于通過所述的半導體襯底在所述的第一柵電極和所述的第二柵電極之間形成的電阻值的一半，所述的電阻值由所述第一柵電極和所述第二柵電極之間的空間確定。
本發(fā)明的第十九方面是在依據本發(fā)明的第十六方面的半導體差分電路中，所述的第四預定電阻的電阻值在要被混頻的差分信號的頻率上等于通過所述的半導體襯底在所述的第一源電極和所述的第二源電極之間形成的電阻值的一半，所述的電阻值由所述第一源電極和所述第二源電極之間的空間確定。
本發(fā)明的第二十方面是在依據本發(fā)明的第十五方面的半導體差分電路中，所述的第一半導體器件、所述的第二半導體器件、所述的第三半導體器件、以及所述的第四半導體器件分別是多接點型FET，并且對這些半導體器件進行設置，從而使所述的第二漏電極的縱向沿著并且接近于所述第一漏電極的縱向。
本發(fā)明的第二十一方面是在依據本發(fā)明的第十六方面的半導體差分電路中，所述的第一半導體器件、所述的第二半導體器件、所述的第三半導體器件、以及所述的第四半導體器件分別是多接點型FET，并且對這些半導體器件進行設置，從而使所述第二柵電極的縱向沿著并且接近于所述第一柵電極的縱向。
本發(fā)明的第二十二方面是在依據本發(fā)明的第十六方面的半導體差分電路中，所述的第一半導體器件、所述的第二半導體器件、所述的第三半導體器件、以及所述的第四半導體器件分別是多接點型FET，并且對這些半導體器件進行設置，從而使所述第二源電極的縱向沿著并且接近于所述第一源電極的縱向。
本發(fā)明的第二十三方面是在依據本發(fā)明的第二十到二十二方面中的任一個所述的半導體差分電路中，在所述的半導體襯底上形成第一源電極；將所述的第一柵電極沿著所述第一源電極的縱向與所述第一源電極相鄰地設置；以及將所述的第一漏電極沿著所述第一柵電極的縱向在與所述的第一源電極的相反側且與所述的第一柵電極相鄰地設置；將所述的第二柵電極沿著所述第一漏電極的縱向在與所述的第一柵電極的相反側且與所述的第一漏電極相鄰地設置；將所述的第二源電極沿著所述第二柵電極的縱向在與所述的第一漏電極的相反側且與所述的第二柵電極相鄰地設置；將所述的第一柵電極沿著所述第二源電極的縱向在與所述的第二柵電極的相反側且與所述的第二源電極相鄰地設置；將所述的第二漏電極沿著所述第一柵電極的縱向在與所述的第二源電極的相反側且與所述的第一柵電極相鄰地設置；將所述的第二柵電極沿著所述第二漏電極的縱向在與所述的第一柵電極的相反側且與所述的第二漏電極相鄰地設置；以及將具有所述的第一源電極、所述的第二源電極、所述的第一柵電極、所述的第二柵電極、所述的第一漏電極和所述的第二漏電極的電路設置為第三單元電路；將n個所述的第三單元電路彼此相鄰地設置；將第i個(i處于1和n-1之間)第三單元電路的所述第二柵電極與所述的第n+1第三單元電路的所述第一源電極相鄰地設置；以及所述的n個第一漏電極相互連接，所述的n個第二漏電極相互連接，所述的n個第一柵電極相互連接，所述的n個第二柵電極相互連接，所述的n個第一源電極相互連接，以及，所述的n個第二源電極相互連接。
本發(fā)明的第二十四方面是一種使用根據本發(fā)明的第一、第十、以及第十五方面中的任一項所述的半導體差分電路的混頻裝置。
本發(fā)明的第二十五方面是一種使用根據本發(fā)明的第一方面所述的半導體差分電路且共用FET源極的電路裝置。
依據本發(fā)明，可以提供一種能夠使IC芯片小型化的半導體差分電路，使用該半導體差分電路的振蕩裝置、使用該半導體差分電路的放大裝置、使用該半導體差分電路的開關裝置、以及半導體差分電路的設置方法。


圖1(a)是示出依據本發(fā)明的第一實施例的半導體差分電路的配置的平面圖。
圖1(b)是依據本發(fā)明的第一實施例的半導體差分電路的配置的橫截面圖。
圖2(a)是依據本發(fā)明的第二實施例的半導體差分電路的配置的平面圖。
圖2(b)是依據本發(fā)明的第二實施例的半導體差分電路的配置的橫截面圖。
圖3是依據本發(fā)明的第三實施例的半導體差分電路的配置的平面圖。
圖4是依據本發(fā)明的第三實施例的半導體差分電路的配置的平面圖。
圖5是依據本發(fā)明的第三實施例的半導體差分電路的配置的平面圖。
圖6(a)是示出依據本發(fā)明的第四實施例的半導體差分電路的配置的橫截面圖。
圖6(b)是示出依據本發(fā)明的第四實施例的半導體差分電路的配置的橫截面圖。
圖7是依據本發(fā)明的第四實施例的半導體差分電路的配置的平面圖。
圖8是依據本發(fā)明的第四實施例的半導體差分電路的配置的平面圖。
圖9是依據本發(fā)明的第一實施例的半導體差分電路的另一配置的平面圖。
圖10是示出使用本發(fā)明的半導體差分電路的振蕩裝置的電路配置的示意圖。
圖11是示出使用本發(fā)明的半導體差分電路的放大裝置的電路配置的示意圖。
圖12是示出現(xiàn)有技術的振蕩裝置的電路配置的示意圖。
圖13是示出現(xiàn)有技術的放大裝置的電路配置的示意圖。
圖14是示出考慮到現(xiàn)有技術的振蕩裝置或者放大裝置中的寄生元件的影響的電路元件的等效電路。
圖15是示出Q值的變化對用于本發(fā)明或者現(xiàn)有技術的振蕩裝置的諧振電路的諧振頻率特性的影響的示意圖。
圖16是示出寄生電阻對用于本發(fā)明或者現(xiàn)有技術的振蕩裝置的諧振電路的Q值的影響的示意圖。
圖17是示出現(xiàn)有技術的多接點型FET的配置的平面圖。
圖18是示出在現(xiàn)有技術的多接點型FET具有差分配置時的布置的平面圖。
圖19是示出使用依據本發(fā)明的第五實施例的半導體差分電路的混頻裝置的配置的電路圖。
圖20(a)是示出依據本發(fā)明的第五實施例的半導體差分電路的配置的平面圖。
圖20(b)是示出依據本發(fā)明的第五實施例的半導體差分電路的配置的橫截面圖。
具體實施例方式
圖1是依據本發(fā)明的第一實施例的多接點型半導體差分電路的平面圖(圖1(a))和橫截面圖(圖1(b))。圖1所示的半導體差分電路具有設置在半導體襯底1上縱向形狀的第一漏電極D1；作為本發(fā)明的第一柵電極的一個實例的縱向形狀的柵電極G1與漏電極D1相鄰地設置在漏電極D1的兩側；并且作為本發(fā)明的第一源電極的實例的縱向形狀的源電極S與每一個柵電極G1相鄰地設置。更明確地說，具有源電極S、柵電極G1、漏電極D1、柵電極G1、以及源電極S的配置是示出本發(fā)明的第一半導體器件配置的實例。
縱向形狀的第二漏電極D2設置在半導體襯底1上，作為本發(fā)明的第二柵電極的實例的縱向形狀的柵電極G2與漏電極D2相鄰地設置在漏電極D2的兩側，并且作為本發(fā)明的第二源電極的實例的縱向形狀的源電極S與每一個柵電極G2相鄰地設置。更具體地說，具有源電極S、柵電極G2、漏電極D2、柵電極G2和源電極S的配置是示出本發(fā)明的第二半導體器件的配置的實例。
此時，如果包括本發(fā)明第一半導體器件和第二半導體器件的上述電路是第一單元電路，圖1所示的電路具有其中第一個第一單元電路和第二個第一單元電路相鄰地設置的配置。在圖1中，在第一半導體器件的右邊緣的源電極S和第二半導體器件的左邊緣的源電極S被共用。并且第一個第一單元電路的右邊緣的源電極S和第二個第一單元電路的左邊緣的源電極S被共用。
在這種情況下，漏電極D1和漏電極D2盡可能靠近設置。將差分信號的其中之一輸入到漏電極D1，并且將差分信號中的另一個輸入到漏電極D2。在第一單元電路中，漏電極D1相互連接，漏電極D2相互連接，柵電極G1相互連接，以及，柵電極G2相互連接。
下面將描述圖1所示的如上所述構造的半導體差分電路的操作。將差分信號的其中之一輸送到漏電極D1，并且將差分信號中的另一個輸送到漏電極D2。然后，在離漏電極D1和D2的電長度相等的點(此后被稱為電中點)，由于差分信號相互抵消，因而使其等價于被接地。為了通過參考諸如圖1(b)對其進行描述，可以認為在高頻區(qū)域漏電極D1和D2通過寄生電容2和寄生電阻3來連接。由于在半導體襯底1上按照相同的工藝來形成漏電極D1和D2，因此，可以認為寄生電容2是相等的。由此，通過半導體襯底1的漏電極D1和D2之間的寄生電阻3的中點、或者在半導體1內的漏電極D1和D2的電中點4等價于被接地(下文稱之為虛擬接地)。這樣，如果由半導體襯底1內的漏電極D1和D2之間的空間確定的電阻是R，則漏電極D1和D2分別等價于經由電阻R/2(對應于本發(fā)明的第一預定電阻值)接地。
因此，依據本實施例的半導體差分電路可以與地連接，而不需要接地側連接的接觸器1035，并且不再需要用于接觸器1035和硅襯底配線1036的接地區(qū)域，從而可以使IC芯片小型化。此外，可以將寄生電阻3的值減小為一半，這樣，還可以減小其中的電阻值。因此，可以增加諧振器的Q值，從而改善振蕩裝置和放大裝置的性能惡化。
在圖1所示的描述中，已經描述了第一半導體器件具有其中柵電極G1分別設置在漏電極D1的兩側的配置。然而，第一半導體器件可以具有將柵電極G1設置在漏電極D1的一側的配置。在這種情況下，第一半導體器件具有與柵電極G1相鄰的一個源電極。第二半導體器件也具有與第一半導體器件相同的配置。
依據以上的描述，在第一單元電路中，漏電極D1相互連接，漏電極D2相互連接，柵電極G1相互連接，并且柵電極G2相互連接。然而，還可以考慮其中漏電極D1不相互連接、漏電極D2不相互連接、柵電極G1不相互連接、并且柵電極G2不相互連接的配置。在這種情況下，可以具有其中第一個第一單元電路與第二個第一單元電路串聯(lián)的配置。更具體地說，可以具有其中第一個第一單元電路的第一半導體器件的輸出側與第二個第一單元電路的第一半導體器件的輸入側連接，并且第一個第一單元電路的第二半導體器件的輸出側與第二個第一單元電路的第二半導體器件的輸入側連接的配置。
以上已經示出了具有兩個第一單元電路進行連接的配置的情況。然而，還可以具有其中n個(n等于或者大于2)第一單元電路進行連接的配置。在這種情況下，應該具有其中第i+1個第一單元電路與第i個(i處于1和n-1之間)第一單元電路相鄰地設置。
(第二實施例)圖2是示出依據本發(fā)明的第二實施例的多接點型半導體差分電路的配置的平面圖(圖2(a))和橫截面圖(圖2(b))。圖2所示的半導體差分電路具有在半導體襯底1上形成的作為本發(fā)明的第三源電極的實例的源電極S；沿著源電極S的縱向與源電極S相鄰地設置的、作為本發(fā)明的第一柵電極的實例的柵電極G1；沿著柵電極G1的縱向在與源電極S的相反側且與柵電極G1相鄰地設置的、作為本發(fā)明的第一漏電極的實例的漏電極D1；沿著漏電極D1的縱向在與柵電極G1的相反側且與漏電極D1相鄰地設置的、作為本發(fā)明的第二漏電極的實例的漏電極D2；以及，沿著漏電極D2的縱向在與漏電極D1的相反側且與漏電極D2相鄰地設置的、作為本發(fā)明的第二柵電極的實例的柵電極G2。
其中設置有源電極S、柵電極G1、漏電極D1、漏電極D2、以及柵電極G2的配置是如何形成本發(fā)明的第二單元電路的實例。
在第二單元電路中，漏電極D1相互連接；漏電極D2相互連接；柵電極G1相互連接，并且柵電極G2相互連接。
依據本實施例的半導體差分電路，在漏電極D1和漏電極D2之間沒有插入其他的電極，因而，與第一實施例的半導體差分電路的情況相比，可以將漏電極D1和漏電極D2設置得更接近，從而可以進一步改善諧振器的Q值。因此，本實施例的差分電路可以進一步改善振蕩裝置和放大裝置的性能惡化。
圖2所示的配置示出了設置兩個第二單元電路的實例。然而，本實施例的半導體差分電路可以包括n個(n大于等于2)第二單元電路。在這種情況下，應該將第i+1個第二單元電路與第i個(i處于1和n-1之間)第二單元電路相鄰地設置。并且將第i個單元電路的柵電極G2與第i+1個單元電路的源電極S相鄰地設置。
在第一和第二實施例的以上描述中，已經描述了漏電極D1和漏電極D2在縱向上靠近設置。然而，可以將漏電極D1和漏電極D2按照另一方向靠近設置。例如，圖9示出了其中漏電極D1和漏電極D2的末端接近地設置。即使按照這樣的配置，漏極D1和D2的電中點(即，距離中點)是虛地點，并且漏電極D1和漏電極D2等價于通過寄生電阻值R/2與接地側連接的狀態(tài)，從而獲得與上述情況相同的效果。
在第二單元電路中，漏電極D1相互連接；漏電極D2相互連接；柵電極G1相互連接；并且柵電極G2相互連接。然而，也可以考慮其中漏電極D1不相互連接、漏電極D2不相互連接、柵電極G1不相互連接、并且柵電極G2不相互連接的配置。在這種情況下，第一個第二單元電路可以與第二個第二單元電路串聯(lián)。更具體地說，可以具有其中第一個第二單元電路的第一半導體器件的輸出側與第二個第二單元電路的第一半導體器件的輸入側連接，并且第一個第二單元電路的第二半導體器件的輸出側與第二個第二單元電路的第二半導體器件的輸入側連接。
依據以上描述的FET是多接點型的。然而，這些FET也可以為另一類型的FET，在這種情況下，可以獲得與以上所述相同的效果。
(第三實施例)圖3是示出依據本發(fā)明的第三實施例的半導體差分電路的配置的平面圖。圖3所示的半導體差分電路具有作為本發(fā)明的矩形的第一漏電極的實例的漏電極D1和漏電極D1’；以及，作為本發(fā)明的矩形的第二漏電極的實例的漏電極D2和漏電極D2’。并且該半導體差分電路具有作為本發(fā)明的第一柵電極的實例、并且分別設置在漏電極D1和D1’周圍的柵電極G1和柵電極G1’；以及，作為本發(fā)明的第二柵電極的實例，并且分別設置在漏電極D2和D2’周圍的柵電極G2和柵電極G2’。
縱向形狀的源電極S1設置在柵電極G1和柵電極G1’之間、以及柵電極G2和柵電極G2’之間，與源電極S1連接且與其交叉的縱向形狀的源電極S2設置在柵電極G1和G2之間、以及柵電極G1’和柵電極G2’之間。
源電極S3設置在柵電極G1、G1’、G2、G2’、以及源電極S1、S2的周圍。源電極S1和S2與源電極S3連接。將由源電極S1、S2和S3形成的圖3所示的源電極構造為本發(fā)明的源電極的實例。
在此，將漏電極D1和漏電極D2靠近設置，從而連接它們的中點(或者中線)變?yōu)樘摰攸c(或者虛地線)。同樣地，也將漏電極D1’和D2’靠近設置。因此，上述的虛地線大致沿著源電極S2上下延伸。
依據本實施例的這樣的半導體差分電路，每一個漏電極僅須由每一個柵電極圍住。因此，可以以足夠小的區(qū)域來構造每一個漏電極。通過使每一個漏電極的區(qū)域更小，可以降低與半導體襯底1的寄生電容2，從而使構造的振蕩電路和放大電路具有進一步降低的特性惡化。
在以上的描述中，已經描述了虛地線沿著源電極S2。然而，也可以沿著源電極S1來形成虛地線。
此外，還可以分別沿著源電極S1和源電極S2來形成虛地線。圖4示出在這種情況下的配置。圖4所示的半導體差分電路具有如下配置將圖3所示的半導體差分電路的漏電極D1和漏電極D1’對角地設置，并且將漏電極D2和漏電極D2’對角地設置。更具體地說，源電極S2設置在作為本發(fā)明的第一漏電極其中之一的實例的漏電極D1和作為本發(fā)明的第二漏電極其中之一的實例的漏電極D2之間，源電極S2設置在作為本發(fā)明的第一漏電極中的另一個的實例的漏電極D1’和作為本發(fā)明的第二漏電極中的另一個的實例的漏電極D2’之間，與源電極S2連接的源電極S1設置在漏電極D1和漏電極D2’之間，并且源電極S1設置在漏電極D1’和漏電極D2之間。
通過如此設置漏電極，大致沿著源電極S2和源電極S1來形成虛中線。由此使虛中線增加，從而在更寬的范圍內使漏極和接地側通過寄生電阻值R/2連接。由于這個原因，依據圖4所示的半導體差分電路，可以使構造的振蕩電路和放大電路具有進一步降低的特性惡化。
依據本實施例的以上描述，漏電極是矩形的，然而，漏電極可以為任何形狀的，只要它們由柵電極圍住。在這種情況下，也可以獲得與如上所述相同的效果。
依據以上描述，在諸如圖3所示的實例的配置中存在四個漏電極。然而，也可以配置不同個數(shù)的漏電極。在這種情況下，應該使設置的柵電極圍住漏電極，并且應該將源電極設置在第一柵電極和第二柵電極之間。并且在這種情況下可以獲得與以上所述相同的效果。
圖5所示的配置具有從圖4所示的配置中刪除了源電極S1和源電極S2的配置。在圖5所示的配置中，每一個柵電極的形狀不是圍繞每一個漏電極的形狀，但是設置的每一個柵電極由每一個漏電極和源電極S3夾在中間。更具體地說，作為本發(fā)明的第一漏電極的其中之一的實例的漏電極D1、以及作為本發(fā)明的第二漏電極的其中之一的實例的漏電極D2設置得較接近，將作為本發(fā)明的第一漏極中的另一個的實例的漏電極D1’、以及作為本發(fā)明的第二漏電極中的另一個的實例的漏電極D2’設置得較接近，將漏電極D1和漏電極D2’設置得較接近，并且將漏電極D1’和漏電極D2設置得較接近。
依據具有這樣配置的半導體差分電路，在漏電極之間不存在源電極S1和S2。因此，可以將漏電極設置得更接近，從而進一步地降低了寄生電阻3。因此，通過使用圖5所示的半導體差分電路，可以使提供的振蕩電路和放大電路具有進一步降低的特性惡化。在這種情況下，漏電極的數(shù)量、形狀和布置不局限于圖5所示的情況，而只要將第一漏電極和第二漏電極設置得較接近、并且使設置的源電極圍住源電極和柵電極，則可以采用其他的數(shù)量、形狀和布置，并且在這種情況下可以獲得與以上所述相同的效果。
(第四實施例)圖6示出依據本發(fā)明的第四實施例的半導體差分電路的配置的橫截面圖。本實施例的半導體差分電路是由雙極型晶體管構成的依據第一到第三實施例的半導體差分電路。對于圖6(a)所示的半導體差分電路，作為本發(fā)明的第一集電極的實例的集電極C1像井那樣形成在半導體襯底1上，作為本發(fā)明的第一基極的實例的基極B1像井那樣形成在集電極C1上，并且發(fā)射極E像井那樣形成在基極B1上。在這種情況下，將差分信號的其中之一輸入集電極C1，并且集電極C1、基極B1和發(fā)射極E形成本發(fā)明的第一半導體器件。
作為本發(fā)明的第二集電極的實例的集電極C2像井那樣緊接著集電極C1而形成，作為本發(fā)明的第二基極的實例的基極B2像井那樣形成在集電極C2上，并且發(fā)射極E像井那樣形成在基極B2上。在這種情況下，將差分信號中的另一個輸入到集電極C2，集電極C2、基極B2和發(fā)射極E形成本發(fā)明的第二半導體器件，并且將絕緣層5設置在集電極C1和集電極C2之間，但是將集電極C1和集電極C2盡可能接近地設置。對第一半導體和第二半導體進行設置，從而使集電極按照C1、C2、C2和C1的順序重復地設置。
因此，對于高頻信號分量，集電極C1等價于通過等于由半導體襯底1中的集電極C1和集電極C2的距離確定的寄生電阻值R’的一半的寄生電阻值R’/2(與本發(fā)明的第二預定電阻值對應)接地，同樣，集電極C2等價于通過寄生電阻值R’/2接地。因此，可以如同第一到第三實施例的情況來增加諧振電路的Q值。
圖6(b)示出作為另一實例的由雙極型晶體管構成的半導體差分電路。對于圖6(b)所示的半導體差分電路，對第一半導體和第二半導體進行設置，從而使它們的集電極按照C1、C2、C1和C2的順序重復地設置。依據這樣的配置，與依據圖6所示的配置的情況相比，形成了更多的電中點4’，從而使提供的振蕩器和放大器具有進一步降低的特性惡化。
以上已經描述了其中每一個集電極像井那樣形成在半導體襯底1上的配置。然而，還可以采用將每一個基極像井那樣形成在半導體襯底1上。在這種情況下，將每一個基極設置在圖6(a)和6(b)中的每一個集電極的位置，將每一個發(fā)射極設置在每一個基極的位置，并且將每一個集電極設置在每一個發(fā)射極的位置。圖7示出了在這樣的情況下，依據如上所述顯示的半導體差分電路的平面圖。并且此配置是作為本發(fā)明的第一基極的實例的基極B1和作為本發(fā)明的第二基極的實例的基極B2較接近的配置，從而可以獲得與以上所述相同的效果。
如圖8所示，也可以考慮對角地設置向其中輸送差分信號的其中之一的基極B1和基極B1’，并且對角地設置向其中輸送差分信號中的另一個的基極B2和基極B2’。
使用在第一到第四實施例中描述的半導體差分電路的振蕩裝置和放大裝置屬于本發(fā)明的范疇。圖10示出使用本發(fā)明的半導體差分電路的振蕩裝置的電路配置的實例。在圖10所示的電路中，在圖12所示的電路中包括開關元件1006和1007的部分由本發(fā)明的半導體差分電路11替代。包括MOSFET1010和1020的部分由本發(fā)明的半導體差分電路12替代。半導體差分電路11具有與其連接的控制電壓端子13，該半導體差分電路11能夠通過利用施加到控制電壓端子13上的控制電壓，切換振蕩頻率的頻帶。如上所述，半導體差分電路12具有減小的寄生電阻值，從而可以使諧振電路的Q值增加到足以抑制該振蕩電路的特性惡化。
圖11示出使用本發(fā)明的半導體差分電路的放大裝置的實例的電路配置。在圖11所示的電路中，圖13所示的電路中的包括MOSFET1030和1031的部分由本發(fā)明的半導體差分電路13替代。如上所述，這樣的放大裝置能夠降低由于寄生電阻造成的損失，并且抑制放大裝置的特性惡化。
在將本發(fā)明的半導體差分電路用作開關裝置的情況下，當開關元件接通時，可以降低由于寄生電阻和寄生電容造成的損失。在諸如將該開關裝置與上述的振蕩裝置結合起來使用的情況下，還可以抑制振蕩電路的特性惡化。
(第五實施例)下面將描述依據本發(fā)明的第五實施例的半導體差分電路。圖19示出雙平衡混頻器的電路配置。在圖19中，參考符號1901和1902表示雙極型晶體管，1903、1904、1905和1906表示分別與本發(fā)明的第一半導體器件、第二半導體器件、第三半導體器件、以及第四半導體器件對應的MOSFET，1907表示恒流源，1908、1909、1910和1911表示電感器。差分信號從輸入節(jié)點P1+和P1-輸入，并且由雙極型晶體管1901和1902對輸入的差分信號進行放大。將輸出信號(對應于要與本發(fā)明的差分本地振蕩信號混頻的差分信號)輸入到與源電極S1(對應于本發(fā)明的第一源電極)和源電極S2(對應于本發(fā)明的第二源電極)連接的每一個節(jié)點。
更具體地說，將輸出信號的其中之一輸入到由MOSFET1903和1904共用的源電極S1，并且將輸出信號中的另一個輸入到由MOSFET1905和1906共用的源電極S2。
將從輸入節(jié)點P3+和P3-輸入的本地振蕩信號(對應于本發(fā)明的差分本地振蕩信號)輸入到與柵電極G1(對應于本發(fā)明的第一柵極)和柵極G2(對應于本發(fā)明的第二柵極)的每一個節(jié)點，并且在MOSFET1903到1906中進行混頻。更具體地說，將作為差分信號的半導體振蕩信號的其中之一輸入到由MOSFET1903和1905共享的柵電極G1，并且將本地振蕩信號中的另一個輸入到由MOSFET1904和1906共用的柵電極G2。
從源電極S1輸入的差分信號的其中之一由輸入到MOSFET1903的柵電極G1的差分本地振蕩信號的其中之一控制，從而從漏電極D1輸出作為差分信號的其中之一的前述兩者的混頻信號(對應于本發(fā)明的混頻差分信號)。以及，從源電極S2輸入的差分信號中的另一個由輸入到MOSFET1905的柵電極G2的差分本地振蕩信號中的另一個控制，從而從漏電極D1中輸出作為差分信號的其中之一的前述兩者的混頻信號(對應于本發(fā)明的混頻差分信號)。
同樣地，從源電極S1輸入的差分信號的其中之一由輸入到MOSFET1904的柵電極G2的差分本地振蕩信號的其中之一控制，從而從漏電極D2輸出作為差分信號中的另一個的所述兩者的混頻信號(對應于本發(fā)明的混頻差分信號)。以及，從源電極S2輸入的差分信號中的另一個由輸入到柵電極G1輸入的差分本地振蕩信號的其中之一控制，從而從漏電極D2輸出作為差分信號中的另一個的所述兩者的混頻信號(對應于本發(fā)明的混頻差分信號)。
由此，將通過混頻進行頻率轉換的信號從MOSFET1903到1906輸出到P2+和P2-節(jié)點。
下面將對MOSFET1903到1906的配置進行描述。圖20(a)是MOSFET1903到1906的平面圖，圖20(b)是其橫截面圖。在這些圖中，S1、S2、G1、G2、D1和D2等價于圖19中具有相同的參考符號的電極。單位單元(unit cell)(對應于本發(fā)明的第三單元電路)處于圖20(a)中的虛線中，可以對此單位單元重復地進行設置。
更具體地說，將柵電極G1沿著源電極S1的縱向與源電極S1相鄰地設置，將漏電極D1沿著柵電極G1的縱向在與源電極S1的相反側且與柵電極G1相鄰地設置，將柵電極G2沿著漏電極D1的縱向在與柵電極G1的相反側且與漏電極D1相鄰地設置，將源電極S2沿著柵電極G2的縱向在與漏電極D1的相反側且與柵電極G2相鄰地設置。將柵電極G1沿著源電極S2的縱向在與柵電極G2的相反側且與源電極S2相鄰地設置，將漏電極D2沿著柵電極G1的縱向在與源電極S2的相反側且與柵電極G1相鄰地設置。將柵電極G2沿著漏電極D2的縱向在與柵電極G1的相反側且與漏電極D2相鄰地設置，具有源電極S1、源電極S2、柵電極G1、柵電極G2、漏電極D1和漏電極D2的電路設置為第三單元電路，將n個第三單元電路相互相鄰地設置，將第i個(i處于1和n-1之間)第三單元電路的柵電極G2與第i+1個單元電路的源電極S1相鄰地設置，n個漏電極D1相互連接，n個漏電極D2相互連接，n個柵電極G1相互連接，n個柵電極G2相互連接，n個源電極S1相互連接，并且n個源電極S2相互連接。
依據這樣的配置，除了作為差分輸出對的漏電極D1和D2之外，將柵電極G1和G2及源電極S1和S2對稱地且較接近地設置。
更具體地說，漏電極D1和D2在混頻差分信號的頻率設置得較接近，從而等價于漏電極D1通過第一預定電阻接地，并且漏電極D2通過具有與第一預定電阻相同的電阻值的電阻接地。
在此，第一預定電阻的電阻值等于漏電極D1和漏電極D2通過半導體襯底1形成的電阻值的一半，所述的電阻值由在混頻差分信號的頻率上漏電極D1和漏電極D2之間的空間確定。
因此，降低了從每一個節(jié)點到虛地的硅襯底上的損失，從而如同放大電路的情況，改善了雙平衡混頻器的噪聲特性和失真特性。
此外，在預定的差分本地振蕩信號的頻率上將柵電極G1和G2設置得較接近情況下，等價于柵電極G1通過第三預定電阻接地，并且柵電極G2通過與第三預定電阻相同的電阻值的電阻接地，從而進一步降低了硅襯底上的損失，并且改善了雙平衡混頻器的噪聲特性和失真特性。
在此，第三預定電阻的電阻值等于通過半導體襯底1在柵電極G1和柵電極G2之間形成的電阻值的一半，其中所述的電阻值由在差分本地振蕩信號的頻率上柵電極G1和柵電極G2之間的空間確定。
此外，在要與差分本地振蕩信號混頻的差分信號的頻率上將源電極S1和源電極S2設置得較接近的情況下，等價于源電極S1通過第四預定電阻接地，并且源電極S2通過具有與第四預定電阻相同的電阻值的電阻接地，從而進一步降低了硅襯底上的損失，并且改善了雙平衡混頻器的噪聲特性和失真特性。
在此，第四預定電阻的電阻值等于通過半導體襯底1在源電極S1和源電極S2之間形成的電阻值的一半，所述的電阻值由在要被混頻的上述差分信號的頻率上源電極S1和源電極S2之間的空間確定。
依據本實施例，第一半導體器件、第二半導體器件、第三半導體器件、第四半導體器件在典型情況下分別為多接點型FET。將漏電極D2的縱向沿著并且接近于漏電極D1的縱向而設置。在將柵電極G1和柵電極G2設置得較接近的情況下，將柵電極G2的縱向沿著并且接近于柵電極G1的縱向而設置。此外，在將源電極S1和源電極S2設置得較接近的情況下，將源電極S2的縱向沿著并且接近于源電極S1的縱向而設置。
然而，第一半導體器件、第二半導體器件、第三半導體器件、以及第四半導體器件不必分別為多接點型FET。例如，配置可以如圖3到5所示。即使在這種情況下，如果漏電極D1和漏電極D2、柵電極G1和柵電極G2、以及源電極S1和源電極S2中的任何電極對相互較接近，則可以獲得與以上所述相同的效果。
通過說明雙平衡混頻器描述了本實施例。然而，本發(fā)明不局限于雙平衡混頻器，而是包括通過使用本發(fā)明的半導體差分電路共用每一個FET的源極的電路裝置。
此外，還可以考慮使用雙極型晶體管來替換MOSFET。
在以上描述中示出的電路指出了假定每一個半導體是p型的情況下的操作。然而，無須指出，本發(fā)明不局限于此，使用n型半導體可以獲得與以上所述相同的效果。
(工業(yè)適用性)依據本發(fā)明的半導體差分電路能夠使IC芯片小型化，并且適用于振蕩裝置、放大裝置、開關裝置、混頻裝置等。
權利要求
1.一種半導體差分電路，包括半導體襯底，在所述的半導體襯底上形成的第一半導體器件，所述的第一半導體器件具有第一柵電極，用于使差分信號的其中之一輸送到其上；以及第一漏電極，用于輸出由所述的第一柵電極控制的差分信號的其中之一；在所述的半導體襯底上形成的第二半導體器件，所述的第二半導體器件具有第二柵電極，用于使所述差分信號中的另一個輸送到其上；以及第二漏電極，用于輸出由所述的第二柵電極控制的差分信號中的另一個，其中將所述的第一漏電極和所述的第二漏電極較接近地設置，從而使其在預定的頻率上，等價于所述的第一漏電極通過第一預定電阻接地，并且所述的第二漏電極通過具有與所述的第一預定電阻相同的電阻值的電阻接地。
2.根據權利要求1所述的半導體差分電路，其特征在于所述第一預定電阻的電阻值等于通過所述的半導體襯底在所述的第一漏電極和所述的第二漏電極之間形成的電阻值的一半，所述的電阻值由在所述的預定頻率上所述第一漏電極和所述第二漏電極之間的空間確定。
3.根據權利要求1所述的半導體差分電路，其特征在于所述的第一半導體器件和所述的第二半導體器件分別是多接點型FET，并且對所述的第一半導體器件和所述的第二半導體器件進行設置，從而使所述的第二漏電極的縱向沿著并且接近于所述第一漏電極的縱向。
4.根據權利要求3所述的半導體差分電路，其特征在于對于所述的第一半導體器件將所述的第一柵電極沿著所述的第一漏電極的縱向與所述第一漏電極相鄰地設置；以及所述的第一半導體器件具有第一源電極，將第一源電極沿著所述第一柵電極的縱向與所述的第一柵電極相鄰地設置，以及對于所述的第二半導體器件將所述的第二柵電極沿著所述的第二漏電極的縱向與所述第二漏電極相鄰地設置；以及所述的第二半導體器件具有第二源電極，將所述的第二源電極沿著所述的第二柵電極的縱向與所述第二柵電極相鄰地設置，以及將包括所述的第一半導體器件和所述的第二半導體器件的電路設置為第一單元電路；將n個所述的第一單元電路彼此相鄰地設置；將第i+1個第一單元電路與第i個(i處于1和n-1之間)第一單元電路相鄰地設置；以及所述的n個第一漏電極相互連接，所述的n個第二漏電極相互連接，所述的n個第一柵電極相互連接，所述的n個第二柵電極相互連接，以及，所述的n個第一源電極和所述的n個第二源電極相互連接。
5.根據權利要求3所述的半導體差分電路，其特征在于在所述的半導體襯底上形成第三源電極；將所述的第一柵電極沿著所述第三源電極的縱向與所述第三源電極相鄰地設置；將所述的第一漏電極沿著所述的第一柵電極的縱向在與所述第三源電極的相反側且接近于所述的第一柵電極而設置；將所述的第二漏電極沿著所述第一漏電極的縱向在與所述第一柵電極的相反側且接近于所述第一漏電極而設置；將所述的第二柵電極沿著所述第二漏電極的縱向在與所述的第一漏電極的相反側且接近于所述的第二漏電極而設置；將包括所述的第三源電極、所述的第一柵電極、所述的第一漏電極、所述的第二漏電極、以及所述的第二柵電極的電路設置為第二單元電路；將n個所述的第二單元電路彼此相鄰地設置；所述的第i個(i處于1和n-1之間)第二單元電路的第二柵電極與第i+1個第二單元電路的所述第三源電極相鄰地設置；以及所述的n個第一漏電極相互連接，所述的n個第二漏電極相互連接，所述的n個第一柵電極相互連接，所述的n個第二柵電極相互連接，以及，所述的n個第三源電極相互連接。
6.根據權利要求1所述的半導體差分電路，其特征在于設置所述第一柵電極圍住所述的第一漏電極；設置所述第二柵電極圍住所述的第二漏電極；以及源電極設置在所述的第一柵電極和所述的第二柵電極之間。
7.根據權利要求6所述的半導體差分電路，其特征在于每一個半導體差分電路存在兩個所述的第一漏電極、以及所述的第二漏電極；將源電極設置在一個第一漏電極和一個第二漏電極之間；將與所述的源電極連接的電極設置在另一個第一漏電極和另一個第二漏電極之間；將與所述的源電極連接的電極設置在一個第一漏電極和另一個第二漏電極之間；以及將與所述的源電極連接的電極設置在另一個第一漏電極和所述的一個第二漏電極之間。
8.根據權利要求1或2的半導體差分電路，其特征在于將所述的第一柵電極與所述第一漏電極相鄰地設置；將所述的第二柵電極與所述第二漏電極相鄰地設置；設置源電極圍住所述的第一漏電極、所述的第二漏電極、所述的第一柵電極、以及所述的第二柵電極，并且所述的源電極與所述的第一柵電極和所述的第二柵電極相鄰。
9.根據權利要求8所述的半導體差分電路，其特征在于每一個差分電路存在兩個所述的第一漏電極和所述的第二漏電極，將一個第一漏電極和一個第二漏電極設置得較接近，將另一第一漏電極和另一第二漏電極設置得較接近，將所述的第一個第一漏電極和所述的另一第二漏電極設置得較接近，以及，將所述的另一第一漏電極和所述的一個第二漏電極設置得較接近。
10.一種半導體差分電路，包括半導體襯底，在所述的半導體襯底上形成的第一半導體器件，所述的第一半導體器件具有第一集電極或者基極，用于使差分信號的其中之一輸送到其上；以及在所述的半導體襯底上形成的第二半導體器件，所述的第二半導體器件具有第二集電極或者基極，用于使所述差分信號中的另一個輸送到其上，其中所述的第一集電極或者基極和所述的第二集電極或者基極設置得較接近，從而使其在預定的頻率上，等價于所述的第一集電極或者基極通過第二預定電阻接地，并且所述的第二集電極或者基極通過與所述的第二預定電阻具有相同的電阻值的電阻接地。
11.一種使用根據權利要求1或10所述的半導體差分電路的振蕩裝置。
12.一種使用根據權利要求1或10所述的半導體差分電路的開關裝置。
13.一種使用根據權利要求1或10所述的半導體差分電路的放大裝置。
14.一種半導體差分電路的設置方法，包括步驟在半導體襯底上形成第一半導體器件，所述的第一半導體器件具有第一漏電極，用于使差分信號的其中之一輸送到其上；以及第一柵電極，用于控制所述的一個信號；在所述的半導體襯底上形成第二半導體器件，所述的第二半導體器件具有第二漏電極，用于使所述差分信號中的另一個輸送到其上，以及第二柵電極，用于使輸送到其上的所述另一信號形成，其中將所述的第一漏電極和所述的第二漏電極設置得較接近，從而使其在預定的頻率下，等價于所述的第一漏電極通過第一預定電阻接地，并且所述的第二漏電極通過與所述第一預定電阻具有相同的電阻值的電阻接地。
15.根據權利要求1所述的半導體差分電路，其特征在于所述的半導體差分電路還包括在所述的半導體襯底上形成的第三半導體器件，所述的第三半導體器件具有第二柵電極，用于使所述差分信號中的另一個輸送到其上；以及第一漏電極，用于輸出由所述的第二柵電極控制的差分信號的其中之一；以及在所述半導體襯底上形成的第四半導體器件，所述的第四半導體器件具有第一柵電極，用于使所述差分信號的其中之一輸送到其上；以及第二漏電極，用于輸出由所述的第一柵電極控制的差分信號中的另一個；以及輸送到第一柵電極和所述的第二柵電極上的差分信號是差分本地振蕩信號；所述的第一半導體器件具有第一源電極，用于使差分信號的其中之一與輸送到其上的所述差分本地信號進行混頻；所述的第二半導體器件與所述的第一半導體器件共用所述的第一源電極；所述的第三半導體器件與所述的第一半導體器件共用所述的第一漏電極，并且所述的第三半導體器件具有第二源電極，用于使差分信號中的另一個與輸送到其上的所述的差分本地振蕩信號進行混頻。所述的第四半導體器件與所述的第三半導體器件共用所述的第二源電極，并且與所述的第二半導體器件共用所述的第二漏電極；由所述的第二柵電極控制的所述差分信號是使所述的差分本地振蕩信號與所述的要被混頻的所述差分信號進行混頻的差分信號；以及將所述的第一漏電極和所述的第二漏電極設置得較接近，從而使其在所述的混頻差分信號的頻率上，等價于所述的第一漏電極通過第一預定電阻接地，并且所述的第二漏電極通過與所述的第一預定電阻具有相同的電阻值的電阻接地。
16.根據權利要求15所述的半導體差分電路，其特征在于將所述的第一柵電極和所述的第二柵電極設置得較接近，從而使其在所述的差分本地振蕩信號的頻率上，等價于所述的第一柵電極通過第三預定電阻接地，并且所述的第二柵電極通過與所述的第三預定電阻具有相同的電阻值的電阻接地；以及將所述的第一源電極和所述的第二源電極設置的較接近，從而使其在所述的要與所述的差分本地振蕩信號進行混頻的差分信號的頻率上，等價于所述的第一源電極通過第四預定電阻接地，并且所述的第二源電極通過與所述的第四預定電阻具有相同的電阻值的電阻接地。
17.根據權利要求15所述的半導體差分電路，其特征在于所述的第一預定電阻的電阻值在所述的混頻差分信號的頻率上等于通過所述的半導體襯底在所述的第一漏電極和所述的第二漏電極之間形成的電阻值的一半，所述的電阻值由所述的第一漏電極和所述的第二漏電極之間的空間確定。
18.根據權利要求16所述的半導體差分電路，其特征在于所述的第三預定電阻的電阻值在所述差分本地振蕩信號的頻率上等于通過所述的半導體襯底在所述的第一柵電極和所述的第二柵電極之間形成的電阻值的一半，所述的電阻值由所述第一柵電極和所述第二柵電極之間的空間確定。
19.根據權利要求16所述的半導體差分電路，其特征在于所述的第四預定電阻的電阻值在要被混頻的差分信號的頻率上等于通過所述的半導體襯底在所述的第一源電極和所述的第二源電極之間形成的電阻值的一半，所述的電阻值由所述第一源電極和所述第二源電極之間的空間確定。
20.根據權利要求15所述的半導體差分電路，其特征在于所述的第一半導體器件、所述的第二半導體器件、所述的第三半導體器件、以及所述的第四半導體器件分別是多接點型FET，并且對這些半導體器件進行設置，從而使所述的第二漏電極的縱向沿著并且接近于所述第一漏電極的縱向。
21.根據權利要求16所述的半導體差分電路，其特征在于所述的第一半導體器件、所述的第二半導體器件、所述的第三半導體器件、以及所述的第四半導體器件分別是多接點型FET，并且對這些半導體器件進行設置，從而使所述第二柵電極的縱向沿著并且接近于所述第一柵電極的縱向。
22.根據權利要求16所述的半導體差分電路，其特征在于所述的第一半導體器件、所述的第二半導體器件、所述的第三半導體器件、以及所述的第四半導體器件分別是多接點型FET，并且對這些半導體器件進行設置，從而使所述第二源電極的縱向沿著并且接近于所述第一源電極的縱向。
23.根據權利要求20到22中的任一項所述的半導體差分電路，其特征在于在所述的半導體襯底上形成第一源電極；將所述的第一柵電極沿著所述第一源電極的縱向與所述第一源電極相鄰地設置；以及將所述的第一漏電極沿著所述第一柵電極的縱向在與所述的第一源電極的相反側且與所述的第一柵電極相鄰地設置；將所述的第二柵電極沿著所述第一漏電極的縱向在與所述的第一柵電極的相反側且與所述的第一漏電極相鄰地設置；將所述的第二源電極沿著所述第二柵電極的縱向在與所述的第一漏電極的相反側且與所述的第二柵電極相鄰地設置；將所述的第一柵電極沿著所述第二源電極的縱向在與所述的第二柵電極的相反側且與所述的第二源電極相鄰地設置；將所述的第二漏電極沿著所述第一柵電極的縱向在與所述的第二源電極的相反側且與所述的第一柵電極相鄰地設置；將所述的第二柵電極沿著所述第二漏電極的縱向在與所述的第一柵電極的相反側且與所述的第二漏電極相鄰地設置；以及將具有所述的第一源電極、所述的第二源電極、所述的第一柵電極、所述的第二柵電極、所述的第一漏電極和所述的第二漏電極的電路設置為第三單元電路；將n個所述的第三單元電路彼此相鄰地設置；將第i個(i處于1和n-1之間)第三單元電路的所述第二柵電極與所述的第n+1第三單元電路的所述第一源電極相鄰地設置；以及所述的n個第一漏電極相互連接，所述的n個第二漏電極相互連接，所述的n個第一柵電極相互連接，所述的n個第二柵電極相互連接，所述的n個第一源電極相互連接，以及，所述的n個第二源電極相互連接。
24.一種使用根據權利要求1、10和15中的任一項所述的半導體差分電路的混頻裝置。
25.一種使用根據權利要求1所述的半導體差分電路且共用FET源極的電路裝置。
全文摘要
提出了一種半導體差分電路，所述的半導體差分電路包括半導體襯底；在半導體襯底上的第一半導體器件，所述的第一半導體器件具有柵電極G1，用于使差分信號的其中之一輸送到其上；以及漏電極D1，用于輸出由柵電極G1控制的差分信號的其中之一；在半導體襯底上形成的第二半導體器件，所述的第二半導體器件具有柵電極G2，用于使所述差分信號中的另一個輸送到其上；以及漏電極D2，用于輸出由所述的柵電極G2控制的差分信號中的另一個，其中將漏電極D1和第二漏電極D2設置得較接近，從而使其在預定的頻率上，等價于漏電極D1通過預定電阻接地，并且漏電極D2通過預定電阻接地。
文檔編號H03K3/00GK1501579SQ200310116158
公開日2004年6月2日 申請日期2003年11月17日 優(yōu)先權日2002年11月15日
發(fā)明者中谷俊文, 足立壽史, 平岡幸生, 史, 生 申請人:松下電器產業(yè)株式會社