專利名稱：用于降低集成電路振蕩器功耗的方法和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種用于降低集成電路芯片振蕩器功耗的電路結(jié)構(gòu)。
通常振蕩器電路、尤其時鐘電路往往后接分頻電路共同工作，產(chǎn)生所需時鐘信號。假定時鐘分頻電路采用二分頻，且暫設(shè)負(fù)載相同，對振蕩產(chǎn)生電路及其隨后的幾級分頻電路而言，以Pn表示各級分頻電路功耗，PL表示后級邏輯電路功耗，總動態(tài)開關(guān)功耗可表示為Pswitch＝P1+P2+P4+P8+P16+Λ+PL=P(fclk)+12P(fclk)+14P(fclk)+18P(fclk)+P16+Λ+PL]]>=158P(fclk)+P16+Λ+PL<2P1]]>可見振蕩產(chǎn)生電路及其隨后的8分頻電路的開關(guān)功耗(Pswitch′=P1+P2+P4+P8=158P1)]]>占總開關(guān)功耗的絕大部分，其后的邏輯電路由于工作頻率的大大降低，其開關(guān)功耗是很有限的。
2)Pshort動態(tài)短路功耗，是CMOS電路狀態(tài)轉(zhuǎn)換過程中，N管與P管同時導(dǎo)通時產(chǎn)生的電源至地的電流通路而引起的功耗。
3)Pleakage為反向漏電功耗，包括靜態(tài)時截止管的亞閾值電流及因其漏與襯底反偏引起的PN結(jié)反向電流。(此項(xiàng)通常與工藝和工作電壓有關(guān)，且與前兩項(xiàng)相較所占功耗比例也很小，此處不作討論。)本發(fā)明電路采用簡單的電路結(jié)構(gòu)，通過有效控制振蕩器各級工作電壓等方法，設(shè)法降低了動態(tài)開關(guān)功耗和動態(tài)短路功耗從而減小了電路的動態(tài)功耗。
1)動態(tài)開關(guān)功耗的降低對于振蕩電路而言，第一項(xiàng)中開關(guān)活動率α0-＞1恒為50％，無法通過此項(xiàng)指標(biāo)來降低功耗，本發(fā)明所采取的降低開關(guān)功耗的措施為A)由于各級分頻電路輸入電容即為前級負(fù)載，在滿足功能和后級電路驅(qū)動的前提下，可盡量縮小分頻電路器件尺寸以降低對于前級的負(fù)載電容。
B)由于開關(guān)功耗與電源電壓的平方成正比，降低工作電壓可使功耗顯著下降。由前面的討論可知，在芯片主電壓不變的情況下，設(shè)法降低最高頻率的振蕩產(chǎn)生電路和其后頻率較高的幾級分頻電路的工作電壓，可大大降低電路的總功耗。
本發(fā)明電路總體技術(shù)方案的結(jié)構(gòu)框圖如

圖1所示，主要由電壓產(chǎn)生電路，振蕩產(chǎn)生電路，分頻電路，電平轉(zhuǎn)換電路幾個模塊組成，各級模塊工作電壓逐級提升，在分頻后(圖例中為三級兩分頻電路，共八分頻)接電平轉(zhuǎn)換電路實(shí)現(xiàn)低功耗的電路部分與其它內(nèi)部電路的接口。
電壓產(chǎn)生模塊如圖2所示，由三級串聯(lián)電阻Rx、Ry、Rz和一個對地隔直穩(wěn)定電容C0組成。該電路模塊無直流通路，串聯(lián)電阻主要起限流和分壓作用，電阻取值越大，開關(guān)功耗降低的越多。各電阻之間的比例，需滿足各級分頻器的正常工作，并可均勻的逐級將電壓提升到電平轉(zhuǎn)換電路可正常工作的低輸入擺幅。電容C0可穩(wěn)定各電壓節(jié)點(diǎn)電壓；該電容取值應(yīng)在考慮物理實(shí)現(xiàn)面積(生產(chǎn)成本)的限制下盡量做大。
振蕩信號發(fā)生電路如圖3所示。晶體為芯片外接，M0和M1構(gòu)成第一級主振蕩倒相器，完成對主振回路的能量饋入。Rtran為CMOS傳輸門有源電阻，構(gòu)成振蕩回路的反饋。R0為限幅小電阻，防止晶體由于振幅過大而碎裂。C1和C2為頻率微調(diào)電容。振蕩信號發(fā)生電路所有有源器件工作電壓取自限流分壓電路的最底端Vx。反饋等效電阻Rtran和主振蕩倒相器的取值對起振、穩(wěn)定性和功耗都有影響，需根據(jù)具體工藝平衡考慮。
分頻電路可采用通常結(jié)構(gòu)的翻轉(zhuǎn)觸發(fā)器實(shí)現(xiàn)。
電平轉(zhuǎn)換電路如圖4所示，低擺幅輸入信號驅(qū)動一對CMOS結(jié)構(gòu)(M4和M6、M5和M7)，PMOS(M2、M3)為交叉耦合對作負(fù)載，M2與M4、M3與M5形成串聯(lián)負(fù)載結(jié)構(gòu)。該串聯(lián)負(fù)載上半部分(M2、M3)由于交叉耦合結(jié)構(gòu)的存在，避免了普通CMOS結(jié)構(gòu)輸入電平過低時PMOS管無法完全關(guān)斷而引起的直流功耗。M4和M5由于其反應(yīng)速度較快，降低了由于交叉耦合對的反饋延時引起的短路電流功耗。
2)動態(tài)短路功耗的降低由于晶振的選頻特性，振蕩器兩端均近似為正弦信號，導(dǎo)致晶體振蕩器內(nèi)(第一級)主倒相器(圖3中M0和M1)及隨后的緩沖倒相器中NMOS與PMOS處于線性工作區(qū)并同時導(dǎo)通的時間較長，導(dǎo)致短路電流對功耗的影響較大。因此在選擇電壓生成電路模塊的串聯(lián)限流分壓電阻時，應(yīng)設(shè)法使最低工作電壓Vx＜Vthn+Vthp，令P、N兩個管子不同時工作于線性電阻區(qū)，降低短路電流的影響。
可見，為有效降低開關(guān)功耗、短路功耗并保證與后級邏輯電路的正確接口電平，可采取時鐘信號產(chǎn)生電路及前八次分頻低壓工作，并逐級升壓，最后通過電平轉(zhuǎn)換電路抬升至正常電壓提供后級電路所需時鐘的方案。
本發(fā)明中采用串聯(lián)電阻和隔直電容產(chǎn)生電路工作的各級電壓。
本發(fā)明中振蕩信號發(fā)生電路所有有源器件工作電壓取自限流分壓電路的最底端Vx。
本發(fā)明中各級分頻電路采用采用電壓產(chǎn)生模塊的各輸出，使工作電壓逐級提升。
本發(fā)明中電平轉(zhuǎn)換電路實(shí)現(xiàn)低壓工作模塊和芯片最高電壓工作模塊間的接口。
本發(fā)明結(jié)構(gòu)簡單、工藝實(shí)現(xiàn)容易、工作可靠，結(jié)果令人滿意。
在電壓產(chǎn)生電路中(圖2)，Rx實(shí)取1.5Meg，Ry取2Meg，Rz取7.5Meg，C0取15pf。
振蕩信號發(fā)生電路中(圖3)，M0的W/L取9/1，M1的W/L取3/1；Rtran中CMOS傳輸門倒大管的W/L都為1/800；R0取40K；C1和C2都為6pf，并預(yù)留可調(diào)。
電平轉(zhuǎn)換電路中(圖4)，M2和M3的W/L取3/1；M4和M5的W/L取3/10；M6和M7的W/L取48/1。
對各分頻器和倒相器僅要求可在相應(yīng)各級電壓下正常工作，并滿足驅(qū)動和負(fù)載最小的要求即可。
實(shí)測該電路，工作穩(wěn)定，起振良好(無需起振輔助電路)，頻率穩(wěn)定，在5V工作電壓下，功耗電流小于500nA。
權(quán)利要求
1.本發(fā)明是一種用于降低集成電路振蕩器功耗的方法和電路結(jié)構(gòu)，通過降低動態(tài)開關(guān)功耗和動態(tài)短路功耗來減小電路的動態(tài)功耗，其特征是降低最高頻率電路的工作電壓，選擇電壓生成模塊的限流分壓電阻值，使最低工作電壓的P、N管不同時工作于線性電阻區(qū)，同時縮小分頻電路器件尺寸；該方法的電路結(jié)構(gòu)主要由電壓產(chǎn)生電路，振蕩產(chǎn)生電路，分頻電路，電平轉(zhuǎn)換電路幾個模塊組成。1)電壓產(chǎn)生模塊由三級串聯(lián)電阻Rx、Ry、Rz和一個對地隔直穩(wěn)定電容C0組成；2)振蕩信號發(fā)生電路所有有源器件工作電壓取自限流分壓電路的最底端Vx，M0和M1構(gòu)成第一級主振蕩倒相器；Rtran為CMOS傳輸門有源電阻，構(gòu)成振蕩回路的反饋；在上述兩者間為限幅小電阻R0；晶體兩端為C1和C2為頻率微調(diào)電容；3)分頻電路為翻轉(zhuǎn)觸發(fā)器，分別采用電壓產(chǎn)生模塊的各輸出，使工作電壓逐級提升；4)電平轉(zhuǎn)換電路為一對CMOS結(jié)構(gòu)M4和M6、M5和M7，PMOS管M2和M3為交叉耦合對作負(fù)載，M2與M4、M3與M5形成串聯(lián)負(fù)載結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的用于降低集成電路振蕩器功耗的方法和電路，其特征是采用串聯(lián)電阻和隔直電容產(chǎn)生電路工作的各級電壓。
3.根據(jù)權(quán)利要求1所述的用于降低集成電路振蕩器功耗的方法和電路，其特征是振蕩信號發(fā)生電路所有有源器件工作電壓取自限流分壓電路的最底端Vx。
4.根據(jù)權(quán)利要求1所述的用于降低集成電路振蕩器功耗的方法和電路，其特征是各級分頻電路采用電壓產(chǎn)生模塊的各輸出，使工作電壓逐級提升。
5.根據(jù)權(quán)利要求1所述的用于降低集成電路振蕩器功耗的方法和電路，其特征是電平轉(zhuǎn)換電路實(shí)現(xiàn)低壓工作模塊和芯片最高電壓工作模塊間的接口。
全文摘要
本實(shí)發(fā)明是一種用于降低集成電路振蕩器功耗的方法和電路結(jié)構(gòu)。目前各類系統(tǒng)對芯片的功耗要求也越來越高。而振蕩器電路作為芯片主要的功耗來源也成為了低功耗設(shè)計關(guān)注的主要目標(biāo)。本發(fā)明采用電壓產(chǎn)生電路，振蕩產(chǎn)生電路，分頻電路，電平轉(zhuǎn)換電路幾個簡單模塊組成的電路結(jié)構(gòu)，通過有效控制振蕩器各級工作電壓等方法，設(shè)法降低了動態(tài)開關(guān)功耗和動態(tài)短路功耗從而減小了電路的動態(tài)功耗。經(jīng)實(shí)測證明，該電路效果令人滿意。本發(fā)明方法實(shí)現(xiàn)的電路結(jié)構(gòu)簡單、工藝實(shí)現(xiàn)容易、工作可靠，起振良好(無需起振輔助電路)，頻率穩(wěn)定，功耗電流小于微安量級。
文檔編號H03B19/00GK1431771SQ0311497
公開日2003年7月23日 申請日期2003年1月17日 優(yōu)先權(quán)日2003年1月17日
發(fā)明者沈曄暉 申請人:上海復(fù)旦微電子股份有限公司