專利名稱：一種快速傅立葉變換和反變換的模擬數(shù)字混合電路及其在通信系統(tǒng)中的應用的制作方法
技術領域：
本發(fā)明涉及一種快速傅立葉變換電路和快速傅立葉反變換電路及其應用，尤其是一種采用模擬數(shù)字混合技術實現(xiàn)的快速傅立葉變換電路和反變換電路及其在正交頻分多路復用(OFDM)通信系統(tǒng)中的應用。
背景技術：
快速傅立葉變換(FFT)和快速傅立葉反變換(IFFT)技術，廣泛地應用于無線通信，移動通信及數(shù)字信號處理系統(tǒng)等領域。在實際應用系統(tǒng)中經(jīng)常采用專用集成電路(ASIC)方式來進行FFT或IFFT。專用FFT或IFFT電路具有運算速度快，適用于實時的信號處理系統(tǒng)的優(yōu)點。自從庫列-圖基1965年發(fā)表快速傅立葉算法以來，各種離散傅立葉變換(DFT)和離散反傅立葉變換(IDFT)的快速算法及快速傅立葉變換電路和反變換電路不斷出現(xiàn)。到目前為止，快速傅立葉變換電路或快速傅立葉反變換電路均以數(shù)字電路作為基礎。在這些電路系統(tǒng)中對模擬信號實施快速傅立葉變換時，首先要把輸入的模擬信號經(jīng)模數(shù)變換器(A/D)變換成數(shù)字信號，然后進行快速傅立葉變換。這樣使傅立葉變換電路結構復雜，功耗增大；傅立葉反變換也是如此。這些缺點制約了無線通信、移動通信、尤其是使用寬帶通信技術的手提式電子儀器、端子的發(fā)展。因此提高傅立葉變換或反變換速度，減少功耗，在傅立葉變換或反變換電路系統(tǒng)中就顯得尤為重要。

發(fā)明內容
本發(fā)明解決的技術問題是提供一種高速度、高精度、低功耗及電路結構簡單的快速傅立葉變換模擬數(shù)字混合電路和快速傅立葉反變換模擬數(shù)字混合電路及其在正交頻分多路復用(OFDM)通信系統(tǒng)中的應用。
本發(fā)明的技術解決方案是利用模擬電路及模擬信號運算方法，不需要將輸入的模擬信號通過(A/D)轉換器轉換成數(shù)字信號，直接對模擬信號進行序列長度為N的DFT變換，將輸入信號按N1行和N2列的二維形式重新排列，N＝N1*N2，由以下電路模塊構成第一級采樣保持電路，對輸入的N個復數(shù)模擬信號按分N1組按順序進行采樣保持，每組連續(xù)采樣N2次并將N2個復數(shù)數(shù)據(jù)保持在該電路中；旋轉因子電路，對保持在第一級采樣保持電路中的一組N2個復數(shù)數(shù)據(jù)進行旋轉因子運算 (n2＝0，1，2...N2-1，k1＝0，1，2...N1-1)；第一級傅立葉變換(FFT)電路，對旋轉因子運算電路的輸出數(shù)據(jù)按順序進行N2點的DFT變換運算；第二級采樣保持電路，將第一級FFT電路輸出的全部數(shù)據(jù)保持在該電路中；第二級傅立葉變換電路，按順序每次從第二級采樣保持電路中提取N1個復數(shù)數(shù)據(jù)進行N1點的DFT變換，最后得到N個序列的傅立葉變換。
本發(fā)明的原理如下對于一個長度為N的復合數(shù)序列，它的DFT為X[k]=Σn=0N-1x[n]WNkn---0≤k≤N-1---(1)]]>其中WN＝e-j(2π/N)，假設序列的長度N可以表示成兩個因子的乘積，即N＝N1*N2(2)利用標號概念將序列正規(guī)的分解，假設標號n和k表示為 很容易證明，當n1和n2在給定范圍內遍取所有可能的值時，n為從0到(N-1)的全部可能值且不重復，對于頻域標號k也一樣。利用這些標號映射，可將DFT表示成兩個標號k1和k2的函數(shù)。把式(3)代入式(1)得X[k]=X[k1+N1k2]]]>=Σn2=0N2-1Σn1=0N1-1x[N2n1+n2]WN(k1+N1k2)(N2n1+n2)]]>=Σn2=0N2-1Σn1=0N1-1x[N2n1+n2]WNN2k1n1WNk1n2WNN1k2n2WNN1N2k2n1---(4)]]>因為WNN2k1n1=WN1k1n1,WNN1k2n2=WN2k2n2,]]>以及WNN1N2k2n1=1,]]>所以式(4)可以寫成X(k1+N1k2)=Σn1=0N1-1[Σn2=0N2-1(x[N2n1+n2]WNk1n2)WN2k2n2]WN1k1n1,---(5)]]>其中0≤k1≤N1-1且0≤k2≤N2-1。
為了解釋(5)，可以將輸入標號映射的作用設想為把輸入的一維序列映射成一個二維序列，該序列可以表示為一個N1行和N2列的二維數(shù)列，其中n1和n2分別代表數(shù)列的行和列，輸入的數(shù)據(jù)與因子 相乘得到 式(6)中的因子 稱為旋轉因子。
按順序進行旋轉因子運算后的每N2個數(shù)據(jù)進行第一級DFT變換，即 經(jīng)過采樣保持后，從中取出數(shù)據(jù)進行第二級DFT變換 本發(fā)明由于采用了復合數(shù)N的方法實現(xiàn)FFT變換電路，按式(2)將長度為N的DFT計算分解成為較短的兩個長度N1和N2DFT計算。具體地先進行旋轉因子電路運算，再進行長度N2求和的DFT計算，經(jīng)保持后再進行長度N1求和的DFT計算，最終得到長度為N的DFT變換結果。
以上是將輸入信號排列成二維序列的形式進行DFT變化的電路構成，這種構成方法可以擴展到三維或三維以上序列的形式，如果分解為三維的形式，設N＝N1*N2*N3，則三維輸入的DFT變換形式為X(k1+N1k2+N1N2k3)=]]>Σn1N1-1{(Σn2N2-1[Σn3N3-1(x[N2N3n1+N3n2+n3]WN[k1+k2N1]n3)WN3k3n3]WN2N1k1n2)WN2k2n2}WN1k1n1---(9a)]]>k＝k1+N1k2+N1*N2k3(9b)n＝N2*N3n1+N3n2+n3(9c)其中0≤n1≤N1-1，0≤n2≤N2-1，0≤n3≤N3-1；0≤k1≤N1-1，0≤k2≤N2-1，0≤k3≤N3-1.同樣可以得到更高維的變換形式。
此外，利用傅立葉反變換公式X[n]=1NΣn=0N-1X[k]WN-nk---(10)]]>可以實現(xiàn)快速傅立葉反變換，其結構形式與前述的快速傅立葉變換模擬數(shù)字混合電路形式完全相同，只是增加了系數(shù)1/N。
前述的快速傅立葉變換模擬數(shù)字混合電路及反變換電路同時可以用在基于寬帶無線局域網(wǎng)國際標準(IEEE802.11a或HIPERLAN/2)的OFDM通信系統(tǒng)接收機和發(fā)射機中，其特點是其中的傅立葉變換電路采用前述的快速傅立葉變換模擬數(shù)字混合電路，且電路結構省略了A/D變換器；其中的傅立葉反變換電路采用前述的快速傅立葉反變換模擬數(shù)字混合電路，且省略了A/D轉換電路，增加了電路設計自由度。
本發(fā)明的有益效果是由于變換電路采用模擬電路形式及模擬運算方法，無需將輸入的模擬信號通過A/D轉換器轉換成數(shù)字信號，可以直接對模擬信號進行FFT或IFFT，所以電路結構簡單、功耗低、運算速度高。


圖1為本發(fā)明結構原理示意圖；圖2為圖1中的第一級采樣保持器結構原理示意圖；圖3為圖1中的旋轉因子電路的結構原理示意圖；
圖4為圖1中的第一級傅立葉變換電路結構原理示意圖；圖5為圖1中的第二級采樣保持器結構原理示意圖；圖6為圖1中的第二級傅立葉變換電路結構原理示意圖；圖7為本發(fā)明的輸入序列為N＝64實施例的結構原理示意圖；圖8為圖7中的第一級采樣保持電路結構原理圖；圖9為圖8中的采樣保持器電路結構原理圖；圖10為圖7中的旋轉因子電路結構原理示意圖；圖11為圖10中的部分電路原理圖；圖12為圖11中的乘法器電路原理圖；圖13為圖11中的加法器電路原理圖；圖14為圖11中的減法器電路原理圖；圖15為圖7中的第一級傅立葉變換電路結構原理示意圖；圖16為圖15中ADSBa(i)和ADDa(i)電路結構原理圖；圖17為圖7中第二級采樣保持電路結構原理圖；圖18為圖17中采樣保持器電路結構原理圖；圖19為圖7中第二級傅立葉變換電路結構原理示意圖；圖20為本發(fā)明輸入序列N分解成三維時結構示意框圖；圖21為本發(fā)明快速傅立葉反變換(IFFT)結構原理示意圖具體實施方式
下面結合附圖及實施例對發(fā)明進一步詳細說明。
如圖1所示，本發(fā)明由第一級采樣保持電路S/H1、旋轉因子電路Wn、第一級傅立葉變換電路FFT1、第二級采樣保持電路S/H2及第二級傅立葉變換電路FFT2構成，對N個復數(shù)序列按N＝N1*N2進行二維序列(N1行，N2列)重新編號，第一采樣保持電路可以對輸入的N個復數(shù)模擬信號分N1組按順序進行采樣保持，每一組連續(xù)采樣N2次并將N2個數(shù)據(jù)保持在該電路中，采樣結果可以寫成x(N2n1+n2)＝xR(N2n1+n2)+jxI(N2n1+n2)(0≤n2≤N2-1)；旋轉因子電路(Wn)將S/H1輸出的N2個數(shù)據(jù)分別進行旋轉因子乘積計算，其中每一個數(shù)據(jù)分別需要進行N1次(對應N1個k1值)不同旋轉因子運算，結果為x~[n1,n2,k1]=x[N2n1+n2]WNk1n2---(0≤n1≤7,0≤n2≤7,0≤k1≤7)---(11a)]]>實部運算結果為x~R[n1,n2,k1]=[xR[N2n1+n2](WNk1n2)R-xI[N2n1+n2](WNk1n2)I---(11b)]]>虛部運算結果為x~I[n1,n2,k1]=[xI[N2n1+n2](WNk1n2)R+xR[N2n1+n2](WNk1n2)I---(11c)]]>第一級傅立葉變換電路FFT1對上述旋轉因子運算的輸出結果進行第一級N2點的FFT運算。實部變換結果為GR[n1,k1,k2]=Σn2=0N2-1[x~R[n1,n2,k1](WN2k2n2)R-x~I[n1,n2,k1](WN2k2n2)I---(12a)]]>虛部變換結果為GI[n1,k1,k2]=Σn2=0N2-1[x~I[n1,n2,k1](WN2k2n2)R+x~R[n1,n2,k1](WN2k2n2)I---(12b)]]>將上述運算結果輸出給第二級采樣保持電路S/H2；第二級采樣保持電路S/H2將第一級傅立葉變換電路FFT1輸出的N*N1個數(shù)據(jù)全部保持在該電路中；最后第二級FFT2變換電路對第二級采樣保持的輸出數(shù)據(jù)按順序分N2次進行第二級N1點的FFT變換，每一次變換取N1*N1個數(shù)據(jù)，最后得到N個復數(shù)序列的傅立葉變換，實部變換結果為XR(k1+N1k2)=Σn1=0N1-1[GR[n1,k1,k2](WN1k1n1)R-GI[n1,k1,k2](WN1k1n1)I]----(13a)]]>虛部變換結果為XI(k1+N1k2)=Σn2=0N1-1[GI[n1,k1,k2](WN1k1n1)R+GR[n1,k1,k2](WN1k1n1)I]----(13b)]]>時鐘和控制信號控制傅立葉變換中數(shù)據(jù)的傳輸和運算過程。
如圖2所示，第一級采樣保持電路S/H1分為實部采樣保持電路和虛部采樣保持電路，實部采樣保持電路和虛數(shù)采樣保持電路中的采樣保持器個數(shù)與一組N2個序列復數(shù)數(shù)據(jù)相對應，分N1個組(n1＝0，1...N1-1)進行采樣保持工作，每一組共采樣保持N2個序列復數(shù)數(shù)據(jù)，即實部有SR1/HR1...SRN2/HRN2，虛部SI1/HI1...SIN2/HIN2，采樣輸出分別為xR(N2n1+0)...xR(N2n1+N2-l)和xI(N2n1+0)...xI(N2n1+N2-1)(0≤n1≤N1-1)。
如圖3所示，對第一級采樣保持電路輸出的每一組N2個數(shù)據(jù)按式(11)分別進行旋轉因子乘積運算，其中每一個數(shù)據(jù)分別需要進行N1次不同旋轉因子 (k1＝0，1...N1-1)運算，對每一組N2個數(shù)據(jù)得到N2*N1個計算結果，即x~[n1,0,k1]...x~[n1,i,k1]...x~[n1,N2-1,k1]]]>(k1＝0，1...N1-1，0≤n1≤N1-1)。
如圖4所示，第一級傅立葉變換電路FFT1對乘完旋轉因子后的數(shù)據(jù)按順序進行N1*N1次N2點DFT變換運算(按式(7)和式(12))，運算結果為G[n1，k1，k2＝0]...G[n1，k1，k2＝i]...G[n1，k1，k2＝N2-1](n1＝0，1...N1-1，k1＝0，1...N1-1)。
如圖5所示，第二級采樣保持電路S/H2對第一級傅立葉變換電路變換完的N*N1個序列復數(shù)數(shù)據(jù)進行保持，其實數(shù)和虛數(shù)保持結果為GR[n1，k1，k2]、GI[n1，k1，k2]，(n1＝0，1...N1-1，k1＝0，1...N1-1，k2＝0，1...N2-1)。
如圖6所示，第二級傅立葉變換電路按順序分N1*N2次每次從第二級采樣保持電路中提取N1個數(shù)據(jù)進行N1點FFT電路，最后得到N個序列的FFT變換，整個變換輸出為X[k1+N1k2](k＝0，1...N1-1，k2＝0，1...N2-1)。
如圖7所示，本發(fā)明的實施例為N＝64，并按N=N1*N2]]>進行分解成N1＝N2＝8，根據(jù)復合數(shù)N的方法得到DFT后的結果X(k)為X(k1+8k2)=Σn1=07[Σn2=07(x[8n1+n2]W64k1n2)W8k2n2]W8k1n1---(14)]]>其中0≤n1≤7，0≤k1≤7，0≤n2≤7，0≤k2≤7，其變換過程是第一級采樣保持電路可以對輸入的64個復數(shù)模擬信號分N1＝8組按順序進行采樣保持，每組連續(xù)采樣N2＝8次并將8個復數(shù)數(shù)據(jù)保持在該電路中；然后分8次處理旋轉因子，將處理后的旋轉因子進行8點第一級FFT變化，再將變換結果保持在第二級S/H2中，最后再按順序進行第二級8點FFT變換，最終輸出N＝64個變換結果。
如圖8所示，第一級采樣保持電路S/H1分N1＝8組對輸入的模擬信號進行采樣，每組連續(xù)采樣N2＝8次并將8個復數(shù)數(shù)據(jù)保持在該電路中，x(n)＝xR(n)+jxI(n)＝xR(8n1+n2)+jxI(8n1+n2) (15)將數(shù)據(jù)的實部和虛部，分別用8個采樣保持器SR1/HR1...SR8/HR8和SI1/HI1...SI8/HI8進行保存。如圖9所示，每個采樣保持器SRi/HRi由兩級運算放大器Ampi1、Ampi2，模擬開關SWi1、SWi2耦合電容Ci1、Ci2，接地電容Cig1，Cig2和反饋電容Cif1、Cif2組成。其中第一級輸入耦合電容Ci1的輸入端與第一級模擬開關SWi1相連接，其輸出端與線性運算放大器Ampi1的輸入端相連，第二級模擬開關SWi2的輸入端與第一級線性運算放大器Ampi1的輸出端連接，其輸出端連接到第二輸入電容Ci2的輸入端，第二輸入電容Ci2的輸入端與第二線性運算放大器Ampi2的輸入端連接，在兩級模擬開關SWi1和SWi2與兩級輸入耦合電容Ci1和Ci2之間還加有接地電容Cig1和Cig2，在兩個線性運算放大器Ampi1和Ampi2輸入與輸出端之間分別加有反饋電容Cif1和Cif2。
如圖10、圖11、圖12、圖13、圖14所示，旋轉因子部分變換式x~R[n1,n2,k1]=[xR[8n1+n2](W64k1n2)R-xI[8n1+n2](W64k1n2)I---(16a)]]>x~I[n1,n2,k1]=[xI[8n1+n2](W64k1n2)R+xR[8n1+n2](W64k1n2)I---(16b)]]>如圖10所示，乘旋轉因子電路結構中包括了8套旋轉因子與復數(shù)數(shù)據(jù)相乘的電路，每一套電路對某一個n2(n2＝0，1...7)的復數(shù)數(shù)據(jù)進行8次相乘運算，每次乘以不同的旋轉因子(k1＝0，1...7)，所以8套相乘電路共要進行64＝8*8次乘積運算，得到64個復數(shù)數(shù)據(jù)。如圖11所示，每一套旋轉因子與復數(shù)數(shù)據(jù)相乘電路由4個乘法器和兩個加(減)法器構成。每個復數(shù)數(shù)據(jù)要乘以8個不同的旋轉因子(k1＝0，1...7)，對應不同的k1(k1＝0，1...7)每一個乘法器中的旋轉因子是可變的。如圖12所示，每個數(shù)?；旌铣朔ㄆ饔啥鄠€輸入電容Ci10-Ci14、反饋電容Cif10-Cif14、Cif101，耦合電容Ci101和線性運算放大器Ampi01-Ampi02及多個二選一開關MUXi10-MUXi14和MUXi20-MUXi24組成。在電路中乘法器的乘數(shù)對應于旋轉因子(實部和虛部)的大小，通過控制二選一開關MUXi10-MUXi14和MUXi20-MUXi24可以改變乘法器中乘數(shù)的大小，因此可以得到對應不同k1(k1＝0，1...7)的旋轉因子(實部和虛部)。如圖13所示，加法器電路由輸入電容Ci20-Ci21、耦合電容Ci201，兩級運算放大器Ampi20和Ampi21、反饋電容Cif20和Cif21組成。如圖14所示，減法器電路由輸入電容Ci30-Ci31、耦合電容Ci301，反饋電容Cif30-Cif31、兩級運算放大器Ampi30和Ampi31組成。
如圖15所示，第一級FFT1變換電路按順序將旋轉因子并行輸出的8個數(shù)據(jù)進行8點FFT運算，即GR[n1,k1,k2]=Σn2=07[x~R[n1,n2,k1](W8k2n2)R-x~I[n1,n2,k1](W8k2n2)I---(17a)]]>GI[n1,k1,k2]=Σn2=07[x~I[n1,n2,k1](W8k2n2)R+x~R[n1,n2,k1](W8k2n2)I---(17b)]]>實現(xiàn)上述變換可以采用下面方法進行旋轉因子運算電路每次同時輸出8個實部信號數(shù)據(jù)和8個虛部信號數(shù)據(jù)分別輸入到第一級FFT1變換電路中，按照式(17)進行變換運算，(17a)和(17b)中的乘積之和(差)的運算是由圖16所示的實部加減法電路ADSBa(i)和虛部加法電路ADDa(i)來實現(xiàn)的。ADSBa(i)包括多路輸入耦合電容 (i＝0，1，2...7，j＝0，1，2,...7)、線性運算放大器Ampi401-Ampi402、反饋電容Cif401-Cif401及耦合電容Ci401；ADDa(i)電路包括多路輸入耦合電容 (i＝0，1，2...7，j＝0，1，2...7)、線性運算放大器Ampi403-Ampi404、反饋電容Cif403-Cif403及耦合電容Ci402。每次可以同時得到8個復數(shù)數(shù)據(jù)輸出，在電路中多路輸入耦合電容的值 是與變換系數(shù) 成比例的。
如圖17所示，第二級S/H2的功能是對第一級FFT1的輸出結果進行保持，以便進行第二級的FFT2運算。第一級FFT1變換后實部和虛部分別得到512個數(shù)值，因此實部和虛部同樣需要512個采樣保持器進行保持。其中每個采樣保持器的電路結構可以同前述的第一級采樣保持電路S/H1中的采樣保持器相同，也可以采用圖18所示的電路結構。
如圖19所示，最后按(8)式進行8點第二級DFT變換，即X(k1+8k2)=Σn1=07G[n1,k1,k2]W8k1n1----(18)]]>實現(xiàn)上述步驟的方法同第一級FFT的方法同樣，因此我們可以采用同第一級FFT同樣的電路結構形式來實現(xiàn)以上是將輸入信號排列成二維序列的形式進行DFT變化的電路構成，這種構成方法可以擴展到三維或三維以上序列的形式。如圖20所示，將輸入信號排列成三維的形式，設N＝N1*N2*N3，則按式(9)進行三維序列的DFT變換。進行三維序列的DFT變換電路由第一級采樣保持電路S/H1、第一級旋轉因子電路Wn1、第一級傅立葉變換電路FFT1、第二級采樣保持電路S/H2，第二級旋轉因子電路Wn2，第二級傅立葉變換電路FFT2，第三級采樣保持電路S/H3，第三級傅立葉變換電路FFT3構成，第一采樣保持電路S/H1按順序依次對輸入的模擬信號x(t)分N1*N2組進行采樣，每一組采樣并保持N3個復數(shù)數(shù)據(jù)，既，X(N2N3n1+N3n2+n3)(0≤n3≤N3-1)；第一級旋轉因子電路Wn1，每次從第一級采樣保持電路S/H1提取N3個復數(shù)數(shù)據(jù)進行旋轉因子 乘積運算，然后將結果輸出到第一級傅立葉變換電路FFT1；第一級傅立葉變換電路FFT1，它按行列的順序進行第一級N3點的FFT變換，第一級傅立葉變換電路FFT1的運算結果輸出給第二級采樣保持電路S/H2；第二級采樣保持電路S/H2，采樣并保持第一級傅立葉變換電路FFT1的運算結果；第二級采旋轉因子電路Wn2，從S/H2提取N2個復數(shù)數(shù)據(jù)進行旋轉因子 乘積運算，然后將結果輸出到第二級傅立葉變換電路FFT2；第二級傅立葉變換電路FFT2，它按順序分N1*N3次進行第一級N2點的FFT變換，運算結果輸出給第三級采樣保持電路S/H3；第三級采樣保持電路S/H3將二級傅立葉變換電路FFT2輸出的數(shù)據(jù)全部保持在該電路中；第三級傅立葉變換電路FFT3從第三級采樣保持電路S/H3取出數(shù)據(jù)進行第二級N3點FFT變換，最后得到N個復數(shù)序列的傅立葉變換。
如圖21所示，本發(fā)明快速傅立葉反變換(IFFT)模擬數(shù)字混合電路結構，利用傅立葉反變換公式(10)可以實現(xiàn)快速傅立葉反變換。利用標號概念將序列正規(guī)的分解， 從式(10)可得到x(n1+N1n2)=1NΣk1=0N1-1[Σk2=0N2-1(X[N2k1+k2]WN-n1k2)WN2-n2k2]WN1-n1k1]]>=Σk1=0N1-1[(Σk2=0N2-1(X[N2k1+k2]WN-n1k2N3)WN2-n2k2N3]WN1-n1k1N3---(20)]]>令WN1′n1k1=WN1-n1k1N3,WN′n1k2=WN-n1k2N3,WN2′n2k2=WN2-n2k2N3]]>則x(n1+N1n2)=Σk1=0N1-1[Σk2=0N2-1(X[N2k1+k2]WN′n1k2)WN2′n2k2]WN1′n1k1---(21)]]>其結構形式與前述的快速傅立葉變換模擬數(shù)字混合電路形式完全相同。
它包括下列部分第一級采樣保持電路，將輸入的模擬信號進行采樣，每組采N2個復數(shù)數(shù)據(jù)保持在電路中；旋轉因子電路，從所述的第一級采樣保持電路中提取數(shù)據(jù)，每一次提取N2個數(shù)據(jù)進行旋轉因子運算，其中每一個輸入數(shù)據(jù)需要N1次旋轉因子運算，每次得到N2*N1個結果；第一級傅立葉反變換電路對旋轉因子輸出的結果進行第一級N2點IFFT運算；第二級采樣保持電路，將第一級IFFT變換完的N*N1個數(shù)據(jù)全部保存在該電路中；第二級傅立葉反變換電路按順序分N2次，每次取N1*N1個數(shù)據(jù)，進行N1點IFFT變換運算，最終得到N個序列的IFFT變換結果。
權利要求
1.一種快速傅立葉變換模擬數(shù)字混合電路，其特征在于采用模擬電路及模擬信號運算方法，無需將輸入的模擬信號通過(A/D)轉換器轉換成數(shù)字信號，直接對模擬信號進行快速傅立葉變換(FFT)，它將N個輸入復數(shù)序列數(shù)據(jù)按N1行和N2列的二維形式重新排列，其中N＝N1*N2，其包括下列部分第一級采樣保持電路，對輸入的N個復數(shù)模擬信號分N1組按順序進行采樣保持，以組為單位連續(xù)采樣N2次并將N2個復數(shù)數(shù)據(jù)保持在電路中；旋轉因子電路，對保持在第一級采樣保持電路中的N2個數(shù)據(jù)進行旋轉因子 (n2＝0，1，2...N2-1，k1＝0，1，2...N1-1)運算，每一個輸入數(shù)據(jù)需要運算N1次，得到N2*N1個運算結果；第一級傅立葉變換電路，對乘完旋轉因子后的數(shù)據(jù)按順序進行N2點FFT變換運算；第二級采樣保持電路，將第一級傅立葉變換電路變換完的N*N1個序列全部數(shù)據(jù)保存在該電路中；第二級傅立葉變換電路，按順序分N2*N1次每次從第二級采樣保持電路中提取N1個數(shù)據(jù)進行N1點FFT變換，最后得到N個序列的FFT變換。
2.根據(jù)權利要求1所述快速傅立葉變換模擬數(shù)字混合電路，其特征在于所述的輸入復數(shù)信號N還可以分解為N＝N1*N2*N3三維或三維以上，則三維輸入變換式為X(k1+N1k2+N1N2k3)=]]>Σn1N3-1{Σn2N2-1([Σn3N1-1(x[N2N3n1+N3n2+n3]WN(k2N1+k1)n3)WN3k3n3]WN1N2k1n2)WN2k2n2}WN1k1n1]]>k=k1+N1k2+N1*N2N3---n=N2*N3n1+N3n2+n3]]>其中0≤n1≤N1-1，0≤n2≤N2-1，0≤n3≤N3-1；0≤k1≤N1-1，0≤k2≤N2-1，0≤k3≤N3-1。按照上述方程式，可以得到更高維V的變換形式。
3.根據(jù)權利要求1所述的快速傅立葉變換模擬數(shù)字混合電路，其特征在于利用標號概念將序列按n＝N2n1+n2，k＝k1+N1k2進行標號映射，其中0≤n1≤N1-1，0≤n2≤N2-1，0≤k1≤N1-1，0≤k2≤N2-1。
4.根據(jù)權利要求1或2或3所述的快速傅立葉變換模擬數(shù)字混合電路，其特征在于輸入N序列為64，且N＝N1*N2＝8*8。
5.根據(jù)權利要求1所述的快速傅立葉變換模擬數(shù)字混合電路，其特征在于所述的第一及第二采樣保持電路、旋轉因子電路、第一級及第二級傅立葉變換電路由運算放大器、模擬開關、二選一開關及電容構成。
6.根據(jù)權利要求4或5所述的快速傅立葉變換模擬數(shù)字混合電路，其特征在于第一級和第二級傅立葉變換電路中的乘積之和(差)運算由多路耦合電容輸入運算放大器電路來實現(xiàn)的，輸入耦合電容相當于傅立葉變換的系數(shù)(虛部和實部)。
7.根據(jù)權利要求1或4所述的快速傅立葉變換模擬數(shù)字混合電路，其特征在于包括時鐘在內的控制信號控制傅立葉變換過程中數(shù)據(jù)的傳輸和運算。
8.用于正交頻分多路復用(OFDM)通信系統(tǒng)接收機，基于寬帶無線局域網(wǎng)國際標準(IEEE802.11a或HIPERLAN/2)OFDM)的通信系統(tǒng)，其特征在于所述的快速傅立葉變換電路采用權利要求1或2或4所述的快速傅立葉變換模擬數(shù)字混合電路。
9.一種快速傅立葉反變換模擬數(shù)字混合電路，其特征在于采用模擬電路及模擬信號運算方法，不需要將輸入的模擬信號通過(A/D)轉換器轉換成數(shù)字信號，直接對模擬信號進行快速傅立葉反變換(IFFT)，對輸入的N個復數(shù)模擬信號按N＝N1*N2的分解方式將N個信號分解為N1行和N2列的二維序列形式，它包括下列部分第一級采樣保持電路，對輸入的N個復數(shù)模擬信號分N1組按順序進行采樣保持，以組為單位連續(xù)采樣N2次并將N2個復數(shù)數(shù)據(jù)保持在電路中；旋轉因子電路，對保持在第一級采樣保持電路中的N2個數(shù)據(jù)進行旋轉因子的運算，每一個輸入數(shù)據(jù)需要運算N1次，得到N2*N1個運算結果；第一級傅立葉反變換電路，對乘完旋轉因子后的數(shù)據(jù)按順序進行N2點IFFT變換運算；第二級采樣保持電路，將第一級傅立葉反變換電路變換完的N*N1個序列全部數(shù)據(jù)保存在該電路中；第二級傅立葉反變換電路，按順序分N2*N1次每次從第二級采樣保持電路中提取N1個數(shù)據(jù)進行N1點IFFT變換，最后得到N個序列的IFFT變換。
10.根據(jù)權利要求7所述的快速傅立葉反變換模擬數(shù)字混合電路，其特征在于輸入N序列為64，且N＝64＝N1*N2＝8*8。
11.根據(jù)權利要求9所述的快速傅立葉反變換模擬數(shù)字混合電路，其特征在于所述的第一級和第二采樣保持電路、旋轉因子電路、第一級和第二級傅立葉反變換電路由運算放大器、二選一開關、模擬開關及電容組成。
12.根據(jù)權利要求10所述的快速傅立葉反變換模擬數(shù)字混合電路，其特征在于第一級和第二級反傅立葉變換電路中的乘積之和(差)運算由多路耦合電容輸入運算放大器電路來實現(xiàn)的，輸入耦合電容相當于傅立葉反變換的系數(shù)(虛部和實部)。
13.根據(jù)權利要求9或10所述的快速傅立葉反變換模擬數(shù)字混合電路，其特征在于包括時鐘在內的控制信號控制傅立葉變換過程中數(shù)據(jù)傳輸和運算。
14.用于正交頻分多路復用(OFDM)通信系統(tǒng)發(fā)射機，用于基于寬帶無線局域網(wǎng)國際標準(IEEE802.11a或HIPERLAN/2)的OFDM通信系統(tǒng)，其特征在于所述的傅立葉反變換電路采用權利要求9或10所述的快速傅立葉反變換模擬數(shù)字混合電路。
全文摘要
一種快速傅立葉變換模擬數(shù)字混合電路，將N個輸入復數(shù)序列數(shù)據(jù)按N
文檔編號H03M1/08GK1449167SQ0211638
公開日2003年10月15日 申請日期2002年4月1日 優(yōu)先權日2002年4月1日
發(fā)明者吳南健, 李勇, 陳杰, 楊軍, 壽國梁, 曠章曲 申請人:北京六合萬通微電子技術有限公司