本發(fā)明屬于開關(guān)電源，具體地說是一種用于開關(guān)變換器的電平位移電路。

背景技術(shù)：

1、在開關(guān)變換器中，電平位移（level?shift）電路是一種重要的組成部分，它主要用于解決不同電壓域之間的信號電平轉(zhuǎn)換問題，而且作為驅(qū)動(dòng)邏輯鏈上重要的一環(huán)，其工作頻率需與功率管保持一致。由于驅(qū)動(dòng)邏輯鏈先進(jìn)入高電源軌再進(jìn)入低電源軌，電平位移電路分為電平上移（level?up）電路和電平下移（level?down）電路，電平上移電路將控制信號傳輸?shù)礁邏簜?cè)，電平下移電路將pwm比較器的輸出脈沖傳輸?shù)降蛪簜?cè)。

2、為了保證整體電路的高速可靠地工作，電平位移電路應(yīng)具備如下特點(diǎn)：

3、（1）盡可能快速地將待傳輸?shù)碾娖睫D(zhuǎn)移到其他電源軌用于電路控制；

4、（2）應(yīng)當(dāng)具備足夠的抗干擾能力，各個(gè)關(guān)鍵節(jié)點(diǎn)在dv/dt階段應(yīng)當(dāng)存在有源的低阻通路連接到電源軌電位，在穩(wěn)態(tài)階段應(yīng)當(dāng)形成鎖存結(jié)構(gòu)防止電路誤翻轉(zhuǎn)；

5、（3）在狀態(tài)切換階段存在較大的瞬態(tài)電流用于各個(gè)節(jié)點(diǎn)切換電位時(shí)的充放電，在狀態(tài)切換完成后應(yīng)當(dāng)只存在靜態(tài)泄露電流，降低電路功耗。

6、在當(dāng)前的技術(shù)文獻(xiàn)中，雖然存在多種電路架構(gòu)以實(shí)現(xiàn)電平位移功能，但大多數(shù)研究及創(chuàng)新聚焦于電平上移電路的設(shè)計(jì)與優(yōu)化，而對于電平下移電路的關(guān)注則相對不足。電平下移電路的設(shè)計(jì)要求與電平上移電路存在顯著差異，這就要求對其進(jìn)行針對性的優(yōu)化設(shè)計(jì)。

7、目前，電平下移電路常見的設(shè)計(jì)可以采取簡單的電阻分壓網(wǎng)絡(luò)形式，該形式通過僅使用兩個(gè)電阻器即可實(shí)現(xiàn)信號電壓的降低，但是這種設(shè)計(jì)在效率方面往往表現(xiàn)不佳，且可能不足以提供必要的電流驅(qū)動(dòng)能力?；蛘?，采用專門的電平位移芯片的設(shè)計(jì)能夠提供更高效且更精確的電平轉(zhuǎn)換，同時(shí)，通常也具備更優(yōu)良的電氣隔離特性，但是這種設(shè)計(jì)集成電路的集成度較低，而且成本較高。在集成電路設(shè)計(jì)領(lǐng)域，存在多種實(shí)現(xiàn)電平下移的電路方案。例如，通過將兩個(gè)電源電壓不同的反相器結(jié)合成一個(gè)簡單的電平下移電路，雖然這種實(shí)現(xiàn)方式在操作上極為簡單，但是存在在高電源電壓下無法使用的局限性。在常規(guī)的高壓工藝中，如果將高電源電壓連接到mosfet的柵極，可能會(huì)導(dǎo)致高壓mosfet損壞，從而使得電平下移電路無法正常運(yùn)作。另一種方法是反轉(zhuǎn)使用電平上移電路，即交換高低壓電源的位置來實(shí)現(xiàn)電平位移，但使用這種方法，存在改進(jìn)型電平上移電路不支持直接電源位置交換，以及經(jīng)典電平上移電路不適用于高電源電壓等難題。因此，設(shè)計(jì)一種專門的電平下移電路以滿足特定的設(shè)計(jì)需求顯得尤為重要。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的，是要提供一種用于開關(guān)變換器的電平位移電路，能夠在高壓環(huán)境下運(yùn)行，實(shí)現(xiàn)電平從高壓域到低壓域的轉(zhuǎn)換，具備高速、低功耗和抗干擾的特性。

2、本發(fā)明為實(shí)現(xiàn)上述目的，所采用的技術(shù)方法如下：

3、一種用于開關(guān)變換器的電平位移電路，包括電壓采樣模塊和電平下移模塊，電壓采樣模塊包括采樣輸入單元、提速單元和采樣輸出單元，電平下移單元包括電平輸入單元、電壓限制單元、抗干擾單元和電平輸出單元，采樣輸入單元的輸入端與開關(guān)變換器中上功率管的柵極連接，采樣輸入單元的輸出端分別與提速單元的輸入端和采樣輸出單元的輸入端連接，提速單元的輸出端和采樣輸出單元的輸出端均與電平輸入單元的輸入端連接，電平輸入單元的輸出端分別與電壓限制模塊、抗干擾模塊和電平輸出單元的輸入端連接；電壓采樣模塊和電平輸入單元工作在高電源軌，電壓限制單元、抗干擾單元和電平輸出單元工作在低電源軌。

4、作為限定：采樣輸入單元包括第一pmos管和第一nmos管，提速單元包括第一電壓緩沖器、第一電容、第一電阻和第二pmos管，采樣輸出單元包括第三pmos管、第四pmos管和第二nmos管；第一pmos管的柵極和第一nmos管的柵極均與開關(guān)變換器中上功率管的柵極連接，第一pmos管的源極連接電壓bst，第一pmos管的漏極分別與第一電壓緩沖器的輸入端、第三pmos管的柵極、第二nmos管的柵極和第一nmos管的漏極連接，第一nmos管的源極分別與第二nmos管的源極和電平輸入單元的控制端連接，第三pmos管的源極連接電壓bst，第三pmos管的漏極與第四pmos管的源極連接，第四pmos管的漏極分別連接第二pmos管的漏極、電平輸入單元的輸入端和第二nmos管的漏極，第四pmpos管的柵極連接電壓pbias，第一電壓緩沖器的輸出端與第一電容的一端連接，第一電容的另一端分別與第一電阻的一端和第二pmos管的柵極連接，第一電阻的另一端和第二pmos管的源極均連接電壓bst。

5、作為進(jìn)一步限定：電平輸入單元包括第一高壓pmos管，電壓限制單元包括第五pmos管和第三nmos管，抗干擾單元包括單向延遲反向電路、第四nmos管和第二電阻，電平輸出單元包括第二電壓緩沖器和第三電阻；采樣輸入單元的輸出端與第一高壓pmos管的柵極連接，提速單元和采樣輸出單元的輸出端均與第一高壓pmos管的源極連接，第一高壓pmos管的漏極分別與第五pmos管的漏極、第三nmos管的漏極、第二電阻的一端、第二電壓緩沖器的輸入端和第三電阻的一端連接，第五pmos管的柵極和源極均連接內(nèi)部電源電壓vdd，第三nmos管的柵極連接電壓nbias，第三nmos管的源極接地，第二電阻的另一端與第四nmos管的漏極連接，第四nmos管的源極接地，第四nmos管的柵極與單向延遲反向電路的輸出端連接，單向延遲反向電路的輸入端連接nbias電壓，第二電壓緩沖器的輸出端與第三電阻的另一端連接輸出電平信號。

6、作為再進(jìn)一步限定：單向延遲反向電路包括第六pmos管、第五nmos管、第四電阻和第二電容，第六pmos管的柵極和第五nmos管的柵極連接nbias電壓，第六pmos管的源極連接內(nèi)部電源電壓vdd，第六pmos管的漏極分別與第四電阻的一端、第二電容的一端和第四nmos管的柵極連接，第四電阻的另一端與第五nmos管的漏極連接，第五nmos管的源極和第二電容的另一端均接地。

7、本發(fā)明由于采用了上述方案，與現(xiàn)有技術(shù)相比，所取得的有益效果是：

8、（1）本發(fā)明提供的一種用于開關(guān)變換器的電平位移電路，通過一個(gè)電壓采樣模塊對開關(guān)變換器中上功率管柵極信號進(jìn)行采樣，并輸出到電平下移模塊，能夠?qū)㈤_關(guān)變換器中上功率管的狀態(tài)信號準(zhǔn)確反映到后級電路，且不影響上功率管的驅(qū)動(dòng)能力；從高電源軌到低電源軌的電平位移時(shí)間低于2ns，電平位移速率快；靜態(tài)電流僅2μa，功耗較低；由于功率管柵極信號的特殊性，使用了一個(gè)電壓采樣模塊避免影響上功率管的狀態(tài)，占用面積很小，集成度高；

9、（2）本發(fā)明提供的一種用于開關(guān)變換器的電平位移電路，其中，第一電壓緩沖器、第一電容、第一電阻和第二pmos管相互配合，起到了提升電平位移速率的作用；第四pmos管和其輸入的偏置電壓pbias一起限制了第三pmos管輸出的最大電流，避免發(fā)生電壓bst直接與地導(dǎo)通的情況；電壓nbias控制第三nmos管提前導(dǎo)通，保證了第三nmos管、第五pmos管和第一高壓pmos管連接節(jié)點(diǎn)處的初始電位為0，同時(shí)，電壓nbias的電位相對較低，流過第三nmos管的電流非常小，降低了功耗；單向延遲反向電路僅在電壓nbias由0變高時(shí)輸出一個(gè)延時(shí)的反相信號，提高了抗干擾能力，電壓nbias由高變低時(shí)，沒有延時(shí)，提升了輸入電壓從高到低時(shí)的電平位移速度；第二電壓緩沖器和第三電阻起到正反饋的作用，提升了電平位移的速度。

10、本發(fā)明適用于高壓域到低壓域的電平轉(zhuǎn)換。