本發(fā)明涉及嵌入式系統(tǒng)，特別涉及一種嵌入式系統(tǒng)的輸入輸出設(shè)置方法、系統(tǒng)、存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、嵌入式系統(tǒng)(嵌入式計(jì)算機(jī)系統(tǒng)的簡(jiǎn)稱)是以應(yīng)用為中心，以現(xiàn)代計(jì)算機(jī)技術(shù)為基礎(chǔ)，能夠根據(jù)用戶需求(功能、可靠性、成本、體積、功耗、環(huán)境等)靈活裁剪軟硬件模塊的專用計(jì)算機(jī)系統(tǒng)。在傳統(tǒng)的單輸入決定輸出的嵌入式系統(tǒng)中，輸入輸出的對(duì)應(yīng)關(guān)系在設(shè)計(jì)中是由代碼實(shí)現(xiàn)的，無(wú)法改變，如果需要改變輸入輸出的對(duì)應(yīng)關(guān)系，就需要更改代碼。這對(duì)于需要經(jīng)常變化輸入輸出關(guān)系的嵌入式系統(tǒng)來(lái)說(shuō)，設(shè)置系統(tǒng)的輸入輸出關(guān)系相當(dāng)?shù)牟环奖恪?/p>

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供一種嵌入式系統(tǒng)的輸入輸出設(shè)置方法、系統(tǒng)、存儲(chǔ)介質(zhì)，可解決相關(guān)技術(shù)中對(duì)于需要經(jīng)常變化輸入輸出關(guān)系的嵌入式系統(tǒng)，設(shè)置系統(tǒng)的輸入輸出關(guān)系需要通過(guò)更改代碼來(lái)實(shí)現(xiàn)，導(dǎo)致應(yīng)用比較復(fù)雜的問(wèn)題。

2、本發(fā)明提供了一種嵌入式系統(tǒng)的輸入輸出設(shè)置方法，所述方法包括：

3、根據(jù)被設(shè)置對(duì)象的預(yù)設(shè)輸入輸出關(guān)系，得到對(duì)應(yīng)的分段線性函數(shù)；

4、根據(jù)得到的所述分段線性函數(shù)，獲取所述被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系的數(shù)據(jù)通信包；

5、發(fā)送所述數(shù)據(jù)通信包至所述被設(shè)置對(duì)象，控制所述被設(shè)置對(duì)象按照所述數(shù)據(jù)通信包對(duì)應(yīng)的輸入輸出設(shè)置關(guān)系實(shí)現(xiàn)信號(hào)輸入和信號(hào)輸出。

6、可選地，所述根據(jù)被設(shè)置對(duì)象的預(yù)設(shè)輸入輸出關(guān)系，得到對(duì)應(yīng)的分段線性函數(shù)，包括：

7、獲取被設(shè)置對(duì)象的預(yù)設(shè)輸入輸出關(guān)系；

8、對(duì)所述預(yù)設(shè)輸入輸出關(guān)系進(jìn)行線性化處理，得到對(duì)應(yīng)的分段線性曲線；

9、根據(jù)所述分段線性曲線，得到對(duì)應(yīng)的分段線性函數(shù)。

10、可選地，所述根據(jù)所述分段線性曲線，得到對(duì)應(yīng)的分段線性函數(shù)，包括：

11、根據(jù)得到的所述分段線性曲線，確定所述分段線性曲線的所有的線性線段的段數(shù)n；其中，n為大于等于1的整數(shù)；

12、根據(jù)得到的所述分段線性曲線，獲取每段所述線性線段的最小輸入值minn和最大輸入值maxn；

13、計(jì)算每段所述線性線段的斜率常數(shù)an和截距常數(shù)bn；

14、根據(jù)每段所述線性線段的斜率常數(shù)an和截距常數(shù)bn、以及每段所述線性線段的最小輸入值minn和最大輸入值maxn，得到與所述分段線性曲線對(duì)應(yīng)的分段線性函數(shù)。

15、可選地，所述分段線性函數(shù)具體如下：

16、

17、其中，a1、b1分別是分段線性函數(shù)f(x)的第一線性段函數(shù)的第一斜率常數(shù)和第一截距常數(shù)；

18、min1、max1分別是分段線性函數(shù)f(x)的第一線性段函數(shù)的第一函數(shù)最小輸入值和第一函數(shù)最大輸入值；

19、a2、b2分別是分段線性函數(shù)f(x)的第二線性段函數(shù)的第二斜率常數(shù)和第二截距常數(shù)；

20、min2、max2分別是分段線性函數(shù)f(x)的第二線性段函數(shù)的第二函數(shù)最小輸入值和第二函數(shù)最大輸入值；

21、an、bn分別是分段線性函數(shù)f(x)的第n線性段函數(shù)的第n斜率常數(shù)和第n截距常數(shù)；

22、minn、maxn分別是分段線性函數(shù)f(x)的第n線性段函數(shù)的第n函數(shù)最小輸入值和第n函數(shù)最大輸入值；n為大于等于1的整數(shù)。

23、可選地，所述根據(jù)得到的所述分段線性函數(shù)，獲取所述被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系的數(shù)據(jù)通信包，包括：

24、根據(jù)得到的所述分段線性函數(shù)，確定所述分段線性函數(shù)的每個(gè)線性段函數(shù)；

25、對(duì)每個(gè)所述線性段函數(shù)的斜率常數(shù)an、截距常數(shù)bn、函數(shù)最小輸入值minn、函數(shù)最大輸入值maxn進(jìn)行轉(zhuǎn)換，得到對(duì)應(yīng)的分?jǐn)?shù)形式數(shù)據(jù)集；其中，n為大于等于1的整數(shù)；

26、根據(jù)得到的所述分?jǐn)?shù)形式數(shù)據(jù)集，得到被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系的數(shù)據(jù)通信包。

27、可選地，所述分?jǐn)?shù)形式數(shù)據(jù)集包括所述分段線性函數(shù)的所有的所述線性段函數(shù)的斜率常數(shù)an的分?jǐn)?shù)形式數(shù)據(jù)、截距常數(shù)bn的分?jǐn)?shù)形式數(shù)據(jù)、函數(shù)最小輸入值minn的分?jǐn)?shù)形式數(shù)據(jù)、函數(shù)最大輸入值maxn的分?jǐn)?shù)形式數(shù)據(jù)；其中，n為大于等于1的整數(shù)。

28、可選地，所述數(shù)據(jù)通信包包括：

29、數(shù)據(jù)包頭標(biāo)識(shí)；

30、數(shù)據(jù)長(zhǎng)度；

31、所述分段線性函數(shù)的線性段函數(shù)的段數(shù)n；

32、第一線性段函數(shù)的第一斜率常數(shù)a1分?jǐn)?shù)化處理后的分子和分母、第一截距常數(shù)b1分?jǐn)?shù)化處理后的分子和分母、第一函數(shù)最小輸入值min1分?jǐn)?shù)化處理后的分子和分母、第一函數(shù)最大輸入值max1分?jǐn)?shù)化處理后的分子和分母；

33、第二線性段函數(shù)的第二斜率常數(shù)a2分?jǐn)?shù)化處理后的分子和分母、第二截距常數(shù)b2分?jǐn)?shù)化處理后的分子和分母、第二函數(shù)最小輸入值min2分?jǐn)?shù)化處理后的分子和分母、第二函數(shù)最大輸入值max2分?jǐn)?shù)化處理后的分子和分母；

34、……

35、第n線性段函數(shù)的第n斜率常數(shù)an分?jǐn)?shù)化處理后的分子和分母、第n截距常數(shù)bn分?jǐn)?shù)化處理后的分子和分母、第n函數(shù)最小輸入值minn分?jǐn)?shù)化處理后的分子和分母、第n函數(shù)最大輸入值maxn分?jǐn)?shù)化處理后的分子和分母；

36、校驗(yàn)數(shù)據(jù)。

37、此外，本發(fā)明提供了一種嵌入式系統(tǒng)的輸入輸出設(shè)置系統(tǒng)，包括：

38、線性函數(shù)獲取模塊，用于根據(jù)被設(shè)置對(duì)象的預(yù)設(shè)輸入輸出關(guān)系，得到對(duì)應(yīng)的分段線性函數(shù)；

39、設(shè)置關(guān)系獲取模塊，用于根據(jù)得到的所述分段線性函數(shù)，獲取所述被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系的數(shù)據(jù)通信包；

40、設(shè)置關(guān)系執(zhí)行模塊，用于發(fā)送所述數(shù)據(jù)通信包至所述被設(shè)置對(duì)象，控制所述被設(shè)置對(duì)象按照所述數(shù)據(jù)通信包對(duì)應(yīng)的輸入輸出設(shè)置關(guān)系實(shí)現(xiàn)信號(hào)輸入和信號(hào)輸出。

41、此外，本發(fā)明還提出一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如上所述嵌入式系統(tǒng)的輸入輸出設(shè)置方法中的所有方法步驟或部分方法步驟。

42、此外，本發(fā)明還提出一種電子設(shè)備，包括存儲(chǔ)器和處理器，所述存儲(chǔ)器上儲(chǔ)存有在所述處理器上運(yùn)行的計(jì)算機(jī)程序，所述處理器執(zhí)行計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)如上所述嵌入式系統(tǒng)的輸入輸出設(shè)置方法中的所有方法步驟或部分方法步驟。

43、本發(fā)明提供的技術(shù)方案帶來(lái)的有益效果包括：

44、在需要設(shè)置被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系時(shí)，可根據(jù)需要對(duì)被設(shè)置對(duì)象的預(yù)設(shè)輸入輸出關(guān)系進(jìn)行線性化處理，得到對(duì)應(yīng)的分段線性函數(shù)；并對(duì)與預(yù)設(shè)輸入輸出關(guān)系對(duì)應(yīng)的分段線性函數(shù)進(jìn)行處理，得到分段線性函數(shù)的關(guān)鍵數(shù)據(jù)即可得到被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系的數(shù)據(jù)通信包；而被設(shè)置對(duì)象根據(jù)這些數(shù)據(jù)通信包，即可得到對(duì)應(yīng)的輸入輸出設(shè)置關(guān)系。這樣，對(duì)于需要經(jīng)常變化輸入輸出關(guān)系的嵌入式系統(tǒng)來(lái)說(shuō)，在需要更改被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系時(shí)，只需要輸送需要更改的預(yù)設(shè)輸入輸出關(guān)系的線性化處理后的分段線性函數(shù)的關(guān)鍵數(shù)據(jù)的數(shù)據(jù)通信包至被設(shè)置對(duì)象，被設(shè)置對(duì)象即可按照需要的輸入輸出設(shè)置關(guān)系運(yùn)行，簡(jiǎn)單方便，無(wú)需對(duì)應(yīng)用代碼進(jìn)行更改。

技術(shù)特征：

1.一種嵌入式系統(tǒng)的輸入輸出設(shè)置方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的嵌入式系統(tǒng)的輸入輸出設(shè)置方法，其特征在于，所述根據(jù)被設(shè)置對(duì)象的預(yù)設(shè)輸入輸出關(guān)系，得到對(duì)應(yīng)的分段線性函數(shù)，包括：

3.根據(jù)權(quán)利要求2所述的嵌入式系統(tǒng)的輸入輸出設(shè)置方法，其特征在于，所述根據(jù)所述分段線性曲線，得到對(duì)應(yīng)的分段線性函數(shù)，包括：

4.根據(jù)權(quán)利要求3所述的嵌入式系統(tǒng)的輸入輸出設(shè)置方法，其特征在于，所述分段線性函數(shù)具體如下：

5.根據(jù)權(quán)利要求3所述的嵌入式系統(tǒng)的輸入輸出設(shè)置方法，其特征在于，所述根據(jù)得到的所述分段線性函數(shù)，獲取所述被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系的數(shù)據(jù)通信包，包括：

6.根據(jù)權(quán)利要求5所述的嵌入式系統(tǒng)的輸入輸出設(shè)置方法，其特征在于，所述分?jǐn)?shù)形式數(shù)據(jù)集包括所述分段線性函數(shù)的所有的所述線性段函數(shù)的斜率常數(shù)an的分?jǐn)?shù)形式數(shù)據(jù)、截距常數(shù)bn的分?jǐn)?shù)形式數(shù)據(jù)、函數(shù)最小輸入值minn的分?jǐn)?shù)形式數(shù)據(jù)、函數(shù)最大輸入值maxn的分?jǐn)?shù)形式數(shù)據(jù)；其中，n為大于等于1的整數(shù)。

7.根據(jù)權(quán)利要求6所述的嵌入式系統(tǒng)的輸入輸出設(shè)置方法，其特征在于，所述數(shù)據(jù)通信包包括：

8.一種嵌入式系統(tǒng)的輸入輸出設(shè)置系統(tǒng)，其特征在于，包括：

9.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，其上存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1至7任意一項(xiàng)所述嵌入式系統(tǒng)的輸入輸出設(shè)置方法中的所有方法步驟或部分方法步驟。

10.一種電子設(shè)備，其特征在于，包括存儲(chǔ)器和處理器，所述存儲(chǔ)器上儲(chǔ)存有在所述處理器上運(yùn)行的計(jì)算機(jī)程序，所述處理器執(zhí)行計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)如權(quán)利要求1至7任意一項(xiàng)所述嵌入式系統(tǒng)的輸入輸出設(shè)置方法中的所有方法步驟或部分方法步驟。

技術(shù)總結(jié)
本發(fā)明涉及一種嵌入式系統(tǒng)的輸入輸出設(shè)置方法、系統(tǒng)、存儲(chǔ)介質(zhì)。該處理方法包括：根據(jù)被設(shè)置對(duì)象的預(yù)設(shè)輸入輸出關(guān)系，得到對(duì)應(yīng)的分段線性函數(shù)；根據(jù)得到的所述分段線性函數(shù)，獲取所述被設(shè)置對(duì)象的輸入輸出設(shè)置關(guān)系的數(shù)據(jù)通信包；發(fā)送所述數(shù)據(jù)通信包至所述被設(shè)置對(duì)象，控制所述被設(shè)置對(duì)象按照所述數(shù)據(jù)通信包對(duì)應(yīng)的輸入輸出設(shè)置關(guān)系實(shí)現(xiàn)信號(hào)輸入和信號(hào)輸出。本發(fā)明可解決相關(guān)技術(shù)中對(duì)于需要經(jīng)常變化輸入輸出關(guān)系的嵌入式系統(tǒng)，設(shè)置系統(tǒng)的輸入輸出關(guān)系需要通過(guò)更改代碼來(lái)實(shí)現(xiàn)，導(dǎo)致應(yīng)用比較復(fù)雜的問(wèn)題。

技術(shù)研發(fā)人員：周榮,吳金炳,李婕
受保護(hù)的技術(shù)使用者：蘇州路之遙科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9