本發(fā)明屬于電機控制技術領域，尤其涉及一種基于fpga芯片的多軸步進電機控制器系統(tǒng)。

背景技術：

步進電機是一種將數(shù)字脈沖轉換為相應位移增量的電磁機械。在正常工作狀態(tài)下，電機位移輸出與數(shù)字脈沖輸入嚴格同步，具有較高的控制精度，且控制簡單，啟停迅速，性能穩(wěn)定，廣泛應用于數(shù)控系統(tǒng)、機器人等領域。隨著工業(yè)自動化的深入發(fā)展，越來越多的設備上同時需要多個軸相互配合協(xié)同完成空間軌跡的運動控制，如多軸機械加工中心、多關節(jié)機械手等設備。各個軸上電機如何協(xié)同控制及其實現(xiàn)方法，這是多軸電機控制器需要研究解決的問題。

傳統(tǒng)的步進電機控制器通常采用專用數(shù)字芯片作為主控芯片，目前主流的控制芯片為dsp數(shù)字信號處理器，同時再輔以必要的外圍分立芯片作為數(shù)據(jù)處理和通訊的接口。這類主控芯片通常能夠實現(xiàn)較為復雜的電機控制算法，但由于專用數(shù)字芯片內(nèi)部硬件資源的限制以及控制算法的串行運行特點，單芯片很難滿足多軸步進電機的協(xié)同控制需要。

在現(xiàn)有技術中，往往采用單軸電機控制器分別控制各軸，容易出現(xiàn)無法同步的問題，還存在結構復雜、系統(tǒng)成本高的問題。因此，需要一種單芯片同時對多個軸進行同步控制的多軸步進電機控制器系統(tǒng)。

技術實現(xiàn)要素：

針對現(xiàn)有技術存在的問題，本發(fā)明提供了一種基于fpga芯片的多軸步進電機控制器系統(tǒng)。

本發(fā)明是這樣實現(xiàn)的，一種基于fpga芯片的多軸步進電機控制器系統(tǒng)，包括fpga控制模塊和多路功率驅動及信號采集模塊；所述fpga控制模塊，其核心為altera公司的cyclonev系列fpga芯片5cefa7f31，包括niosii微處理器、can控制器ip核、多路步進電機控制ip核，根據(jù)實際項目的需求還包括定時器ip核、epcsip核、jtaguart等，它們之間通過片內(nèi)avalon總線連通；所述步進電機控制ip核與一路功率驅動與信號采集模塊相連后，連接一路步進電機/編碼器；所述多路步進電機控制ip核并行工作，各路之間互不干擾，并行地控制多路步進電機的運行。

進一步，所述can控制器ip核，一端通過can通信接口電路連接上位機，另一端通過片內(nèi)avalon總線連接niosii微處理器，用于實現(xiàn)niosii微處理器與上位機之間的串行通信。

進一步，所述niosii微處理器，用于與上位機的數(shù)據(jù)交互，將上位機的控制指令信息解析，根據(jù)解析結果對每路步進電機控制ip核的配置信息和運行信息進行設定，并將多軸步進電機控制器的狀態(tài)信息反饋給上位機。

進一步，所述步進電機控制ip核，包括avalon總線接口模塊、速度剖面產(chǎn)生模塊、細分電流計算模塊、電流調(diào)節(jié)器、pwm輸出模塊、ad接口控制模塊、電流調(diào)理模塊、位置反饋處理模塊和時序規(guī)劃模塊，用于實現(xiàn)步進電機電流細分驅動和軌跡運動的控制；所述avalon總線接口模塊，用于與niosii微處理器的數(shù)據(jù)交互，接收niosii微處理器過來的配置信息和運行信息，并將狀態(tài)信息反饋給niosii微處理器；所述速度剖面產(chǎn)生模塊用于根據(jù)配置信息和運行信息進行梯形速度剖面參數(shù)的運算，實時計算出每一個步進脈沖的控制周期，并生成步進脈沖信號cp和轉向信號dir；所述細分電流計算模塊用于根據(jù)步進脈沖信號cp和轉向信號dir計算步進電機兩相繞組電流的給定值(ia^*和ib^*)；所述ad接口控制模塊用于控制外部的雙通道ad轉換器完成模數(shù)轉換，以讀取外部ad轉換器的電流采樣結果；所述電流調(diào)理模塊用于根據(jù)電流采樣結果計算出步進電機兩相繞組電流的反饋值(ia和ib)；所述電流調(diào)節(jié)器用于根據(jù)兩相繞組電流的給定值(ia^*和ib^*)和反饋值(ia和ib)分別進行電流pi閉環(huán)運算，以生成相應繞組電流控制所需的脈沖占空比信號duty；所述pwm輸出模塊用于根據(jù)脈沖占空比信號duty和轉向信號dir，以生成相應繞組電流控制所需的pwm信號；所述位置反饋處理模塊用于獲取當前電機轉子位置信息；所述時序規(guī)劃模塊用于avalon總線接口模塊、速度剖面產(chǎn)生模塊、細分電流計算模塊、電流調(diào)節(jié)器、pwm輸出模塊、ad接口控制模塊、電流調(diào)理模塊、位置反饋處理模塊的時序調(diào)度，使得它們按照一定的順序執(zhí)行以完成步進電機的控制。所述步進電機控制ip核采用verilog硬件描述語言設計實現(xiàn)。

進一步，所述功率驅動及信號采集模塊，包括電平轉換電路、驅動電路、功率h橋電路、電流傳感器、電流調(diào)理電路、ad轉換電路和位置調(diào)理電路；所述步進電機控制ip核輸出的pwm信號經(jīng)電平轉換電路后接驅動電路的輸入端；所述驅動電路的輸出端接功率h橋電路的輸入端；所述功率h橋電路的輸出端接兩相步進電機的一相繞組；所述電流傳感器串聯(lián)在步進電機繞組回路中，用于繞組電流的采集，依次通過電流調(diào)理電路、ad轉換電路和電平轉換電路后接步進電機控制ip核的電流信號輸入；步進電機后端設置有光電編碼器用于采集電機轉子位置信號，依次通過位置調(diào)理電路、電平轉換電路后接步進電機控制ip核的轉子位置信號輸入。

進一步，所述驅動電路采用avago公司的雙通道光隔離型igbt驅動器hcpl-315j；所述電流調(diào)理電路采用avago公司的具有較高線性度和共模電壓抑制能力的線性隔離采樣光耦hcpl-7800a。其中光耦隔離型器件的使用，使得fpga控制模塊和功率驅動及信號采集模塊之間實現(xiàn)了電氣隔離。

本發(fā)明的優(yōu)點及積極效果為：

本發(fā)明構建了一種基于fpga芯片的多軸步進電機控制器技術方案，充分利用了fpga豐富可編程硬件資源和并行處理能力，實現(xiàn)了單片fpga同時控制多路步進電機，解決了傳統(tǒng)控制器只能控制一路或兩路的問題，同時也較好地解決多個電機之間的同步問題，實現(xiàn)了多軸步進電機控制系統(tǒng)的高度集成化，減小了控制系統(tǒng)體積，降低了成本，提高了系統(tǒng)穩(wěn)定性。

本發(fā)明采用模塊化和ip設計思想，將各模塊作為獨立體系設計，不僅在fpga內(nèi)部嵌入niosii微處理器使fpga具備數(shù)字信號處理和事務性協(xié)調(diào)處理功能，同時在niosii微處理器周圍通過純硬件邏輯單元的形式(步進電機控制ip核)構建多路步進電機控制功能模塊，并配置與現(xiàn)場總線通信有關的功能模塊，整個系統(tǒng)結構簡潔清晰，便于系統(tǒng)擴展以及升級維護。

本發(fā)明設計的步進電機控制ip核，不僅具有電流細分驅動功能，還具有運行速度剖面計算功能，可實現(xiàn)步進電機的精確控制，而且控制參數(shù)可根據(jù)用戶需求由微處理器靈活設置，具有較廣的適用性。

附圖說明

圖1是本發(fā)明實施例提供的基于fpga芯片的多軸步進電機控制器系統(tǒng)示意圖。

圖中：1、fpga控制模塊；2、多路功率驅動及信號采集模塊；3、步進電機/編碼器組。

圖2為本發(fā)明實施例提供的步進電機控制ip核架構圖；

圖3為本發(fā)明實施例提供的雙緩沖結構示意圖；

圖4為本發(fā)明實施例提供的時序規(guī)劃模塊時序調(diào)度示意圖；

圖5為本發(fā)明實施例提供的功率驅動及信號檢測模塊架構圖；

圖6為本發(fā)明實施例提供的功率h橋電路示意圖；

圖7為本發(fā)明實施例提供的光耦隔離型驅動電路示意圖；

圖8為本發(fā)明實施例提供的光耦隔離型電流調(diào)理電路示意圖。

具體實施方式

為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

在現(xiàn)有技術中，往往采用單軸電機控制器分別控制各軸，容易出現(xiàn)無法同步的問題，還存在結構復雜、系統(tǒng)成本高的問題。

下面結合附圖及具體實施例對本發(fā)明的應用原理作進一步描述。

如圖1所示，實施例提供的基于fpga芯片的多軸步進電機控制器系統(tǒng)，包括fpga控制模塊1、多路功率驅動及信號采集模塊2和步進電機/編碼器組3。

fpga控制模塊，包括niosii微處理器、can控制器ip核、多路步進電機控制ip核，根據(jù)實際項目的需求還包括定時器ip核、epcsip核、jtaguart等，它們之間通過片內(nèi)avalon總線相連通。每路步進電機控制ip核與一路功率驅動及信號采集模塊相連后，連接一路步進電機/編碼器。

多路步進電機的驅動與控制是并行工作的，各路之間互不干擾，并行地控制多路步進電機的運動。因此，控制系統(tǒng)不會因為電機控制數(shù)量的增加而降低實時性。

can控制器ip核，一端通過can通信接口電路連接上位機，另一端通過片內(nèi)avalon總線連接niosii微處理器，用于實現(xiàn)niosii微處理器與上位機之間的串行通訊。niosii微處理器與上位機之間采用基于can2.0b應用層協(xié)議的主從架構進行通訊，上位機為主站，niosii微處理器(fpga控制模塊)為從站。

niosii微處理器是整個多軸步進電機控制器的處理器cpu，負責與上位機的通信，將上位機的控制指令信息解析，根據(jù)解析結果對每路步進電機控制ip核的配置信息、運行信息進行設定，并將多軸步進電機控制器的狀態(tài)信息反饋給上位機。

如圖2所示，每路步進電機控制ip核，包括avalon總線接口模塊、速度剖面產(chǎn)生模塊、細分電流計算模塊、電流調(diào)節(jié)器、pwm輸出模塊、ad接口控制模塊、電流調(diào)理模塊、位置反饋處理模塊和時序規(guī)劃模塊，用于實現(xiàn)步進電機電流細分驅動和軌跡運動的控制。

avalon總線接口模塊符合altera公司專用的avalon總線協(xié)議，用于實現(xiàn)ip核與niosii微處理器之間的通訊，接收微處理器發(fā)來的配置信息(如微步細分數(shù)、繞組電流峰值、電流調(diào)節(jié)器控制參數(shù)、pwm調(diào)制頻率、死區(qū)時間等)、運行信息(如起動速度、勻速速度、停止速度、加速步數(shù)、勻速步數(shù)、減速步數(shù)、運動開始信號等)，并回送給微處理器相關的狀態(tài)信息(如電機轉子位置、狀態(tài)信息等)。本發(fā)明可以根據(jù)用戶需求，靈活地設定步進電機電流細分驅動與軌跡運動控制的所需參數(shù)。

本發(fā)明對于上述的配置信息、運行信息、以及狀態(tài)信息等接口參數(shù)均采用雙緩沖處理，使用運動開始信號同步刷新寄存器，雙緩沖結構框圖如圖3所示。步進電機控制ip核與niosii微處理器之間的通訊接口采用雙緩沖設計，避免了因為參數(shù)讀寫沖突產(chǎn)生的數(shù)據(jù)競爭以及數(shù)據(jù)同步問題，保證信息的正確性和控制的平穩(wěn)性。

速度剖面產(chǎn)生模塊根據(jù)avalon總線接口模塊的配置信息(如微步細分數(shù)n等)和運行信息(如起動速度fs、勻速速度fc、停止速度fe、加速步數(shù)n1、勻速步數(shù)n2、減速步數(shù)n3等)，首先計算出速度剖面各階段所需的控制參數(shù)(如加速度值)。按梯形速度剖面運行時，則加速階段、勻速階段和減速階段的加速度a1、a2、a3分別為：

其次實時計算出每一個步進脈沖的控制周期。由步進電機工作原理及運動學方程，得加速階段、勻速階段和減速階段每個步進脈沖的步進周期δti、δtj和δtk分別為：

最后生成相應的步進脈沖信號cp和轉向信號dir。步進電機在高速運行時，步進周期δt的數(shù)值一般在us甚至ns量級，因此，必須采用精確的計時方法。本發(fā)明在fpga上設計一個32位計數(shù)器(fpga工作頻率f若為50mhz)，它的最大計數(shù)周期約為85.9s，最基本的計數(shù)單位t為0.02us。用計算出的步進周期δt除以計數(shù)器的基本計數(shù)單位t，可以得到一個計數(shù)初值c0，將這個值寫入到計數(shù)器中，并使之開始減1計數(shù)；在fpga上設計一個32位比較器，比較器的值為計數(shù)初值c0的一半；當計數(shù)器計數(shù)值大于比較器的值時，脈沖信號cp輸出為低；反之輸出為高。同時根據(jù)每個步進脈沖的控制周期δt的符號，確定轉向信號dir值；若控制周期δt為正，則轉向信號dir為1，否則為0。上述速度剖面產(chǎn)生方式可以精確產(chǎn)生速度剖面所需的步進脈沖信號，因此具有較高的速度和位置控制精度。

細分電流計算模塊根據(jù)avalon總線接口模塊的配置信息(如微步細分數(shù)n、繞組電流峰值imax等)、速度剖面產(chǎn)生模塊的步進脈沖信號cp和轉向信號dir，計算步進電機兩相繞組電流的給定值(ia^*和ib^*)。本實施例中的步進電機繞組電流采用微步細分驅動方式，其運算公式如下：

式(3)中，imax為電機的繞組電流峰值，n為微步細分數(shù)，由微處理器通過avalon總線接口模塊設定；s為當前所需要的步數(shù)，由速度剖面產(chǎn)生模塊輸出的步進脈沖信號cp和方向信號dir決定，當方向信號為1時，檢測到步進脈沖信號的上升沿時步數(shù)s加1，否則s減1。

ad接口控制模塊控制外部的雙通道12位ad轉換器(如ads7253)的參數(shù)配置、轉換啟動、轉換結束，以讀取外部ad轉換器的電流采樣結果。

電流調(diào)理模塊根據(jù)ad接口控制模塊輸出的兩相繞組電流采樣結果，依次進行數(shù)字濾波、零點漂移校正補償、逆電流調(diào)理轉換運算和鎖存處理，計算得到步進電機兩相繞組電流的反饋值(ia和ib)。

電流調(diào)節(jié)器根據(jù)細分電流計算模塊的兩相繞組電流給定值(ia^*和ib^*)、電流調(diào)理模塊的兩相繞組電流反饋值(ia和ib)、以及avalon總線接口模塊的調(diào)節(jié)器控制參數(shù)(如kp、ki、t等)，完成兩路電流閉環(huán)算法運算，以生成相應繞組電流控制所需的脈沖占空比信號duty。本實施例中的電流調(diào)節(jié)算法采用pi控制，其運算公式如下：

式(4)中，kp、ki為電流調(diào)節(jié)器的比例系數(shù)和積分系數(shù)，t為電流調(diào)節(jié)器的控制周期，由微處理器通過avalon總線接口模塊設置。

pwm輸出模塊根據(jù)電流調(diào)節(jié)器的脈沖占空比信號duty、速度剖面產(chǎn)生模塊的轉向信號dir、以及avalon總線接口模塊的配置信息(如pwm調(diào)制頻率和死區(qū)時間等)，輸出相應的pwm信號pwm1～pwm8，提供給功率驅動及信號采集模塊。用戶可以根據(jù)需求配置調(diào)制頻率、死區(qū)時間、有效電平極性、高阻態(tài)輸出控制、刷新方式等，適用于不同的功率驅動電路。

位置反饋處理模塊接收位置反饋元件如增量式光電編碼器的反饋信號，進行數(shù)字濾波、方向判斷、四倍頻處理、增/減計數(shù)和鎖存處理，計算得到當前的電機轉子位置信息，輸出給avalon總線接口模塊。

如圖4所示，時序規(guī)劃模塊接收來自avalon總線接口模塊的運動開始信號，采用有限狀態(tài)機的設計方法，負責調(diào)度步進電機控制ip核內(nèi)各子模塊的時序，使得這些子模塊按照一定的順序完成步進電機的細分電流驅動和軌跡運動的控制功能。為了避免采用各子模塊串行執(zhí)行的方法，根據(jù)各子模塊的工作特點，當運動開始信號有效時，首先進入數(shù)據(jù)準備階段，完成緩沖寄存器更新，以及速度剖面所需參數(shù)的計算；然后進入運動控制階段，在整個過程中一直進行步進脈沖的周期計算和生成，直至運動結束；在運動控制階段，同時還需要進行電流閉環(huán)控制，在每一個控制周期內(nèi)，使ad接口控制模塊先啟動，之后啟動電流調(diào)理模塊，根據(jù)實際細分電流計算模塊完成時刻和電流調(diào)理模塊完成時刻的先后順序，選擇在后一時刻啟動電流環(huán)控制運算，隨后啟動pwm輸出模塊。在程序運行的整個過程中，位置反饋處理模塊一直工作。

fpga控制模塊的核心為altera公司的cyclonev系列fpga芯片5cefa7f31，內(nèi)部硬件資源為149.5kles、6860個m10k內(nèi)存、312個18×18乘法器、7個pll，同時還有480個通用io引腳。fpga控制模塊內(nèi)部的niosii微處理器、定時器ip核等由altera公司以軟核的形式直接提供、用戶可以靈活配置使用，步進電機控制ip核和can控制器ip核均采用硬件邏輯的形式以verilog硬件描述語言設計實現(xiàn)，它們通過qsyscomponent工具集成在一起構建sopc系統(tǒng)。

每路步進電機控制ip核需要消耗約3.5kles、10個m10k內(nèi)存和15個通用io引腳，其它部分約消耗約15kles、128個m10k內(nèi)存和20個通用io引腳，因此fpga芯片5cefa7f31可實現(xiàn)最高達25路步進電機的同步控制。

如圖5所示，每路電機功率驅動及信號采集模塊，包括電平轉換電路、驅動電路、功率h橋電路、電流傳感器、電流調(diào)理電路、ad轉換電路和位置調(diào)理電路。步進電機控制ip核輸出的pwm1～pwm4信號依次經(jīng)過電平轉換電路、驅動電路、功率h橋電路后，連接到兩相步進電機的一相繞組；pwm5～pwm8信號連接到另一相繞組。兩組電流傳感器分別串聯(lián)在功率h橋和電機繞組回路中，兩相繞組電流依次通過電流傳感器、電流調(diào)理電路、ad轉換電路、電平轉換電路后，連接到步進電機控制ip核的相電流信號輸入。步進電機后端轉軸上設置有光電編碼器，用于電機轉子位置的實時檢測，經(jīng)位置調(diào)理電路、電平轉換電路后連接到步進電機控制ip核的轉子位置信號輸入。

電平轉換電路由四片電平轉換器并聯(lián)構成，每片電平轉換器具有四路信號通道。其中，兩片用于將1路電機控制ip核發(fā)出的8路pwm信號輸出給功率驅動電路，另外兩片分別用于將信號采集電路的轉子位置信號、繞組電流信號輸出給電機控制ip核。電平轉換器采用ti公司的具有自動方向感應和±15kvesd保護的4位雙向電壓電平轉換器txb0104。

如圖6所示，功率h橋電路采用n通道的功率mosfet構成，兩個功率h橋電路需要8個mosfet芯片。功率mosfet采用ti公司的csd19532q5b芯片，具有100v耐壓，連續(xù)峰值電流為100a，導通電阻為4mω。本實施例中步進電機額定電壓為48v，連續(xù)驅動電流為10a，峰值驅動電流為20a。

如圖7所示，驅動電路采用avago公司的雙通道光隔離型門驅動器hcpl-315j，具備高速光耦隔離、欠壓鎖定功能，兼容cmos/ttl電平，可驅動1200v/50a的igbt或mosfet，最大傳輸延時為500ns。每片hcpl-315j能驅動一個半橋電路，整個驅動電路由四片hcpl-315j芯片組成。這實現(xiàn)了fpga控制模塊與主電路之間的電氣隔離。

如圖8所示，電機繞組電流首先流過外部采樣電阻，本實施例采用低感、5mω功率電阻，電阻上壓降在-100～100mv之間。其次模擬壓降輸入到線性隔離光耦，這里采用avago公司的線性隔離光耦hcpl-7800a，線性隔離光耦另一端輸出正比于繞組電流的差分電壓。然后通過差分放大電路轉換為單端信號輸出，幅值在2.5v±800mv范圍內(nèi)。hcpl-7800a具有15kv/us的共模電壓抑制比，這提高了電機繞組電流的采樣精度，同時也實現(xiàn)了主電路與fpga控制模塊之間的電氣隔離。單端信號最后輸入到ad轉換電路，提供給電機控制ip核的相電流信號輸入，采用ti公司的雙通道高速12位同步采樣模數(shù)轉換器ads7253。

位置信號調(diào)理電路將光電編碼器的輸出信號a、a\、b、b\、z、z\依次通過一階rc低通濾波電路、差分轉單端電路、電平轉換電路后，提供給電機控制ip核的轉子位置信號輸入。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。