本實用新型涉及新能源技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的光伏并網(wǎng)系統(tǒng)。

背景技術(shù)：

隨著全球儲備能源的快速消耗，諸如煤、石油、天然氣等傳統(tǒng)能源的供應(yīng)愈發(fā)緊張，為了緩解能源與環(huán)境危機(jī)，風(fēng)能、太陽能等一次可再生能源的開發(fā)利用得到高度關(guān)注。近十年來，太陽能光伏產(chǎn)業(yè)得到飛速發(fā)展，光伏裝機(jī)總量在全球范圍內(nèi)呈爆炸性增長趨勢。僅在2015年，光伏發(fā)電裝機(jī)總?cè)萘窟_(dá)到2100萬千瓦，年發(fā)電量達(dá)250 億千瓦時。光伏產(chǎn)業(yè)已進(jìn)入新的發(fā)展時期，將成為以后電力來源的重要組成部分。

同時伴隨的一系列光伏并網(wǎng)問題也愈加凸現(xiàn)，如光伏并網(wǎng)系統(tǒng)對電網(wǎng)電能質(zhì)量的影響問題、逆變器的控制問題、低電壓穿越等問題。光伏發(fā)電并網(wǎng)系統(tǒng)由于其發(fā)電的不連續(xù)性和隨機(jī)性，系統(tǒng)輸出不穩(wěn)定，輸入電網(wǎng)電壓產(chǎn)生波動，從而對電網(wǎng)產(chǎn)生一系列電能質(zhì)量方面的影響。并網(wǎng)系統(tǒng)中的電力電子裝置，如DC/DC變換電路、逆變器等在實現(xiàn)電壓電流處理的同時，會產(chǎn)生諧波電流，使電壓波形產(chǎn)生畸變。逆變器的控制問題即為在保證輸出電壓與電網(wǎng)電壓同頻同相的同時，有效控制輸出電流并減少諧波對電網(wǎng)的影響。當(dāng)電網(wǎng)電壓發(fā)生突降時，將嚴(yán)重影響配電網(wǎng)的穩(wěn)定性，從而影響電網(wǎng)的正常運(yùn)行。為了最大限度提高太陽能利用率，實現(xiàn)光伏發(fā)電的安全有效并網(wǎng)，研究實時高效的光伏并網(wǎng)系統(tǒng)勢在必行。

對于當(dāng)前光伏并網(wǎng)系統(tǒng)來說，國內(nèi)對光伏并網(wǎng)系統(tǒng)的功能控制大多使用單片機(jī)、數(shù)字信號處理器DSP或集成電路ASIC等串行結(jié)構(gòu)控制器，其運(yùn)行速度和可擴(kuò)展性還有待提高?；诓⑿薪Y(jié)構(gòu)運(yùn)算的可編程邏輯陣列FPGA能夠自定義不同功能的單元模塊，具有集成度高、資源分配靈活和擴(kuò)展性強(qiáng)等特點(diǎn)，為光伏并網(wǎng)系統(tǒng)提供了良好的硬件基礎(chǔ)。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于克服光伏并網(wǎng)系統(tǒng)現(xiàn)有技術(shù)的不足，提供一種基于FPGA 的光伏并網(wǎng)系統(tǒng)，以異構(gòu)雙核FPGA作為核心控制器，可實現(xiàn)不同功能的靈活組合，提高系統(tǒng)控制性能，主要采用如下技術(shù)方案：

一種基于FPGA的光伏并網(wǎng)系統(tǒng)，包括如下裝置：光伏電池PV、穩(wěn)壓電容、DC/DC 變換電路、直流母線、DC/AC全橋逆變器、核心控制器FPGA、交流電網(wǎng)以及供電設(shè)備等。光伏電池輸出與穩(wěn)壓電容并聯(lián)，電容輸出串聯(lián)濾波電感L1再與DC/DC變換電路并聯(lián)，DC/DC變換電路輸出經(jīng)單相二極管與穩(wěn)壓電容并聯(lián)，再經(jīng)直流母線連接DC/AC全橋逆變器，逆變器輸出串聯(lián)濾波電感L2再經(jīng)穩(wěn)壓電容并聯(lián)至交流電網(wǎng)。核心控制器 FPGA則采集光伏電池的輸出電壓和電流信息、DC/DC變換電路的輸出電壓信息以及系統(tǒng)輸出電壓、電流信息，通過自定義驅(qū)動和控制模塊產(chǎn)生所需的信號給并網(wǎng)系統(tǒng)。

所述光伏發(fā)電中的PV部分采用最大功率點(diǎn)跟蹤控制策略，通過核心控制器FPGA 的核1自定義的MPPT功能模塊，來調(diào)節(jié)光伏電池等效模型中的負(fù)載電阻跟隨電池內(nèi)阻，從而實現(xiàn)光伏電池最大功率輸出。所述光伏電池等效模型由等效電流源I_ph、正向二極管I_d、電容C_j、PN結(jié)旁路分流電阻R_sh、串聯(lián)電阻R_s和負(fù)載R_L等組成。電池模型結(jié)構(gòu)簡單，內(nèi)阻即為電路輸出阻抗。

所述DC/DC變換電路采用boost升壓變換電路，對光伏逆變產(chǎn)生的電能進(jìn)行升壓處理，從而降低其在直流母線上傳輸時的能耗。

所述DC/AC全橋逆變器選擇H橋拓?fù)浣Y(jié)構(gòu)的單相全橋逆變電路，其中功率開關(guān)管為電壓驅(qū)動型MOSFET管，型號IRF3710，最大電壓500V，最大電流57A。根據(jù)SPWM 正弦脈寬調(diào)制技術(shù)設(shè)計了其驅(qū)動電路，并在設(shè)計中加入了光耦隔離。隔離電路采用雙通道HCPL-2630芯片實現(xiàn)電壓隔離，驅(qū)動芯片采用專用芯片IR2410，它具有雙通道，驅(qū)動能力強(qiáng)，能驅(qū)動高壓高速的電壓驅(qū)動型開關(guān)管。

所述核心控制器FPGA選用異構(gòu)雙核的Zynq-7000型號。在FPGA中，系統(tǒng)功能實現(xiàn)主要包括三層：硬件層、系統(tǒng)層和應(yīng)用層。FPGA中，核1實現(xiàn)光伏并網(wǎng)系統(tǒng)的相關(guān)控制，主要完成MPPT、SPWM、CAP和ADC等算法程序設(shè)計，核0移植Linux系統(tǒng)，實現(xiàn)光伏監(jiān)測，同時兩核也可以進(jìn)行實時數(shù)據(jù)交互。其中硬件的實現(xiàn)主要包括FPGA ZedBorad開發(fā)板、FPGA SD卡電路設(shè)計、FPGA UART電路設(shè)計、全橋逆變電路設(shè)計、驅(qū)動電路設(shè)計、采樣電路設(shè)計、過零比較電路設(shè)計、輔助電源電路設(shè)計、并網(wǎng)開關(guān)電路設(shè)計、保護(hù)電路設(shè)計等。

所述核心控制器FPGA中核1的軟件實現(xiàn)整體架構(gòu)：包括實現(xiàn)對SPWM模塊、CAP 捕獲模塊和MPPT模塊等的設(shè)計，并對頻率跟蹤、相位跟蹤、ADC采樣、孤島檢測和MPPT 算法等程序進(jìn)行設(shè)計。其中，自定制了多個FPGA的IP核，如在Matlab下，結(jié)合DDS 和滑模技術(shù)，生成SPWM模塊的IP核，程序中只需更改SPWM模塊的頻率和相位參考值，即可靈活實現(xiàn)SPWM波的實時更新。SPWM控制主要采用電壓電流雙閉環(huán)滑模控制策略，該方法能使逆變器輸出電壓快速跟蹤電網(wǎng)指定電壓。同時編寫了CAP信號的捕獲邏輯，生成CAP捕獲模塊的IP核，定制了CAP模塊的電網(wǎng)頻率、相位和逆變頻率、相位等寄存器。所述頻率和相位跟蹤通過鎖相環(huán)實現(xiàn)。鎖相環(huán)是一個閉環(huán)控制系統(tǒng)，它通過實時檢測電網(wǎng)電壓的頻率和相位，進(jìn)行自動跟蹤，使逆變器輸出電流的頻率和相位與電網(wǎng)電壓基本一致，其控制精度直接影響光伏系統(tǒng)的并網(wǎng)性能。

本實用新型的優(yōu)點(diǎn)在于：

1、異構(gòu)雙核FPGA可并行處理任務(wù)，實現(xiàn)不同功能的靈活組合。

2、雙核系統(tǒng)易于擴(kuò)充，能在小巧的外形中融入強(qiáng)大的處理性能，這種外形所用的功耗低、計算功耗產(chǎn)生的熱量少。

3、逆變器的SPWM控制主要采用電壓電流雙閉環(huán)主動控制，與傳統(tǒng)PI控制相比，該方法魯棒性強(qiáng)，控制速度快，逆變器輸出電壓與電網(wǎng)參考電壓基本一致。

以下將結(jié)合附圖對本實用新型的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果作進(jìn)一步說明，以充分地了解本實用新型的目的、特征和效果。

附圖說明

圖1為本實用新型的光伏并網(wǎng)系統(tǒng)結(jié)構(gòu)圖；

圖2為本實用新型的光伏電池的等效模型；

圖3為本實用新型的雙核FPGA系統(tǒng)功能框圖；

圖4是本實用新型的逆變電路圖；

圖5為本實用新型的核1主程序流程圖；

圖6為本實用新型的逆變器SPWM控制結(jié)構(gòu)圖；

圖7為本實用新型的鎖相環(huán)結(jié)構(gòu)圖；

圖8為本實用新型的前級采樣電路；

圖9為本實用新型的繼電器并網(wǎng)開關(guān)電路；

圖10為本實用新型的核1主程序功能框圖；

圖11為本實用新型的SPWM模塊框圖；

圖12為本實用新型的CAP捕獲流程圖；

圖13為本實用新型的MPPT程序流程圖；

圖14為本實用新型的AD采樣流程圖；

圖15為本實用新型的孤島程序流程圖；

圖16為本實用新型的雙核通信原理框圖。

具體實施方式

下面結(jié)合附圖和具體實施例對本實用新型作進(jìn)一步說明。

一種基于FPGA的光伏并網(wǎng)系統(tǒng)，其結(jié)如圖1所示。系統(tǒng)主要包括如下裝置：光伏電池PV、穩(wěn)壓電容、DC/DC變換電路、直流母線、DC/AC全橋逆變器、核心控制器FPGA、交流電網(wǎng)以及供電設(shè)備等。光伏電池輸出與穩(wěn)壓電容并聯(lián)，電容輸出串聯(lián)濾波電感L1 再與DC/DC變換電路并聯(lián)，DC/DC變換電路輸出經(jīng)單相二極管與穩(wěn)壓電容并聯(lián)，再經(jīng)直流母線連接DC/AC全橋逆變器，逆變器輸出串聯(lián)濾波電感L2再經(jīng)穩(wěn)壓電容并聯(lián)至交流電網(wǎng)。核心控制器FPGA則采集光伏電池的輸出電壓和電流信息、DC/DC變換電路的輸出電壓信息以及系統(tǒng)輸出電壓、電流信息，通過自定義驅(qū)動和控制模塊產(chǎn)生所需的信號給并網(wǎng)系統(tǒng)。

光伏發(fā)電中的PV部分采用最大功率點(diǎn)跟蹤控制策略，通過核心控制器FPGA的核 1自定義的MPPT功能模塊，來調(diào)節(jié)光伏電池等效模型中的負(fù)載電阻跟隨電池內(nèi)阻，從而實現(xiàn)光伏電池最大功率輸出。光伏電池等效模型由等效電流源I_ph、正向二極管I_d、電容C_j、PN結(jié)旁路分流電阻R_sh、串聯(lián)電阻R_s和負(fù)載R_L等組成，其電路結(jié)構(gòu)如圖2所示。電池模型結(jié)構(gòu)簡單，內(nèi)阻即為電路輸出阻抗。

核心控制器FPGA選用異構(gòu)雙核的Zynq-7000型號。在FPGA中，系統(tǒng)功能實現(xiàn)主要包括三層：硬件層、系統(tǒng)層和應(yīng)用層，其功能框圖如圖3所示。FPGA中，核1實現(xiàn)光伏并網(wǎng)系統(tǒng)的相關(guān)控制，主要完成MPPT、SPWM、CAP和ADC等算法程序設(shè)計，核0 移植Linux系統(tǒng)，實現(xiàn)光伏監(jiān)測，同時兩核也可以進(jìn)行實時數(shù)據(jù)交互。其中硬件的實現(xiàn)主要包括FPGA ZedBorad開發(fā)板、FPGA SD卡電路設(shè)計、FPGA UART電路設(shè)計、全橋逆變電路設(shè)計、驅(qū)動電路設(shè)計、采樣電路設(shè)計、過零比較電路設(shè)計、輔助電源電路設(shè)計、并網(wǎng)開關(guān)電路設(shè)計、保護(hù)電路設(shè)計等。

DC/DC變換電路采用boost升壓變換電路，對光伏逆變產(chǎn)生的電能進(jìn)行升壓處理，從而降低其在直流母線上傳輸時的能耗。DC/AC全橋逆變器選擇H橋拓?fù)浣Y(jié)構(gòu)的單相全橋逆變電路，其電路結(jié)構(gòu)如圖4所示。其中功率開關(guān)管為電壓驅(qū)動型MOSFET管，型號IRF3710，最大電壓500V，最大電流57A，IRF3710的驅(qū)動設(shè)計簡單、通斷切換快、導(dǎo)通電阻小，開關(guān)損耗低，從而可提高整體逆變效率。

逆變器驅(qū)動電路是整個逆變電路的關(guān)鍵部分，其結(jié)構(gòu)基于SPWM正弦脈寬調(diào)制技術(shù)設(shè)計，并在設(shè)計中加入了光耦隔離。其工作原理為：當(dāng)四路SPWM波輸出經(jīng)兩片光耦隔離后，輸入到兩片專用驅(qū)動芯片，輸出帶驅(qū)動能力強(qiáng)的SPWM波，送入逆變橋功率開關(guān)器件。采用雙通道HCPL-2630芯片實現(xiàn)電壓隔離，驅(qū)動芯片采用高性能的專用芯片 IR2410，它帶雙通道，驅(qū)動力強(qiáng)，能驅(qū)動高壓高速的電壓驅(qū)動型開關(guān)管。

FPGA中核1的軟件設(shè)計主要包括實現(xiàn)對SPWM模塊、CAP捕獲模塊和MPPT模塊等的設(shè)計，并對頻率跟蹤、相位跟蹤、ADC采樣和MPPT算法等程序進(jìn)行設(shè)計。其中，自定制了多個FPGA的IP核，如在Matlab下，結(jié)合DDS和滑模技術(shù)，生成SPWM模塊的 IP核，程序中只需更改SPWM模塊的頻率和相位參考值，即可靈活實現(xiàn)SPWM波的實時更新。SPWM控制主要采用電壓電流雙閉環(huán)滑模控制策略，該方法能使逆變器輸出電壓快速跟蹤電網(wǎng)指定電壓。同時編寫了CAP信號的捕獲邏輯，生成CAP捕獲模塊的IP 核，定制了CAP模塊的電網(wǎng)頻率、相位和逆變頻率、相位等寄存器，核1主程序流程如圖5所示。所述頻率和相位跟蹤通過鎖相環(huán)實現(xiàn)。鎖相環(huán)是一個閉環(huán)控制系統(tǒng)，它通過實時檢測電網(wǎng)電壓的頻率和相位，進(jìn)行自動跟蹤，使逆變器輸出電流的頻率和相位與電網(wǎng)電壓基本一致，其控制精度直接影響光伏系統(tǒng)的并網(wǎng)性能。

其中逆變器的SPWM控制主要采用電壓電流雙閉環(huán)主動控制，其控制結(jié)構(gòu)如圖6 所示。要得到準(zhǔn)確的并網(wǎng)電壓，需精確的逆變器開關(guān)信號。為了提高并網(wǎng)性能，本實用新型采用主動滑?？刂品椒?對逆變器輸出電壓電流按電網(wǎng)參考值進(jìn)行跟蹤控制?？刂破鞑捎瞄_關(guān)切換函數(shù)和反饋相結(jié)合的形式，假設(shè)電網(wǎng)電壓、電流參考值和實際輸出電壓、電流偏差e_u＝u_ref-u_o，e_i＝i_ref(u_u)-i_o。定義滑動面s_u＝e_u，s_i＝e_i，則電壓電流兩級滑?？刂破鞑捎眠@種形式u_u＝-ρ_usgn(e_u)-k_ue_u，u_i＝-ρ_isgn(e_i)-k_ie_i，其中ρ_u，k_u，ρ_i，k_i均為大于零的常數(shù)。與傳統(tǒng)的PI控制相比，該方法魯棒性強(qiáng)，控制速度快，逆變器輸出電壓與電網(wǎng)參考電壓基本一致。

圖7為本實用新型的鎖相環(huán)結(jié)構(gòu)圖。由圖可知，鎖相環(huán)主要由數(shù)字鑒相器PD、環(huán)路濾波器LF以及數(shù)字壓控振蕩器DCO等部分構(gòu)成負(fù)反饋系統(tǒng)，數(shù)字鑒相器檢測輸入信號和反饋信號的相位差，以此調(diào)整輸出信號的相位，使得輸出信號準(zhǔn)確跟蹤輸入信號的頻率和相位。首先采樣電網(wǎng)頻率，經(jīng)倍頻與反饋頻率進(jìn)行比較，數(shù)字鑒相器鑒頻鑒相得到偏差電壓，再經(jīng)過數(shù)字壓控振蕩器DCO得到電網(wǎng)頻率并跟蹤鎖定電網(wǎng)頻率，該頻率作為逆變器調(diào)制波的頻率，調(diào)制波與三角波比較得到開關(guān)管觸發(fā)脈沖，從而控制開關(guān)管的導(dǎo)通，使得逆變輸出的電壓與電網(wǎng)電壓的頻率和相位一致。

Zedboard包含雙核Cortex-A9處理器，每個處理器都是完整的ARM子系統(tǒng)，且每個處理器子系統(tǒng)都在片內(nèi)集成了內(nèi)存控制器和大量外設(shè)，這樣ARM核可以單獨(dú)工作，也可結(jié)合FPGA中可編程邏輯單元PL同開發(fā)設(shè)計。Zedboard開發(fā)板上有一個USB轉(zhuǎn)UART 串口，安裝Cypress USB-UART的驅(qū)動后，訪問相應(yīng)的端口號即可實現(xiàn)USB轉(zhuǎn)UART串口通信。采用Cypress公司的CY7C64225控制器提供了一個非常簡單有效的USB轉(zhuǎn)UART 串口方案，片內(nèi)集成了USB2.0控制器、UART收發(fā)器、晶振以及EEPROM等各種功能，并且采用USB接口的Uart控制器使用方便，即插即用而不需要USB轉(zhuǎn)接頭。

采樣電路設(shè)計成多功能采樣模式，可切換測電流或測電壓的模式，接上相應(yīng)的管腳短路帽即可切換模式。采樣電路需要對光伏電池的電壓或電流、直流母線的電壓或電流和輸出電壓和電流等進(jìn)行分別采樣。其中電壓或電流信號經(jīng)過前級電路處理，然后通過隔離采樣電路將高電壓或大電流轉(zhuǎn)換為弱電壓信號，通過線性光耦隔離將電壓信號傳輸給FPGA芯片的XADC端，前級采樣電路如圖8所示。線性光耦電路主要為了隔離，防止過電流燒毀XADC的采樣端。

當(dāng)逆變器電流追蹤到電網(wǎng)電壓時，即逆變器電流和電網(wǎng)電壓同頻同相時，F(xiàn)PGA發(fā)出控制信號給并網(wǎng)開關(guān)電路，此時繼電器吸合，逆變器輸出接入公網(wǎng)。此電路中包含型號TLP521.2的隔離光耦，繼電器型號HK3FF-DC5V-SH。繼電器并網(wǎng)開關(guān)電路如圖9 所示。

整個系統(tǒng)的程序設(shè)計主要包含主程序和中斷子程序。主程序主要有：系統(tǒng)頻率跟蹤、相位跟蹤程序設(shè)計、SPWM程序設(shè)計、雙核間通信和液晶實時顯示等程序設(shè)計。中斷服務(wù)子程序主要有：定時器中斷MPPT程序、ADC中斷程序、CAP捕獲中斷程序和保護(hù)中斷程序等。FPGA核1主程序功能框圖如圖10所示。

SPWM波模塊使用Xilinx Design Tools中的System Generator工具，在Matlab 中完成設(shè)計與仿真，生成SPWM模塊的IP核，并加入Vivado工程中。在生成SPWM波過程中，結(jié)合先進(jìn)的直接數(shù)字頻率合成DDS技術(shù)，輔以相應(yīng)的軟硬件平臺，可以生成如三角波、正弦波和方波等多種波形。根據(jù)SPWM的產(chǎn)生原理，SPWM電路主要有：正弦波模塊、載波模塊、比較模塊和死區(qū)模塊等，其結(jié)構(gòu)如圖11所示。

在Vivado工程設(shè)計源文件中添加IP核，系統(tǒng)自動生成通用的、示例的、未添加用戶邏輯的三個文件，并且都是用Verilog HDL編寫的源文件，分別是設(shè)計頂層文件 cap_ip_v1_0、總線信號邏輯文件cap_ip_v1_0_S00_AXI_inst以及總線信號中斷文件 cap_ip_v1_0_S00_AXI_INTR_inst?？紤]到CAP_IP核的可移植性，這里編寫Verilog HDL文件的時候，設(shè)置中斷使能、中斷數(shù)目、數(shù)據(jù)位、地址寬度和觸發(fā)中斷機(jī)制等功能。當(dāng)CAP捕獲模塊文件編輯完成后，再通過IP Packaging Steps所有的步驟將其封裝成IP核。當(dāng)IP核生成后，在工程中添加指定的IP核路徑到工程的庫中，即可把 CAP模塊加入Vivado工程中。

在生成的CAP的IP核中新增5個寄存器，分別是捕獲狀態(tài)寄存器、捕獲電網(wǎng)頻率和相位的寄存器、捕獲逆變器頻率和相位的寄存器。當(dāng)捕獲信號發(fā)生變化時，CAP對相應(yīng)的信號進(jìn)行判斷，并進(jìn)入相應(yīng)的中斷處理程序比較CAP捕獲得到的電網(wǎng)和逆變器頻率、相位是否一致，若不一致，則調(diào)節(jié)SPWM模塊的頻率字和相位字，然后再比較，如此循環(huán)。采用先頻率跟蹤再相位跟蹤的方式，直至輸出電流和電網(wǎng)電壓完全同頻同相，CAP捕獲流程圖如圖12所示。

本系統(tǒng)在定時器中斷中實現(xiàn)光伏電池最大功率點(diǎn)跟蹤，采用變步長電導(dǎo)增量法，在定時器中斷程序中得到光伏電池參考電壓與實際電壓采樣值偏差，通過MPPT算法改變PWM波的占空比，從而在閉環(huán)控制Boost電路中實現(xiàn)太陽能光伏陣列MPPT算法的控制。MPPT程序流程圖如圖13所示。

在閉環(huán)系統(tǒng)中，AD模塊起著反饋?zhàn)饔?，對系統(tǒng)的輸出結(jié)果進(jìn)行實時修正。FPGA 內(nèi)置雙12位1Msps數(shù)模轉(zhuǎn)換器，最多接受17對差分模擬輸入。A/D采樣主要完成電壓和電流物理量采樣：包括電網(wǎng)電壓和電流、逆變器電壓和電流、直流母線電壓和電流以及光伏電池輸出的電壓和電流等。AD采樣流程圖如圖14所示。FPGA通過AD采樣得到由模擬信號到數(shù)字信號的數(shù)據(jù)，由于存在干擾和參考源的不精確，采用數(shù)字濾波算法去除干擾，使結(jié)果更接近真實值。

同時本實用新型還提供孤島檢測模塊。常用的孤島檢測方式有主動式和被動式，主動式常有頻率偏移法、相位偏移法和阻抗測量法等。被動式常有電壓檢測法、電網(wǎng)諧波測量和相位突變檢測等方法。本系統(tǒng)采用主動與被動相結(jié)合的方式，選用頻率偏移法和電壓檢測法相結(jié)合的方法，此種方法可對孤島效應(yīng)進(jìn)行有效的檢測。

當(dāng)系統(tǒng)發(fā)生孤島效應(yīng)時，電壓和頻率都會變化，因此采用主動頻率擾動加上實時電壓檢測的方法，對檢測到的頻率誤差大于正負(fù)5％，并且額定電壓超出-10％到+7％之間，即系統(tǒng)可認(rèn)定已發(fā)生孤島效應(yīng)。孤島保護(hù)流程圖如圖15所示。

本系統(tǒng)包含多個外設(shè)模塊，除了庫中已有模塊，也包含自定義外設(shè)模塊。其中，processing_system7_0為Zynq核心處理器、xadc_wiz_0為ADC采樣模塊、 rst_processing_sysytem7_0_100M為系統(tǒng)時鐘模塊、guangfu_system_0為自定義SPWM 波模塊、cap_ip_0為自定義捕獲模塊、pwm_ip為自定義pwm產(chǎn)生模塊、 axi_gpio_0～axi_gpio_4為通用GPIO以及processing_system7_0_axi_periph為處理器與外設(shè)之間的總線連接橋。當(dāng)搭建好FPGA硬件底層資源后，需要進(jìn)行綜合、實現(xiàn)以及生成BitStream文件，導(dǎo)入到SDK中進(jìn)行編程設(shè)計。

本系統(tǒng)采用核0運(yùn)行Linux系統(tǒng)，核1運(yùn)行光伏并網(wǎng)的非對稱異構(gòu)多處理器機(jī)制。核0負(fù)責(zé)運(yùn)行Linux系統(tǒng)實現(xiàn)光伏系統(tǒng)遠(yuǎn)程監(jiān)測的功能，同時喚醒和監(jiān)聽核1，與核1 進(jìn)行實時通信。在FPGA中，核0與核1有公有資源(如全局定時器)和私有資源(如私有中斷)，而核0與核1通信則通過它們的公有資源OCM。OCM在一塊連續(xù)的內(nèi)存中分配資源，它是一塊共享內(nèi)存，需要使用內(nèi)存映射后的地址來訪問。在設(shè)備目錄下存在 /dev/shm設(shè)備文件，通過open函數(shù)和mmap函數(shù)即可獲得共享內(nèi)存的起始映射地址。

為了讓核0與核1之間通信不沖突，這里采用問答機(jī)制，即當(dāng)核1向核0發(fā)送數(shù)據(jù)，核1將發(fā)送標(biāo)志置1，同時發(fā)送數(shù)據(jù)。核0循環(huán)讀取發(fā)送標(biāo)志，若發(fā)送標(biāo)志置1，即讀取數(shù)據(jù)并清除發(fā)送標(biāo)志。同理，當(dāng)核1接收核0發(fā)送的數(shù)據(jù)，核0將接收標(biāo)志置 1，同時發(fā)送數(shù)據(jù)。核1循環(huán)讀取接收標(biāo)志，若接收標(biāo)志置1，即讀取數(shù)據(jù)并清除清除標(biāo)志。雙核通信原理框圖如圖16所示。

以上詳細(xì)描述了本實用新型的較佳具體實施例。應(yīng)當(dāng)理解，本領(lǐng)域的普通技術(shù)無需創(chuàng)造性勞動就可以根據(jù)本實用新型的構(gòu)思作出諸多修改和變化。因此，凡本技術(shù)領(lǐng)域中技術(shù)人員依本實用新型的構(gòu)思在現(xiàn)有技術(shù)的基礎(chǔ)上通過邏輯分析、推理或者有限的實驗可以得到的技術(shù)方案，皆應(yīng)在由權(quán)利要求書所確定的保護(hù)范圍內(nèi)。