一種主動(dòng)型電壓均衡裝置制造方法
【專利摘要】本實(shí)用新型公開了一種主動(dòng)型電壓均衡裝置，包括N節(jié)相互串聯(lián)的儲(chǔ)能器件，儲(chǔ)能器件連接有電壓檢測系統(tǒng)，電壓檢測系統(tǒng)的輸出端與處理器的輸入端相連，處理器輸出控制信號(hào)至均衡功能電路，其中，每相鄰兩節(jié)儲(chǔ)能器件兩端連接一均衡模塊，N-1個(gè)均衡模塊共同構(gòu)成均衡功能電路；所述均衡模塊包括能量暫存與轉(zhuǎn)移回路以及分別控制回路開關(guān)MOSFET的驅(qū)動(dòng)電路。該裝置能夠?qū)㈦妷焊叩膬?chǔ)能器件的部分電能轉(zhuǎn)移給電壓低的儲(chǔ)能器件，解決現(xiàn)有均衡裝置效率低、發(fā)熱嚴(yán)重、速度慢、驅(qū)動(dòng)電路不可靠等問題。
【專利說明】—種主動(dòng)型電壓均衡裝置
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及電壓均衡裝置，尤其涉及一種主動(dòng)型電壓均衡裝置。
【背景技術(shù)】
[0002]目前，廣泛使用的電壓均衡技術(shù)主要采用大功率電阻為能量損耗器件，通過開關(guān)網(wǎng)絡(luò)控制將電壓高的儲(chǔ)能器件的部分電能轉(zhuǎn)換為熱能損耗掉，這種被動(dòng)均衡技術(shù)雖然得到了成熟的使用，但存在效率低、均衡電流較大時(shí)發(fā)熱嚴(yán)重的問題，在一些對效率和散熱要求高的場合幾乎無法使用，在此情況下，采用效率高、發(fā)熱量小的能量轉(zhuǎn)移型主動(dòng)電壓均衡裝置具有重要意義。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型要解決的技術(shù)問題是:提供一種主動(dòng)型電壓均衡裝置，能夠?qū)㈦妷焊叩膬?chǔ)能器件的部分電能轉(zhuǎn)移給電壓低的儲(chǔ)能器件，解決現(xiàn)有均衡裝置效率低、發(fā)熱嚴(yán)重、速度慢、驅(qū)動(dòng)電路不可靠等問題。
[0004]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案是:一種主動(dòng)型電壓均衡裝置，包括N節(jié)相互串聯(lián)的儲(chǔ)能器件，儲(chǔ)能器件連接有電壓檢測系統(tǒng)，電壓檢測系統(tǒng)的輸出端與處理器的輸入端相連，處理器輸出控制信號(hào)至均衡功能電路，每相鄰兩節(jié)儲(chǔ)能器件上連接一均衡模塊，N-1個(gè)均衡模塊共同構(gòu)成均衡功能電路；所述均衡模塊包括能量暫存與轉(zhuǎn)移回路以及分別控制回路開關(guān)MOSFET的兩個(gè)驅(qū)動(dòng)電路。
[0005]所述驅(qū)動(dòng)電路包括均衡狀態(tài)指示電路、RC電路和推挽式輸出電路，PWM信號(hào)和來自處理器的控制信號(hào)經(jīng)與非門Ul后，一方面直接送入與非門U2的一個(gè)輸入端，同時(shí)又經(jīng)RC電路送入U(xiǎn)2的另一輸入端；另一方面經(jīng)非門U3反相后一路送入與門U4的一個(gè)輸入端，另一路通過另一 RC電路后送入U(xiǎn)4的另一個(gè)輸入端；U1的輸出同時(shí)與均衡狀態(tài)指示電路相連；U2的輸出經(jīng)加速電容C2、電阻R3和下拉電阻R4后送入NPN三極管Ql的基極；U4的輸出經(jīng)加速電容C4、電阻R7和下拉電阻R8后送入NPN三極管Q2的基極，Ql的集電極經(jīng)電阻R5上拉后輸出給NPN三極管Q3的基極；三極管Q2的集電極經(jīng)R9上拉后輸出給PNP三極管Q4的基極；Q3和Q4構(gòu)成推挽輸出電路，其輸出端與能量暫存與轉(zhuǎn)移回路連接。
[0006]所述能量暫存與轉(zhuǎn)移回路由PMOS管Q9、QlO、電感L1、儲(chǔ)能器件BATl和BAT2構(gòu)成，BATl的正極接Q9的源極、Q3的集電極和上拉電阻R5，BATl的負(fù)極經(jīng)電感LI后接Q9的漏極、QlO的源極、Q7的集電極和上拉電阻R14，BAT2的負(fù)極接QlO的漏極。
[0007]所述驅(qū)動(dòng)電路包括均衡狀態(tài)指示電路、RC電路和推挽式輸出電路，PWM信號(hào)和來自處理器的控制信號(hào)經(jīng)與非門U9后，U9的輸出信號(hào)一方面直接送入與非門UlO的一個(gè)輸入端，同時(shí)又經(jīng)RC電路送入U(xiǎn)lO的另一個(gè)輸入端；另一方面U9的輸出經(jīng)非門Ull反相后一路直接送入與門U12的一個(gè)輸入端，另一路通過另一 RC電路延時(shí)后送入U(xiǎn)12的另一個(gè)輸入端；U9的輸出同時(shí)與均衡狀態(tài)指示電路相連；UlO的輸出經(jīng)電容C10、電阻R22和上拉電阻R21后送入NPN三極管Qll的基極，U12的輸出經(jīng)電容C12、電阻R26和上拉電阻R25后送入NPN三極管Q12的基極，三極管Qll的集電極經(jīng)電阻R23上拉后輸出給NPN三極管Q13的基極；三極管Q12的集電極經(jīng)R27上拉后輸出給PNP三極管Q14的基極；Q13和Q14構(gòu)成推挽輸出電路，其輸出端與能量暫存與轉(zhuǎn)移回路連接。
[0008]能量暫存與轉(zhuǎn)移回路由NMOS管Q19、Q20、電感L2、儲(chǔ)能器件BAT3和BAT4構(gòu)成，BAT3的正極接Q19的漏極，BAT3的負(fù)極經(jīng)電感L2后接Q19的源極和QlO的漏極，BAT4的負(fù)極接Q20的源極。
[0009]所述儲(chǔ)能器件中以第I節(jié)負(fù)極電壓為參考地，當(dāng)某節(jié)儲(chǔ)能器件的正極對地電壓為8~IlV時(shí)，以該節(jié)儲(chǔ)能器件為分界點(diǎn)，以下部分的能量暫存與轉(zhuǎn)移回路采用NMOS管，以上部分則采用PMOS管實(shí)現(xiàn)。
[0010]本實(shí)用新型帶來的有益效果為:1.對電壓均衡過程以能量轉(zhuǎn)移的形式實(shí)現(xiàn)，屬于一種主動(dòng)型的均衡策略，將相鄰的兩節(jié)儲(chǔ)能器件中電壓高的部分能量傳遞給電壓低的器件，提聞了均衡的效率，并有效避免了被動(dòng)的損耗型均衡中存在的嚴(yán)重發(fā)熱問題，從而提聞了工作效率，并延長了使用壽命。
[0011]2.根據(jù)具體的儲(chǔ)能器件串聯(lián)情況，靈活采用PMOS管和NMOS管相結(jié)合的方式構(gòu)成整個(gè)系統(tǒng)的電壓均衡裝置，可靠性強(qiáng)。
[0012]3.采用了加速電容改善了輸出控制信號(hào)的上升沿。 [0013]4.米用RC延時(shí)電路產(chǎn)生一定的死區(qū)時(shí)間,確保推挽輸出級的對管不會(huì)同時(shí)處于導(dǎo)通狀態(tài)，提高了電路的可靠性。
【專利附圖】

【附圖說明】
[0014]圖1為本實(shí)用新型的整體結(jié)構(gòu)示意圖；
[0015]圖2為采用PMOS管的均衡模塊電路圖；
[0016]圖3為采用NMOS管的均衡模塊電路圖。
【具體實(shí)施方式】
[0017]下面結(jié)合附圖及具體實(shí)施例對本實(shí)用新型作進(jìn)一步的詳細(xì)說明。
[0018]本實(shí)用新型是一種適用于各類串聯(lián)結(jié)構(gòu)的儲(chǔ)能系統(tǒng)的電壓均衡裝置，包括N節(jié)相互串聯(lián)的儲(chǔ)能器件，儲(chǔ)能器件連接有電壓檢測系統(tǒng)，電壓檢測系統(tǒng)的輸出端與處理器的輸入端相連，處理器輸出控制信號(hào)至均衡功能電路，每相鄰兩節(jié)儲(chǔ)能器件上連接一均衡模塊，N-1個(gè)均衡模塊共同構(gòu)成均衡功能電路；所述均衡模塊包括能量暫存與轉(zhuǎn)移回路以及分別控制回路開關(guān)MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)管)的兩個(gè)驅(qū)動(dòng)電路。
[0019]該均衡裝置采用相鄰兩節(jié)儲(chǔ)能器件依次相互均衡的方式實(shí)現(xiàn)整個(gè)儲(chǔ)能模塊的電壓均衡功能，相鄰兩節(jié)儲(chǔ)能器件的均衡模塊電路是一個(gè)相對獨(dú)立的電路，均衡裝置的規(guī)模大小取決于儲(chǔ)能模塊所串聯(lián)的儲(chǔ)能器件的多少，若串聯(lián)的儲(chǔ)能器件的節(jié)數(shù)為n，則第I節(jié)與第2節(jié)、第2節(jié)與第3節(jié)、第3節(jié)與第4節(jié)……，第(η-1)節(jié)與第η節(jié)之間分別使用一個(gè)獨(dú)立的均衡模塊，因此共需(η-1)個(gè)相對獨(dú)立的均衡模塊，具體連接方式如圖1所示。
[0020]在具體應(yīng)用中，需根據(jù)儲(chǔ)能器件串聯(lián)節(jié)數(shù)和單體電壓的不同情況在電壓較高的高端采用PMOS管作為開關(guān)器件實(shí)現(xiàn)能量暫存和轉(zhuǎn)移回路的控制，在電壓較低的低端則采用NMOS管實(shí)現(xiàn)回路控制。一般地，NMOS管驅(qū)動(dòng)電路的電壓在12V左右，因此串聯(lián)的儲(chǔ)能器件中以第I節(jié)負(fù)極電壓為參考地，當(dāng)某節(jié)正極對地電壓達(dá)到9V左右時(shí)，應(yīng)以該節(jié)儲(chǔ)能器件為分界點(diǎn)，以下部分的均衡模塊采用NMOS管實(shí)現(xiàn)，以上部分則用PMOS管實(shí)現(xiàn)。圖2和圖3分別為采用PMOS管和NMOS管作為回路控制開關(guān)的均衡電路單元。
[0021]圖2中，方框I和方框2中分別為PMOS管Q9和QlO的驅(qū)動(dòng)電路，方框3中為處于電壓高端的某相鄰兩節(jié)儲(chǔ)能器件BATl和BAT2均衡電路的能量暫存與轉(zhuǎn)移回路。
[0022]Q9的驅(qū)動(dòng)電路中，首先經(jīng)與非門Ul輸入均衡控制信號(hào)C0NTR0L1和50%占空比的數(shù)Khz頻率的PWM信號(hào)；U1的輸出信號(hào)一方面直接送入與非門U2的一個(gè)輸入端，同時(shí)又經(jīng)由Rl和Cl構(gòu)成的RC電路延時(shí)后送入U(xiǎn)2的另一個(gè)輸入端，另一方面Ul的輸出經(jīng)非門U3反相后一路直接送入與門U4的一個(gè)輸入端，另一路通過由R6和C3構(gòu)成的RC電路延時(shí)后送入U(xiǎn)4的另一個(gè)輸入端；RC延時(shí)電路用來產(chǎn)生一定的死區(qū)時(shí)間保護(hù)后級的推挽對管Q3和Q4，確保其不會(huì)同時(shí)處于導(dǎo)通狀態(tài)；U1的輸出同時(shí)控制由R2和Dl構(gòu)成的均衡狀態(tài)指示電路；U2的輸出經(jīng)電容C2、電阻R3和下拉電阻R4后送入NPN三極管Ql的基極，其中的C2稱為加速電容，用來改善Ql集電極輸出信號(hào)的上升沿，從而提高了工作效率及其穩(wěn)定性；U4的輸出經(jīng)電容C4、電阻R7和下拉電阻R8后送入NPN三極管Q2的基極，其中的C4為加速電容，用來改善Q2集電極輸出信號(hào)的上升沿；三極管Ql的集電極經(jīng)電阻R5上拉后輸出給NPN三極管Q3的基極；三極管Q2的集電極經(jīng)R9上拉后輸出給PNP三極管Q4的基極；Q3和Q4構(gòu)成推挽輸出電路，其輸出用來控制PMOS管Q9。
[0023]QlO的驅(qū)動(dòng)電路與Q9的相同，其輸入控制信號(hào)為C0NTR0L2。其中的三極管Q5集電極經(jīng)上拉輸出給NPN三極管Q7的基極，三極管Q6集電極經(jīng)上拉輸出給PNP三極管Q8的基極；Q7和Q8構(gòu)成推挽輸出電路，它們的發(fā)射極輸出給PMOS管Q10，用來控制其通斷。
[0024]能量暫存與轉(zhuǎn)移回路是實(shí)現(xiàn)電壓均衡功能的核心，由PMOS管Q9、Q10、電感L1、儲(chǔ)能器件BATl和BAT2構(gòu)成。其中Q9和QlO用來實(shí)現(xiàn)能量暫存和轉(zhuǎn)移的控制，電感LI用來暫存能量和續(xù)流。VN+2為BATl的正極，接Q9的源極、Q3的集電極和上拉電阻R5，VN+1為BATl的負(fù)極和BAT2的正極，經(jīng)電感LI后接Q9的漏極、QlO的源極、Q7的集電極和上拉電阻R14，VN為BAT2的負(fù)極，接QlO的漏極。
[0025]均衡裝置工作時(shí)，首先需要電壓檢測系統(tǒng)檢測儲(chǔ)能器件BATl和BAT2的電壓，處理器根據(jù)設(shè)置的均衡控制條件確定均衡控制策略，輸出對應(yīng)的均衡控制信號(hào)。
[0026]若不需要均衡，則控制信號(hào)C0NTR0L1和C0NTR0L2均為低電平，Ul和U5輸出高電平，U4迅速輸出低電平，Q2和Q4先行截止；U2經(jīng)延時(shí)后輸出低電平，Ql截止，Q3導(dǎo)通，推挽輸出高電平使Q9截止，延時(shí)電路確保推挽電路相應(yīng)管子的導(dǎo)通和截止順序；同理，低電平的C0NTR0L2信號(hào)也使得QlO處于截止?fàn)顟B(tài)；U1和U5輸出的高電平信號(hào)使指示燈Dl和D2處于滅的狀態(tài)。
[0027]若BATl的電壓高于BAT2的電壓，并同時(shí)滿足其它均衡啟動(dòng)條件，則控制信號(hào)CONTROL I為高電平，C0NTR0L2為低電平，QlO處于始終截止的狀態(tài)。C0NTR0L1的高電平使得Ul輸出PWM信號(hào)，該信號(hào)點(diǎn)亮指示燈D1，表明BATl處于被均衡的狀態(tài)；PWM的下降沿到來時(shí)，U2迅速跳變?yōu)楦唠娖?，使Ql導(dǎo)通，Q3截止，U3迅速跳變?yōu)楦唠娖?，U4則經(jīng)延時(shí)后跳變?yōu)楦唠娖?，使Q2導(dǎo)通，Q4導(dǎo)通，推挽電路輸出低電平，Q9導(dǎo)通，BATl放電，釋放的能量暫存于LI中，由Q9、L1和BATl構(gòu)成的回路中有逆時(shí)針的電流流過；在PWM信號(hào)的低電平期間，Q9持續(xù)導(dǎo)通，LI中電流持續(xù)增大；PWM的上升沿到來時(shí)，U3迅速跳變?yōu)榈碗娖剑琔4迅速跳變?yōu)榈碗娖?，Q2迅速截止，Q4截止，U2輸出經(jīng)延時(shí)后跳變?yōu)榈碗娖?，Ql截止，Q3導(dǎo)通，推挽電路輸出高電平，Q9截止，由于電感LI中的電流不能突變，LI中自左至右的電流通過由L1、BAT2和QlO上的體二極管構(gòu)成的回路進(jìn)行續(xù)流，從而將LI中存儲(chǔ)的能量釋放出來，并充入BAT2中^PWM信號(hào)高電平期間，隨著LI中能量的釋放，充電回路中的電流逐漸減小，直到為零；在CONTROL1持續(xù)高電平期間，隨著PWM信號(hào)的周期性變換，周而復(fù)始地實(shí)現(xiàn)了 BATl放電，BAT2充電的電壓均衡過程。
[0028]同理，若BAT2的電壓高于BATl的電壓，則控制信號(hào)C0NTR0L1為低電平，C0NTR0L2為高電平，Q9始終處于截止?fàn)顟B(tài)，QlO則周期性地導(dǎo)通和截止，續(xù)流時(shí)通過Q9的體二極管構(gòu)成回路，工作過程與BATl電壓高于BAT2時(shí)類似。
[0029]圖3中，方框4和方框5中分別為NMOS管Q19和Q20的驅(qū)動(dòng)電路，方框6中為處于電壓低端的某相鄰兩節(jié)儲(chǔ)能器件BAT3和BAT4均衡電路的能量暫存與轉(zhuǎn)移回路。
[0030]Q19的驅(qū)動(dòng)電路中，首先經(jīng)與門U9輸入均衡控制信號(hào)C0NTR0L3和50%占空比的數(shù)Khz頻率的PWM信號(hào)；U9的輸出信號(hào)一方面直接送入與非門UlO的一個(gè)輸入端，同時(shí)又經(jīng)由R19和C9構(gòu)成的RC電路延時(shí)后送入U(xiǎn)lO的另一個(gè)輸入端，另一方面U9的輸出經(jīng)非門Ull反相后一路直接送入與門U12的一個(gè)輸入端，另一路通過由R24和Cll構(gòu)成的RC電路延時(shí)后送入U(xiǎn)12的另一個(gè)輸入端；RC延時(shí)電路產(chǎn)生一定的死區(qū)時(shí)間保護(hù)后級推挽對管Q13和Q14，確保其不會(huì)同時(shí)處于導(dǎo)通狀態(tài)；U9的輸出同時(shí)控制由R20和D3構(gòu)成的均衡狀態(tài)指示電路；U10的輸出經(jīng)電容CIO、電阻R22和上拉電阻R21后送入NPN三極管Qll的基極，其中的ClO為加速電容，用來改善Qll集電極輸出信號(hào)的上升沿；U12的輸出經(jīng)電容C12、電阻R26和上拉電阻R25后送入NPN三極管Q12的基極，其中的12為加速電容，用來改善Q12集電極輸出信號(hào)的上升沿；三極管Qll的集電極經(jīng)電阻R23上拉后輸出給NPN三極管Q13的基極；三極管Q12的集電極經(jīng)R27上拉后輸出給PNP三極管Q14的基極；上拉電阻R21、R23和三極管Q13的集電極連接的12V電壓由系統(tǒng)提供，用來為NMOS管提供必要的UGS電壓；Q13和Q14構(gòu)成推挽輸出電路，其輸出用來控制NMOS管Q19。
[0031]Q20的驅(qū)動(dòng)電路與Q19的相同，其輸入控制信號(hào)為C0NTR0L4。其中的三極管Q15集電極經(jīng)上拉輸出給NPN三極管Q17的基極，三極管Q16集電極經(jīng)上拉輸出給PNP三極管Q18的基極；Q17和Q18構(gòu)成推挽輸出電路，它們的發(fā)射極輸出給NMOS管Q20，用來控制其通斷。
[0032]圖3中的能量暫存與轉(zhuǎn)移回路由NMOS管Q19、Q20、電感L2、儲(chǔ)能器件BAT3和BAT4構(gòu)成。其中Q19和Q20用來實(shí)現(xiàn)能量暫存和轉(zhuǎn)移的控制，電感L2用來暫存能量和續(xù)流。V3為BAT3的正極，接Q19的漏極，V2為BAT3的負(fù)極和BAT4的正極，經(jīng)電感L2后接Q19的源極和QlO的漏極，Vl為BAT4的負(fù)極，接Q20的源極。
[0033]圖3中的均衡電路工作時(shí)，同樣需要電壓檢測系統(tǒng)檢測BAT3和BAT4的電壓，處理器根據(jù)設(shè)置的均衡控制條件確定均衡控制策略，輸出對應(yīng)的均衡控制信號(hào)C0NTR0L3和C0NTR0L4。
[0034]若不需要均衡，則控制信號(hào)C0NTR0L3和C0NTR0L4均為低電平，U9和U13輸出低電平，UlO迅速輸出高電平，Qll導(dǎo)通，Q13截止；U11輸出高電平，U12經(jīng)延時(shí)后輸出高電平，Q12導(dǎo)通，Q14導(dǎo)通，推挽電路輸出低電平使Q19截止，延時(shí)電路確保推挽電路相應(yīng)管子的導(dǎo)通和截止順序；同理，低電平的C0NTR0L4信號(hào)也使得Q20處于截止?fàn)顟B(tài)；U9和U13輸出的低電平使指示燈D3和D4處于滅的狀態(tài)。
[0035]若BAT3的電壓高于BAT4的電壓，并同時(shí)滿足其它均衡啟動(dòng)條件，則控制信號(hào)C0NTR0L3為高電平，C0NTR0L4為低電平，Q20處于始終截止的狀態(tài)。C0NTR0L3的高電平使得U9輸出PWM信號(hào)，該信號(hào)點(diǎn)亮指示燈D3，表明BAT3處于被均衡的狀態(tài)；PWM的上升沿到來時(shí)，Ull迅速跳變?yōu)榈碗娖?，U12立即輸出低電平，使Q12截止，Q14截止，UlO則經(jīng)延時(shí)后跳變?yōu)榈碗娖剑筈ll截止，Ql3導(dǎo)通，推挽電路輸出高電平，Q19導(dǎo)通，BAT3放電，釋放的能量暫存于L2中，由Q19、L2和BAT3構(gòu)成的回路中有逆時(shí)針的電流流過^PWM信號(hào)的高電平期間，Q19持續(xù)導(dǎo)通，L2中電流持續(xù)增大；PWM的下降沿到來時(shí)，UlO迅速跳變?yōu)楦唠娖剑琎ll迅速導(dǎo)通，Q13截止，Ull輸出跳變?yōu)楦唠娖?，?jīng)延時(shí)輸入給U12后跳變?yōu)楦唠娖?，Q12導(dǎo)通，Q14導(dǎo)通，推挽電路輸出低電平，Q19截止，由于電感L2中的電流不能突變，L2中自左至右的電流通過由L2、BAT4和Q20上的體二極管構(gòu)成的回路進(jìn)行續(xù)流，從而將L2中存儲(chǔ)的能量釋放出來，并充入BAT4中；在PWM信號(hào)低電平期間，隨著L2中能量的釋放，充電回路中的電流逐漸減小，直到為零；在C0NTR0L3持續(xù)高電平期間，隨著PWM信號(hào)的周期性變換，周而復(fù)始地實(shí)現(xiàn)了 BAT3放電，BAT4充電的電壓均衡過程。
[0036]同理，若BAT4 的電壓高于BAT3的電壓，則控制信號(hào)C0NTR0L3為低電平，C0NTR0L4為高電平，Q19始終處于截止?fàn)顟B(tài)，Q20則周期性地導(dǎo)通和截止，續(xù)流時(shí)通過Q19的體二極管構(gòu)成回路，工作過程與BAT3電壓高于BAT4時(shí)類似。
【權(quán)利要求】
1.一種主動(dòng)型電壓均衡裝置，包括N節(jié)相互串聯(lián)的儲(chǔ)能器件，儲(chǔ)能器件連接有電壓檢測系統(tǒng)，電壓檢測系統(tǒng)的輸出端與處理器的輸入端相連，處理器輸出控制信號(hào)至均衡功能電路，其特征在于:每相鄰兩節(jié)儲(chǔ)能器件上連接一均衡模塊，N-1個(gè)均衡模塊共同構(gòu)成均衡功能電路；所述均衡模塊包括能量暫存與轉(zhuǎn)移回路以及分別控制回路開關(guān)MOSFET的兩個(gè)驅(qū)動(dòng)電路。
2.根據(jù)權(quán)利要求1所述的一種主動(dòng)型電壓均衡裝置，其特征在于:所述驅(qū)動(dòng)電路包括均衡狀態(tài)指示電路、RC電路和推挽式輸出電路，PWM信號(hào)和來自處理器的控制信號(hào)經(jīng)與非門Ul后,一方面直接送入與非門U2的一個(gè)輸入端，同時(shí)又經(jīng)RC電路送入U(xiǎn)2的另一輸入端；另一方面經(jīng)非門U3反相后一路送入與門U4的一個(gè)輸入端，另一路通過另一 RC電路后送入U(xiǎn)4的另一個(gè)輸入端；U1的輸出同時(shí)與均衡狀態(tài)指示電路相連；U2的輸出經(jīng)加速電容C2、電阻R3和下拉電阻R4后送入NPN三極管Ql的基極；U4的輸出經(jīng)加速電容C4、電阻R7和下拉電阻R8后送入NPN三極管Q2的基極；Q1的集電極經(jīng)電阻R5上拉后輸出給NPN三極管Q3的基極；三極管Q2的集電極經(jīng)R9上拉后輸出給PNP三極管Q4的基極；Q3和Q4構(gòu)成推挽輸出電路，其輸出端與能量暫存與轉(zhuǎn)移回路連接。
3.根據(jù)權(quán)利要求2所述的一種主動(dòng)型電壓均衡裝置，其特征在于:所述能量暫存與轉(zhuǎn)移回路由PMOS管Q9、Q10、電感L1、儲(chǔ)能器件BATl和BAT2構(gòu)成，BATl的正極接Q9的源極、Q3的集電極和上拉電阻R5，BATl的負(fù)極經(jīng)電感LI后接Q9的漏極、QlO的源極、Q7的集電極和上拉電阻R14，BAT2的負(fù)極接QlO的漏極。
4.根據(jù)權(quán)利要求1所述的一種主動(dòng)型電壓均衡裝置，其特征在于:所述驅(qū)動(dòng)電路包括均衡狀態(tài)指示電路、RC電路和推挽式輸出電路，PWM信號(hào)和來自處理器的控制信號(hào)經(jīng)與非門U9后，U9的輸出信號(hào)一方面直接送入與非門UlO的一個(gè)輸入端，同時(shí)又經(jīng)RC電路送入U(xiǎn)lO的另一個(gè)輸入端；另一方面U9的輸出經(jīng)非門Ull反相后一路直接送入與門U12的一個(gè)輸入端，另一路通過另一 RC電路延時(shí)后送入U(xiǎn)12的另一個(gè)輸入端；U9的輸出同時(shí)與均衡狀態(tài)指示電路相連；UlO的輸出經(jīng)電容C10、電阻R22和上拉電阻R21后送入NPN三極管Qll的基極；U12的輸出經(jīng)電容C12、電阻R26和上拉電阻R25后送入NPN三極管Q12的基極，三極管Qll的集電極經(jīng)電阻R23上拉后輸出給NPN三極管Q13的基極；三極管Q12的集電極經(jīng)R27上拉后輸出給PNP三極管Q14的基極；Q13和Q14構(gòu)成推挽輸出電路，其輸出端與能量暫存與轉(zhuǎn)移回路連接。
5.根據(jù)權(quán)利要求4所述的一種主動(dòng)型電壓均衡裝置，其特征在于:能量暫存與轉(zhuǎn)移回路由NMOS管Q19、Q20、電感L2、儲(chǔ)能器件BAT3和BAT4構(gòu)成，BAT3的正極接Q19的漏極，BAT3的負(fù)極經(jīng)電感L2后接Q19的源極和QlO的漏極，BAT4的負(fù)極接Q20的源極。
6.根據(jù)權(quán)利要求1至5任一項(xiàng)所述的一種主動(dòng)型電壓均衡裝置，其特征在于:所述儲(chǔ)能器件中以第I節(jié)負(fù)極電壓為參考地，當(dāng)某節(jié)儲(chǔ)能器件的正極對地電壓為8?IlV時(shí)，以該節(jié)儲(chǔ)能器件為分界點(diǎn)，以下部分的能量暫存與轉(zhuǎn)移回路采用NMOS管，以上部分則采用PMOS管實(shí)現(xiàn)。
【文檔編號(hào)】H02J7/00GK203734338SQ201420004717
【公開日】2014年7月23日 申請日期:2014年1月3日 優(yōu)先權(quán)日:2014年1月3日
【發(fā)明者】張偉民, 葛運(yùn)旺, 董紅政, 姚雷博, 郭超, 李龍星 申請人:洛陽理工學(xué)院