保護(hù)電路、電子裝置及驅(qū)動(dòng)保護(hù)電路的方法
【專利摘要】本發(fā)明提供了即使在受保護(hù)電路的器件的耐受電壓低的情況下也能夠可靠地保護(hù)受保護(hù)電路的保護(hù)電路以及驅(qū)動(dòng)該保護(hù)電路的方法。在所述保護(hù)電路中，所述第一鉗位部包括第一器件，所述第一鉗位用于當(dāng)所述第一器件起動(dòng)時(shí)保護(hù)預(yù)定區(qū)域的整個(gè)受保護(hù)電路。所述第二鉗位部包括第二器件，所述第二鉗位用于當(dāng)所述第二器件起動(dòng)時(shí)保護(hù)所述受保護(hù)電路的預(yù)定器件。通過連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的所述柵極，并使所述第二器件的所述柵極電壓為所示預(yù)定點(diǎn)的電位，能夠可靠地保護(hù)受保護(hù)電路。
【專利說明】保護(hù)電路、電子裝置及驅(qū)動(dòng)保護(hù)電路的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及用于保護(hù)電路不受由外部靜電引起的靜電放電影響的保護(hù)電路。本發(fā) 明還涉及包括該保護(hù)電路的電子裝置以及驅(qū)動(dòng)該保護(hù)電路的方法。
【背景技術(shù)】
[0002] 嵌入在諸如大規(guī)模集成電路（Large Scale Integration, LSI)等半導(dǎo)體集成電路 中的配線變得越來越精細(xì)。半導(dǎo)體集成電路的驅(qū)動(dòng)電壓變得越來越低?？傊?，因此，保護(hù)嵌 入式電路（embedded circuit)不受浪涌電流（surge current)影響變得越來越重要。浪 涌電流出現(xiàn)在半導(dǎo)體集成電路中的電源線中。應(yīng)當(dāng)注意的是，在本說明書中，將要保護(hù)的嵌 入式電路稱為"受保護(hù)電路"。
[0003] 靜電放電（electro-static discharge, ESD)浪涌是出現(xiàn)在電源線中的已知的代 表性浪涌電流。將下列現(xiàn)象稱為ESD浪涌。即，電源線外部的端子上的ESD使電源線的電 壓突然增大。
[0004] 過去，保護(hù)電路（即，所謂的全局鉗位（global clamp)和局部鉗位（local clamp))是已知的。這類保護(hù)電路用于保護(hù)受保護(hù)電路不受ESD浪涌影響。全局鉗位還被 稱為主鉗位。全局鉗位提供下列技術(shù)。即，在電源線和地電位部之間設(shè)置保護(hù)電路。因此， 預(yù)定區(qū)域的整個(gè)電路得到保護(hù)。局部鉗位還被稱為次鉗位。局部鉗位提供下列技術(shù)。艮P， 局部鉗位保護(hù)了預(yù)定的受保護(hù)電路。局部鉗位對全局鉗位起補(bǔ)充作用。
[0005] 例如，在包括全局鉗位的電路中，當(dāng)ESD浪涌流入電源線時(shí)，使用于構(gòu)成全局鉗位 的器件起動(dòng)。然后，使浪涌電流流入至地電位側(cè)。這里，浪涌電流的流動(dòng)路徑包括電阻。因 此，如果電流的量增大，那么在路徑的兩端之間出現(xiàn)電位差。如果電位差增大，受保護(hù)電路 的晶體管的柵極電位增大。因此，晶體管被損壞。
[0006] 為了不如上所述地?fù)p壞器件，設(shè)置了局部鉗位。如果設(shè)置了局部鉗位，例如，在受 保護(hù)電路的晶體管的柵極電位增大并到達(dá)預(yù)定電壓或更大電壓的情況下，使用于構(gòu)成局部 鉗位的器件起動(dòng)。因此，可減小晶體管的柵極電位。
[0007] 日本專利申請?zhí)亻_號2008-98587披露了 M0S晶體管（場效應(yīng)晶體管）起到局部 鉗位的作用。
[0008] 順便一提的是，在局部鉗位是M0S晶體管的情況下，需要在受保護(hù)電路的M0S晶體 管的柵極氧化物膜被損壞之前使M0S晶體管動(dòng)作，并使浪涌電流流動(dòng)。即，作為局部鉗位 的M0S晶體管的開始起動(dòng)電壓應(yīng)當(dāng)?shù)陀谑鼙Ｗo(hù)電路的M0S晶體管的柵極氧化物膜的耐受電 壓。
[0009] 同時(shí)，在半導(dǎo)體集成電路中，隨著驅(qū)動(dòng)電壓變得更低且器件變得更小，M0S晶體管 的柵極氧化物膜變得更薄且耐受電壓變得更低。此外，同樣在需要使受保護(hù)電路更快地操 作的情況下，可使用具有更薄的柵極氧化物膜的M0S晶體管。如上所述，M0S晶體管的柵極 氧化物膜變得更薄。因此，難以使作為局部鉗位的M0S晶體管的起始進(jìn)行動(dòng)作電壓低于受 保護(hù)電路的M0S晶體管的柵極氧化物膜的耐受電壓。鑒于此，越來越難以實(shí)現(xiàn)能夠可靠地 保護(hù)受保護(hù)電路的局部鉗位。
【發(fā)明內(nèi)容】
[0010] 針對上述情況，期望提供一種即使在受保護(hù)電路的器件的耐受電壓低的情況下也 能夠可靠地保護(hù)受保護(hù)電路的保護(hù)電路。
[0011] 根據(jù)本發(fā)明的實(shí)施例，提供了一種保護(hù)電路，其包括：
[0012] 第一鉗位部，其連接在第一線路和第二線路之間，電源電壓被提供至所述第一線 路，所述第二線路為地電位，所述第一鉗位部包括第一器件，所述第一器件用于在所述第一 器件的電壓值超過預(yù)定電壓值的情況下起動(dòng)，所述第一鉗位部用于當(dāng)所述第一器件起動(dòng)時(shí) 使在所述第一線路中流動(dòng)的浪涌電流流向所述第二線路；
[0013] 第二鉗位部，其包括第二器件，所述第二器件與受保護(hù)器件的柵極相連接，所述第 二鉗位部用于當(dāng)所述第二器件起動(dòng)時(shí)使被提供至所述受保護(hù)器件的柵極的浪涌電流流向 所述第一線路和所述第二線路中的一者；及
[0014] 第三線路，其連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的 柵極，由此所述第二器件的柵極電壓等于所述預(yù)定點(diǎn)的電位。
[0015] 根據(jù)本發(fā)明的實(shí)施例，提供了一種電子裝置，其包括：
[0016] 受保護(hù)電路，其連接在第一線路和第二線路之間，電源電壓被提供至所述第一線 路，且所述第二線路為地電位；
[0017] 第一鉗位部，其連接在所述第一線路和所述第二線路之間，所述第一鉗位部包括 第一器件，所述第一器件用于在所述第一器件的電壓值超過預(yù)定電壓值的情況下起動(dòng)，所 述第一鉗位部用于當(dāng)所述第一器件起動(dòng)時(shí)使在所述第一線路中流動(dòng)的浪涌電流流向所述 第二線路；
[0018] 第二鉗位部，其包括第二器件，所述第二器件與所述受保護(hù)器件的柵極相連接，所 述第二鉗位部用于當(dāng)所述第二器件起動(dòng)時(shí)使被提供至所述受保護(hù)器件的柵極的浪涌電流 流向所述第一線路和所述第二線路中的一者；及
[0019] 第三線路，其連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的 柵極，由此所述第二器件的柵極電壓等于所述預(yù)定點(diǎn)的電位。
[0020] 根據(jù)本發(fā)明的實(shí)施例，提供了一種驅(qū)動(dòng)保護(hù)電路的方法，所述保護(hù)電路包括第一 鉗位部和第二鉗位部，所述第一鉗位部包括第一器件，所述第一鉗位部用于當(dāng)所述第一器 件起動(dòng)時(shí)保護(hù)預(yù)定區(qū)域的整個(gè)受保護(hù)電路，所述第二鉗位部包括第二器件，所述第二鉗位 部用于當(dāng)所述第二器件起動(dòng)時(shí)保護(hù)所述受保護(hù)電路的預(yù)定器件，所述方法包括：
[0021] 連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的柵極；以及
[0022] 使所述第二器件的柵極電壓成為所述預(yù)定點(diǎn)的電位。
[0023] 根據(jù)本發(fā)明的實(shí)施例，浪涌電流流向作為電源電壓的所述第一線路。在此情況下， 所述第一鉗位部的所述第一器件起動(dòng)。然后，浪涌電流從作為電源電壓的所述第一線路流 向作為地電位的所述第二線路。當(dāng)所述第一鉗位部起動(dòng)時(shí)，所述第一鉗位部的預(yù)定點(diǎn)的電 位增大。所述第二鉗位部的所述第二器件的所述柵極電壓也通過所述第三線路增大。在所 述第二器件的所述柵極電壓增大的狀態(tài)下，所述第二器件有效地充當(dāng)保護(hù)器件。
[0024] 根據(jù)本發(fā)明的實(shí)施例，當(dāng)浪涌電流流動(dòng)時(shí)，用于保護(hù)預(yù)定器件的保護(hù)器件的柵極 電壓增大。所述保護(hù)器件為所謂的局部鉗位。所述預(yù)定器件能夠得到可靠地保護(hù)。在此情 況下，不需要設(shè)置專門的器件來增大所述柵極電壓。所述柵極電壓可借助于簡單構(gòu)造來增 大。
[0025] 如附圖所示，根據(jù)下列本發(fā)明的最佳方式實(shí)施例的詳細(xì)說明，本發(fā)明的這些和其 他目標(biāo)、特征和優(yōu)點(diǎn)將是更顯而易見的。
【專利附圖】
【附圖說明】
[0026] 圖1是本發(fā)明的第一實(shí)施例的電路圖；
[0027] 圖2示出了圖1的示例的動(dòng)作狀態(tài)；
[0028] 圖3示出了圖1的示例的電壓值的變化特性；
[0029] 圖4是本發(fā)明的第一實(shí)施例（的變形例1)的電路圖；
[0030] 圖5是本發(fā)明的第一實(shí)施例（的變形例2)的電路圖；
[0031] 圖6是本發(fā)明的第一實(shí)施例（的變形例3)的電路圖；
[0032] 圖7是本發(fā)明的第二實(shí)施例的電路圖；
[0033] 圖8示出了圖7的示例的動(dòng)作狀態(tài)；
[0034] 圖9是本發(fā)明的第二實(shí)施例（的變形例1)的電路圖；
[0035] 圖10是本發(fā)明的第三實(shí)施例的電路圖；
[0036] 圖11A和11B示出了圖10的示例的電壓值的變化特性；及
[0037] 圖12是本發(fā)明的第三實(shí)施例（的變形例1)的電路圖。
【具體實(shí)施方式】
[0038] 在下文中，將按照下列順序并參考附圖對本發(fā)明的實(shí)施例進(jìn)行說明。
[0039] 1.第一實(shí)施例
[0040] 1-1.電路構(gòu)造（圖1)
[0041] 1-2. ESD浪涌生成時(shí)的特性（圖2和圖3)
[0042] 1-3.變形例 1 (圖 4)
[0043] 1-4.變形例 2 (圖 5)
[0044] 1-5.變形例 3 (圖 6)
[0045] 2.第二實(shí)施例
[0046] 2-1.電路構(gòu)造（圖7)
[0047] 2-2. ESD浪涌生成時(shí)的特性（圖8)
[0048] 2-3.變形例 1 (圖 9)
[0049] 3.第三實(shí)施例
[0050] 3-1.電路構(gòu)造（圖10)
[0051] 3-2. ESD浪涌生成時(shí)的行為（圖10和圖11)
[0052] 3-3.變形例 1 (圖 12)
[0053] 4.其他變形例
[0054] 1.第一實(shí)施例
[0055] 1-1.電路構(gòu)造
[0056] 圖1是本發(fā)明的第一實(shí)施例的電路圖。電子裝置包括例如諸如LSI等內(nèi)置半導(dǎo)體 器件。半導(dǎo)體器件包括圖1的電路。該電路驅(qū)動(dòng)電子裝置。
[0057] 在圖1的電路中，信號源11輸出信號，并向連接點(diǎn)提供該信號。該連接點(diǎn)將兩個(gè) 二極管D11和D12串聯(lián)連接。包括這兩個(gè)二極管D11和D12的串聯(lián)電路連接在線路L1和 線路L2之間。線路L1為電源電壓Vdd。線路L2為地電位GND。
[0058] 受保護(hù)電路12連接在作為電源電壓Vdd的線路L1和作為地電位GND的線路L2 之間。在圖1的示例中，受保護(hù)電路12是包括兩個(gè)M0S晶體管Mil和M12的反相電路 (inverter circuit)。M0S晶體管Mil是P溝道M0S晶體管。M0S晶體管M12是N溝道M0S 晶體管。線路L1與M0S晶體管Mil的源極相連接。M0S晶體管Mil的漏極與M0S晶體管 M12的漏極相連接。M0S晶體管M12的源極與線路L2相連接。
[0059] 受保護(hù)電路12包括輸出端子15。輸出端子15從兩個(gè)M0S晶體管Mil和M12之間 的連接點(diǎn)抽出。輸出端子15輸出信號。信號源11向受保護(hù)電路12提供信號。
[0060] M0S晶體管Mil的柵極與M0S晶體管M12的柵極相連接，并形成共連柵極 (commonly-connected gate)。該共接?xùn)艠O與電阻R11相連接。電阻R11與二極管D11和 二極管D12之間的連接點(diǎn)相連接。
[0061] 上面已說明了下列構(gòu)造。即，信號源11輸出信號。受保護(hù)電路12(即，反相電路） 使該信號反轉(zhuǎn)。輸出端子15輸出經(jīng)反轉(zhuǎn)的信號。此外，圖1的構(gòu)造包括局部鉗位部13和全 局鉗位部14。局部鉗位部13和全局鉗位部14用于保護(hù)受保護(hù)電路12的M0S晶體管Mil 和 M12。
[0062] 局部鉗位部13連接在兩個(gè)M0S晶體管Mil和M12的共接?xùn)艠O與作為地電位GND 的線路L2之間。局部鉗位部13包括作為保護(hù)器件的N溝道M0S晶體管M13。局部鉗位部 13是用于保護(hù)受保護(hù)電路12的兩個(gè)M0S晶體管Mil和M12的電路。
[0063] M0S晶體管M13的漏極與兩個(gè)M0S晶體管Mil和M12的柵極相連接。此外，M0S晶 體管M13的源極與線路L2相連接。另外，M0S晶體管M13的柵極經(jīng)由線路L3與全局鉗位 部14 (稍后說明）側(cè)相連接。
[0064] 此外，全局鉗位部14連接在作為電源電壓Vdd的線路L1和作為地電位GND的線 路L2之間。應(yīng)當(dāng)注意的是，電阻R12連接在受保護(hù)電路12側(cè)的線路L1和全局鉗位部14 側(cè)的線路L1之間。電阻R13連接在受保護(hù)電路12側(cè)的線路L2和全局鉗位部14側(cè)的線路 L2之間。
[0065] 在全局鉗位部14中，在線路L1和線路L2之間連接有串聯(lián)電路。在該串聯(lián)電路中， 電阻R14 (即電壓檢測電路）與電容器C11串聯(lián)連接。此外，電阻R14和電容器C11之間的 連接點(diǎn)與P溝道M0S晶體管M14和N溝道M0S晶體管M15的柵極相連接。第一極反相電路 包括P溝道M0S晶體管M14和N溝道M0S晶體管M15。S卩，線路L1與M0S晶體管M14的源 極相連接。M0S晶體管M14的漏極與M0S晶體管M15的漏極相連接。M0S晶體管M15的源 極與線路L2相連接。此外，這兩個(gè)M0S晶體管M14和M15的漏極與P溝道M0S晶體管M16 和N溝道M0S晶體管M17的柵極相連接。第二極反相電路包括P溝道M0S晶體管M16和N 溝道M0S晶體管M17。
[0066] 此外，M0S晶體管M16和M17的漏極與P溝道M0S晶體管M18和N溝道M0S晶體 管M19的柵極相連接。這里，第二級反相電路包括M0S晶體管M16和M17。第三極反相電 路包括P溝道MOS晶體管M18和N溝道MOS晶體管M19。正如第一級反相電路的MOS晶體 管M14與線路L1相連接，第二級反相電路的M0S晶體管M16與線路L1相連接。正如第一 級反相電路的M0S晶體管M15與線路L2相連接，第二級反相電路的M0S晶體管M17與線路 L2相連接。正如第一級反相電路的M0S晶體管M14與線路L1相連接，第三級反相電路的 M0S晶體管M18與線路L1相連接。正如第一級反相電路的M0S晶體管M15與線路L2相連 接，第三級反相電路的M0S晶體管M19與線路L2相連接。
[0067] 此外，第三級反相電路的M0S晶體管M18和M19的漏極與N溝道M0S晶體管M20 的柵極相連接。全局鉗位部14包括作為保護(hù)器件的N溝道M0S晶體管M20。
[0068] N溝道M0S晶體管M20的漏極與線路L1相連接。N溝道M0S晶體管M20的源極與 線路L2相連接。此外，M0S晶體管M20的柵極與電阻R15相連接。電阻R15與線路L2相 連接。另外，M0S晶體管M20的柵極還與線路L3相連接。線路L3與局部鉗位部13的M0S 晶體管M13的柵極相連接。
[0069] 1-2. ESD浪涌生成時(shí)的特性
[0070] 接下來，將參考圖2和圖3對圖1的浪涌電流被提供至電源時(shí)的電路的特性進(jìn)行 說明。
[0071] 圖2通過參考路徑S11?S14示出了在使ESD浪涌信號在圖1的電路的全局鉗位 部14和局部鉗位部13中流動(dòng)的狀態(tài)。
[0072] ESD浪涌被提供至作為電源電壓Vdd的線路L1。接著，線路L1的電壓增大。在此 情況下，電壓的增大被傳輸至全局鉗位部14。然后，全局鉗位部14的M0S晶體管（即保護(hù)器 件）M20起動(dòng)。
[0073] S卩，ESD浪涌被傳輸至全局鉗位部14。為此，全局鉗位部14的電阻R14和電容器 C11之間的連接點(diǎn)的電位增大。第一級反相電路的M0S晶體管M14和M15起動(dòng)。此后，第二 級反相電路起動(dòng)，然后第三級反相電路起動(dòng)。此外，當(dāng)?shù)谌壏聪嚯娐菲饎?dòng)時(shí)，M0S晶體管 M20的柵極電壓增大，且M0S晶體管M20起動(dòng)。當(dāng)M0S晶體管M20起動(dòng)時(shí)，被提供至線路L1 的ESD浪涌流向線路L2側(cè)，即地電位部。
[0074] 在圖2在，路徑S11示出了當(dāng)全局鉗位部14的M0S晶體管M20起動(dòng)時(shí)ESD浪涌流 動(dòng)的路徑。應(yīng)當(dāng)注意的是，如圖1所示，多級（三級等）反相電路彼此連接。為此，M0S晶體 管M20 (即保護(hù)器件）適當(dāng)?shù)仄饎?dòng)。應(yīng)當(dāng)注意的是，全局鉗位部14可僅包括單級反相電路。
[0075] 如上所述，當(dāng)全局鉗位部14起動(dòng)時(shí)，整個(gè)電路得到保護(hù)。此外，在EDS浪涌生成時(shí)， 受保護(hù)電路12的M0S晶體管Mil和M12的柵極電壓VI也增大。
[0076] 當(dāng)柵極電壓VI增大時(shí)，局部鉗位部13的M0S晶體管M13開始雙極操作（bipolar operation)。MOS晶體管M13的電阻變低。因此，如圖2所示，電流沿路徑S12流動(dòng)。在路 徑S12中，電流從信號源11經(jīng)由M0S晶體管M13流向作為地電位部GND的線路L2。
[0077] 這里，在圖1的構(gòu)造中，線路L3連接全局鉗位部14的第三級反相電路的輸出部和 局部鉗位部13的M0S晶體管M13的柵極。為此，在EDS浪涌生成時(shí)，局部鉗位部13可靠地 起動(dòng)。即，ESD浪涌被提供至全局鉗位部14。第三級反相電路的輸出電位增大。如圖2的 路徑S13所示，第三級反相電路的輸出電位被傳輸至M0S晶體管M20的柵極。M0S晶體管 M20的柵極電位增加。于是，M0S晶體管M20的溝道打開，浪涌電流因而流動(dòng)，且全局鉗位部 14起動(dòng)。此外，如路徑S14所示，M0S晶體管M20的柵極電位被傳輸至M0S晶體管M13的柵 極。應(yīng)當(dāng)注意的是，路線L3連接MOS晶體管M20的柵極和MOS晶體管M13的柵極。作為響 應(yīng)，M0S晶體管M13的柵極電壓增大。
[0078] 如上所述，在EDS浪涌生成時(shí)，M0S晶體管M13的柵極電壓增大。因此，當(dāng)局部鉗 位部13的M0S晶體管M13開始雙極操作時(shí)，漏極電位可能減小。為此，如圖2的路徑S12 所示，在EDS浪涌生成時(shí)，ESD浪涌從信號源11側(cè)經(jīng)由M0S晶體管M13流向作為地電位GND 的線路L2側(cè)。因?yàn)镸0S晶體管Ml3起動(dòng)，所以受保護(hù)電路12的M0S晶體管Ml 1和Ml2可 得到可靠的保護(hù)。
[0079] 圖3示出了 EDS浪涌生成時(shí)的受保護(hù)電路12的M0S晶體管Mil和M12的柵極電 壓VI的變化的示例。在圖13中，縱軸表示電壓值，且橫軸表示時(shí)間。
[0080] 圖3示出了電壓V的變化特性。在電壓到達(dá)約4V時(shí)（ta)，全局鉗位部14的M0S 晶體管M20的溝道打開。電壓臨時(shí)地稍微減小。這里，在ESD浪涌放電不充足的情況下，電 壓VI然后再次逐漸增大。在電壓到達(dá)約5V時(shí)（tb)，局部鉗位部13的M0S晶體管M13開始 雙極操作。電壓V因而停止增大。
[0081] 這里，假定路線13不連接局部鉗位部13的M0S晶體管M13的柵極和全局鉗位部 14側(cè)。在此情況下，M0S晶體管M13開啟的時(shí)間可能位于時(shí)間tb之后。如果M0S晶體管 M13開啟的時(shí)間位于時(shí)間tb之后，那么局部鉗位部13可能不保護(hù)受保護(hù)電路12的器件。 然而，圖1的電路構(gòu)造沒有這類麻煩。
[0082] 1-3.變形例 1
[0083] 圖4示出了圖1的電路構(gòu)造的變形例1。
[0084] 在圖4的示例中，線路L3連接M0S晶體管M14和M15的漏極與局部鉗位部13的 M0S晶體管M13的柵極。這里，M0S晶體管M14和M15的漏極是全局鉗位部14的第一級反 相電路的輸出部。
[0085] 除了上述構(gòu)造之外，圖4的電路類似于圖1的電路。
[0086] 圖4的構(gòu)造類似于圖1的示例。即，在EDS浪涌生成時(shí)，局部鉗位部13的M0S晶體 管M13的柵極電壓可增大。此外，M0S晶體管M13可順利地起動(dòng)，并可保護(hù)受保護(hù)電路12。
[0087] 1-4.變形例 2
[0088] 圖5示出了圖1的電路構(gòu)造的變形例2。
[0089] 圖5示出了下列示例。即，線路L1為地電位GND。線路L2為-Vdd。局部鉗位部 13'位于作為地電位GND的線路L1與M0S晶體管Mil和M12的柵極之間。
[0090] gp，圖1示出了下列示例。gp，局部鉗位部13位于M0S晶體管Mil和M12的柵極 與線路L2之間。相反，在圖5中，P溝道M0S晶體管M13'（S卩，局部鉗位部13'）位于M0S 晶體管Mil和M12的柵極與線路L1之間。
[0091] 具體地，M0S晶體管M13'的連接如下。即，M0S晶體管M13'的源極與線路L1相 連接。M0S晶體管M13'的漏極與M0S晶體管Mil和M12的柵極相連接。此外，M0S晶體管 M13'的柵極與線路L3'相連接。線路L3'與M0S晶體管M20的柵極相連接。這里，M0S晶體 管M20的柵極是全局鉗位部14的第三級反相電路的輸出部。如圖4的示例所示，線路L3' 可連接M0S晶體管M13'的柵極和另一反相電路的輸出部。
[0092] 同樣，在圖5的構(gòu)造中，在EDS浪涌生成時(shí)，局部鉗位部13'的M0S晶體管M13'的 柵極電壓可增大。M0S晶體管M13'可因而順利地起動(dòng)。
[0093] 在圖5的構(gòu)造中，在EDS浪涌生成時(shí)，被提供至M0S晶體管Mil和M12的柵極的電 壓從M0S晶體管M13'流向線路L1。此外，電壓從線路L1經(jīng)由全局鉗位部14流向地電位部 GND偵彳。因此，受保護(hù)電路12的M0S晶體管Ml 1和M12可得到保護(hù)。
[0094] 1-5.變形例 3
[0095] 圖6示出了圖1的電路構(gòu)造的變形例3。
[0096] 圖6的示例既包括圖1的局部鉗位部13又包括圖5的局部鉗位部13'。即，局部 鉗位部13的M0S晶體管M13連接在M0S晶體管Mil和M12的柵極與作為地電位GND的線 路L2之間。此外，局部鉗位部13'的M0S晶體管M13'連接在M0S晶體管Mil和M12的柵 極與作為電源電壓Vdd的線路L1之間。
[0097] 另外，線路L3連接局部鉗位部13的M0S晶體管M13的柵極和全局鉗位部14的 M0S晶體管M20的柵極。線路L3'連接局部鉗位部13'的M0S晶體管M13'的柵極和全局鉗 位部14的M0S晶體管M20的柵極。
[0098] 圖6的示例包括兩個(gè)局部鉗位部13和13'。因此，圖6的示例能夠更可靠地保護(hù) 受保護(hù)電路12的器件。
[0099] 2.第二實(shí)施例
[0100] 2-L電路構(gòu)造
[0101] 接下來，將參考圖7?圖9對本發(fā)明的第二實(shí)施例進(jìn)行說明。
[0102] 圖7是第二實(shí)施例的電路圖。圖7的電路被嵌入到例如諸如LSI等半導(dǎo)體器件中。
[0103] 圖7的電路的全局鉗位部的構(gòu)造不同于第一實(shí)施例的電路的全局鉗位部的構(gòu)造。 艮P，如圖7所示，全局鉗位部21位于作為電源電壓Vdd的線路L1和作為地電位GND的線路 L2之間。全局鉗位部21包括晶閘管（thyristor) SR11。
[0104] 晶閘管SR11的陽極與電阻R21相連接。電阻R21與線路L1相連接。此外，晶閘 管SR11的陰極與作為地電位GND的線路L2相連接。此外，晶閘管SR11的柵極與線路L1 相連接。
[0105] 此外，在電阻R21和晶閘管SR11之間的連接點(diǎn)與作為地電位GND的線路L2之間 連接有串聯(lián)電路。該串聯(lián)電路包括一個(gè)電阻R22以及三個(gè)二極管D21、D22和D23。
[0106] 另外，二極管D22和二極管D23之間的連接點(diǎn)與線路L3相連接。線路L3與局部 鉗位部13的M0S晶體管M13的柵極相連接。局部鉗位部13的構(gòu)造類似于圖1的局部鉗位 部13的構(gòu)造。受保護(hù)電路12的構(gòu)造類似于圖1的受保護(hù)電路12的構(gòu)造。
[0107] 2-2. EDS浪涌生成時(shí)的特性
[0108] 圖8參照信號路徑S21?S23示出了 EDS浪涌生成時(shí)的ESD浪涌在圖7的示例的 電路的全局鉗位部21和局部鉗位部13中流動(dòng)的狀態(tài)。
[0109] ESD浪涌被提供至作為電源電壓Vdd的線路L1。因此，線路L1的電壓增大。此時(shí)， 增大的電壓被傳輸至全局鉗位部21。全局鉗位部21的晶閘管SR11 (即，保護(hù)器件）導(dǎo)通。 當(dāng)晶閘管SR11導(dǎo)通時(shí)，被提供至線路L1的ESD浪涌流向作為地電位部的線路L2偵L
[0110] 在圖8中，路徑S21示出了下列路徑。即，全局鉗位部21的晶閘管SR11起動(dòng)，且 使ESD浪涌流動(dòng)。
[0111] 如上所述，全局鉗位部21起動(dòng)。因此，整個(gè)電路得到保護(hù)。此外，在EDS浪涌生成 時(shí)，受保護(hù)電路12的M0S晶體管Mil和M12的柵極電壓VI也增大。
[0112] 當(dāng)柵極電壓VI增大時(shí)，局部鉗位部13的M0S晶體管M13導(dǎo)通。如圖8所示，當(dāng) M0S晶體管M13導(dǎo)通時(shí)，信號沿路徑S23流動(dòng)。在路徑S23中，信號從信號源11經(jīng)由M0S晶 體管M13流向作為地電位部GND的線路L2。
[0113] 這里，在圖7或圖8的構(gòu)造中，線路3連接全局鉗位部21的二極管D22的輸出部 和局部鉗位部13的M0S晶體管M13的柵極。因此，在EDS浪涌生成時(shí)，局部鉗位部13可靠 地起動(dòng)。即，ESD浪涌被提供至全局鉗位部21。二極管D22的輸出電位因而增大。作為響 應(yīng)，M0S晶體管M13的柵極電壓增大。這里，線路L3連接二極管D22和M0S晶體管M13。
[0114] 如上所述，在EDS浪涌生成時(shí)，M0S晶體管M13的柵極電壓增大。為此，當(dāng)局部鉗 位部13的M0S晶體管M13開始雙極操作時(shí)，漏極的電位可下降。因此，如圖8的路徑S23 所示，在EDS浪涌生成時(shí)，ESD浪涌從信號源11側(cè)經(jīng)由M0S晶體管M13流向作為地電位GND 的線路L2側(cè)。因?yàn)镸0S晶體管M13起動(dòng)，所以受保護(hù)電路12的M0S晶體管Mil和M12能 夠得到可靠地保護(hù)。
[0115] 2-3.變形例 1
[0116] 圖9示出了圖7的電路構(gòu)造的變形例1。
[0117] 圖9示出了下列示例。即，路線L3連接二極管D21的輸出部和M0S晶體管M13的 柵極。這里，三個(gè)二極管D21、D22和D23在全局鉗位部21中串聯(lián)連接。
[0118] 如上所述，從串聯(lián)連接的三個(gè)二極管D21、D22和D23中選擇一個(gè)與線路L3連接的 二極管。因此，可設(shè)計(jì)M0S晶體管M13的在EDS浪涌生成時(shí)的柵極電壓。以此方式選擇將 被連接的器件。因此，在EDS浪涌生成時(shí)的特性可更加可靠。
[0119] 3.第三實(shí)施例
[0120] 3-1.電路構(gòu)造
[0121] 接下來，參考圖10?圖12,對本發(fā)明的第三實(shí)施例進(jìn)行說明。
[0122] 圖10是第三實(shí)施例的電路圖。圖10的電路被嵌入到例如諸如LSI等半導(dǎo)體器件 中。
[0123] 在圖10的示例中，電路包括發(fā)送方受保護(hù)電路112和接收方受保護(hù)電路114。發(fā) 送方受保護(hù)電路112發(fā)送從信號源111提供的信號。從發(fā)送方受保護(hù)電路112發(fā)送的信號 被輸入到接收方受保護(hù)電路114中。此外，為發(fā)送方受保護(hù)電路112設(shè)置發(fā)送方全局鉗位 部113。為接收方受保護(hù)電路114設(shè)置接收方全局鉗位部116。
[0124] S卩，發(fā)送方受保護(hù)電路112發(fā)送從信號源111提供的信號。發(fā)送方受保護(hù)電路112 是包括M0S晶體管M38和M39的反相電路。發(fā)送方全局鉗位部113保護(hù)該反相電路。
[0125] P溝道M0S晶體管M38的源極與作為電源電壓Vddl的線路L11相連接。M0S晶體 管M38的漏極與N溝道M0S晶體管M39的漏極相連接。M0S晶體管M39的源極與作為地電 位GND1的線路L12相連接。
[0126] 將對發(fā)送方全局鉗位部113進(jìn)行說明。在線路L11和線路L12之間連接有串聯(lián)電 路。串聯(lián)電路包括電阻R31和電容器C31。此外，電阻R31和電容器C31之間的連接點(diǎn)與 M0S晶體管M31和M32的柵極相連接。這里，第一級反相電路包括M0S晶體管M31和M32。 此外，第一級反相電路的M0S晶體管M31和M32的漏極與第二級反相電路的M0S晶體管M33 和M34的柵極相連接。此外，第二級反相電路的M0S晶體管M33和M34的漏極與第三級反相 電路的M0S晶體管M35和M36的柵極相連接。第一級反相電路的M0S晶體管M31的源極、 第二級反相電路的MOS晶體管M33的源極和第三級反相電路的MOS晶體管M35的源極與線 路L11相連接。第一級反相電路的M0S晶體管M32的源極、第二級反相電路的M0S晶體管 M34的源極和第三級反相電路的M0S晶體管M36的源極與線路L12相連接。
[0127] 此外，第三級反相電路的M0S晶體管M36和M37的漏極與作為保護(hù)電路的N溝道 M0S晶體管M37的柵極相連接。
[0128] M0S晶體管M37的漏極與線路L11相連接。M0S晶體管M37的源極與線路L12相 連接。此外，M0S晶體管M37的柵極與電阻R32相連接。電阻R32與線路L12相連接。當(dāng) M0S晶體管M37導(dǎo)通時(shí)，被提供至線路L11的ESD浪涌流向作為地電位部的線路L12側(cè)。因 此，發(fā)送方受保護(hù)電路112的器件得到保護(hù)。
[0129] 另外，發(fā)送方受保護(hù)電路112的M0S晶體管M38和M39的漏極與電阻R33相連接。 電阻R33與接收方受保護(hù)電路114的M0S晶體管M41和M42的柵極相連接。P溝道M0S晶 體管M41和N溝道M0S晶體管M42形成反相電路。即，P溝道M0S晶體管M41的源極與作 為電源電壓Vdd2的線路L13相連接。M0S晶體管M41的漏極與N溝道M0S晶體管M42的漏 極相連接。此外，M0S晶體管M42的源極與作為地電位GND2的線路L14相連接。端子115 與M0S晶體管M41和M42的漏極相連接。端子115輸出被輸入到接收方受保護(hù)電路114中 的信號。
[0130] 應(yīng)當(dāng)注意的是，電阻R34和R35在線路L12的發(fā)送方受保護(hù)電路112和接收方受 保護(hù)電路114之間串聯(lián)連接。此外，接收方的電源電壓Vdd2的電源不同于發(fā)送方的電源電 壓Vddl的電源。
[0131] 接收方受保護(hù)電路114與接收方全局鉗位部116相連接，并與接收方局部鉗位部 117相連接。接收方全局鉗位部116與電阻R36相連接，且電阻R36與作為電源電壓Vdd2 的線路L13相連接。接收方全局鉗位部116與電阻R37相連接，且電阻R37與作為地電位 GND2的線路L14相連接。圖10省略了接收方全局鉗位部116的電路構(gòu)造。
[0132] 接收方局部鉗位部117包括晶閘管SR21 (S卩，保護(hù)器件)。晶閘管SR21的陽極與 M0S晶體管M41和M42的柵極相連接。晶閘管SR21的陰極與作為電源電壓Vdd2的線路L13 相連接。
[0133] 此外，晶閘管SR21的柵極與線路L15相連接。線路L15與發(fā)送方全局鉗位部113 的M0S晶體管M37的柵極相連接。
[0134] 3-2. EDS浪涌生成時(shí)的特性
[0135] 接下來，將對圖10的電路在EDS浪涌生成時(shí)的特性進(jìn)行說明。
[0136] 在圖10中，ESD浪涌沿信號路徑S31?S33流動(dòng)。
[0137] ESD浪涌被提供至作為電源電壓Vddl的線路L11。線路L11的電壓增大。此時(shí)， 增大的電壓被傳輸至發(fā)送方全局鉗位部113。發(fā)送方全局鉗位部113的M0S晶體管M37導(dǎo) 通。這里，M0S晶體管M37是保護(hù)器件。
[0138] 如路徑S31所示，當(dāng)M0S晶體管M37起動(dòng)時(shí)，被提供至線路L11的浪涌電壓經(jīng)由導(dǎo) 通的M0S晶體管M37流向作為地電位GND1的線路L12側(cè)。發(fā)送方受保護(hù)電路112因而得 到保護(hù)。
[0139] 此外，在M0S晶體管M37導(dǎo)通的狀態(tài)下，M0S晶體管M37的柵極電壓增大。如路徑 S32所示，M0S晶體管M37的柵極電壓經(jīng)由線路L15被傳輸至晶閘管SR21的柵極。因此，接 收方局部鉗位部117起動(dòng)。浪涌電壓沿路徑S33流動(dòng)。在路徑S33中，浪涌電壓從接收方 受保護(hù)電路114的MOS晶體管M41和M42的柵極流向作為電源電壓Vdd2的線路L13。此 夕卜，接收方全局鉗位部116起動(dòng)。因此，從晶閘管SR21流向線路L13的浪涌電壓流向地電 位GND2側(cè)。
[0140] 如上所述，由ESD浪涌引起的增大的電壓從發(fā)送方受保護(hù)電路112被傳輸至接收 方受保護(hù)電路114。同樣，在此情況下，接收方局部鉗位部117保護(hù)接收方受保護(hù)電路114。 接收方受保護(hù)電路114得到可靠地保護(hù)。即，接收方局部鉗位部117的晶閘管SR21 (S卩，保 護(hù)器件）的柵極與線路L15相連接。線路L15與發(fā)送方全局鉗位部113的保護(hù)器件的柵極 相連接。為此，在EDS浪涌生成時(shí)，晶閘管SR21迅速地起動(dòng)。因此，在EDS浪涌生成時(shí)，晶 閘管SR21在沒有任何延遲的情況下起動(dòng)。受保護(hù)器件得到可靠地保護(hù)。
[0141] 圖11A示出了在正常情況下圖10的電路的各部件的電壓值和電流值的變化的示 例的特性。圖11B示出了在EDS浪涌生成時(shí)圖10的電路的各部件的電壓值和電流值的變 化的示例的特性。在圖11A和11B中，電壓VII表示線路L11的電壓。電壓V12表示接收 方受保護(hù)電路114的M0S晶體管M41和M42的柵極的電壓。此外，電流All表示在電阻R36 流動(dòng)的電流。
[0142] 圖11A示出了電壓等于或小于約2V的正常情況。如圖11A所示，在正常情況下， 當(dāng)線路L11的電壓VII增大時(shí)，作為響應(yīng)，M0S晶體管M41和M42的柵極電壓V12也增大。 在正常情況下，保護(hù)電路不起動(dòng)。因此，在電阻R36中流動(dòng)的電流All為0A。
[0143] 另外，如圖11B所示，線路L11的電壓VII超過3V。此時(shí)，發(fā)送方全局鉗位部113 起動(dòng)，并抑制線路L11的電壓VII的增大。此外，接收方局部鉗位部117也起動(dòng)。M0S晶體 管M41和M42的柵極電壓V12減小。接收方局部鉗位部117保護(hù)M0S晶體管M41和M42。 如圖11B，當(dāng)接收方局部鉗位部117保護(hù)M0S晶體管M41和M42時(shí)，電流All在電阻R36中 流動(dòng)。
[0144] 3-3.變形例 1
[0145] 圖12示出了圖10的電路構(gòu)造的變形例1。
[0146] 在圖12的構(gòu)造中，發(fā)送方全局鉗位部121包括晶閘管SR22。
[0147] S卩，如圖12所示，發(fā)送方全局鉗位部121位于作為電源電壓Vddl的線路L11和作 為地電位GND1的線路L12之間。發(fā)送方全局鉗位部121包括晶閘管SR22。
[0148] 晶閘管SR22的陽極與電阻R41相連接。電阻R41與線路L11相連接。此外，晶閘 管SR22的陰極與作為地電位GND1的線路L12相連接。此外，晶閘管SR22的柵極與線路 L11相連接。
[0149] 此外，在電阻R41和晶閘管SR22之間的連接點(diǎn)與作為地電位GND1的線路L12之 間連接有串聯(lián)電路。該串聯(lián)電路包括一個(gè)電阻R42和三個(gè)二極管D41、D42和D43。
[0150] 此外，二極管D42和二極管D43之間的連接點(diǎn)與線路L15'相連接。線路L15'與 接收方局部鉗位部117的晶閘管SR21的柵極相連接。除了上述構(gòu)造之外，圖12的構(gòu)造類 似于圖10的構(gòu)造。
[0151] 如圖12所示，發(fā)送方全局鉗位部121包括晶閘管（S卩，保護(hù)器件）。同樣，在此情 況下，在EDS浪涌生成時(shí)，發(fā)送方全局鉗位部121的電壓被傳輸至接收方局部鉗位部117的 晶閘管SR21的柵極。因此，與圖10的示例類似，在EDS浪涌生成時(shí)，晶閘管SR21在沒有任 何延遲的情況下起動(dòng)。受保護(hù)器件得到可靠地保護(hù)。
[0152] 應(yīng)當(dāng)注意的是，圖12可包括線路L14"。即，二極管D41和二極管D42之間的連接 點(diǎn)可與線路L14"相連接。線路L14"可與接收方局部鉗位部117的晶閘管SR21的柵極相 連接。
[0153] 4.其他變形例
[0154] 上述實(shí)施例的電路圖是優(yōu)選示例?？梢詷?gòu)造與附圖所示的電路圖不同的電路，只 要這些電路落入本發(fā)明的范圍。
[0155] S卩，可采用其他連接構(gòu)造，這要這些連接結(jié)構(gòu)具有如下構(gòu)造。即，局部鉗位部的保 護(hù)器件的柵極可與具有在該局部鉗位部起動(dòng)時(shí)增大的電壓的點(diǎn)相連接。在EDS浪涌生成 時(shí)，該局部鉗位部的保護(hù)器件可靠地起動(dòng)。
[0156] 此外，與圖10的示例類似，獨(dú)立電路（例如，發(fā)送方/接收方全局鉗位部和發(fā)送方 /接收方局部鉗位部）可彼此連接。或者，用于使全局鉗位部起動(dòng)的電源可不同于用于使驅(qū) 動(dòng)局部鉗位部起動(dòng)的電源。
[0157] 應(yīng)當(dāng)注意的是，本發(fā)明可采用下列構(gòu)造。
[0158] (1) 一種保護(hù)電路，其包括：
[0159] 第一鉗位部，其連接在第一線路和第二線路之間，電源電壓被提供至所述第一線 路，所述第二線路為地電位，所述第一鉗位部包括第一器件，所述第一器件用于在所述第一 器件的電壓值超過預(yù)定電壓值的情況下起動(dòng)，所述第一鉗位部用于當(dāng)所述第一器件起動(dòng)時(shí) 使在所述第一線路中流動(dòng)的浪涌電流流向所述第二線路；
[0160] 第二鉗位部，其包括第二器件，所述第二器件與受保護(hù)器件的柵極相連接，所述第 二鉗位部用于當(dāng)所述第二器件起動(dòng)時(shí)使被提供至所述受保護(hù)器件的柵極的浪涌電流流向 所述第一線路和所述第二線路中的一者；及
[0161] 第三線路，其連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的 柵極，由此所述第二器件的柵極電壓等于所述預(yù)定點(diǎn)的電位。
[0162] (2)如⑴所述的保護(hù)電路，其中，所述第一鉗位部包括：
[0163] 檢測電路，其連接在所述第一線路和所述第二線路之間，所述檢測電路用于檢測 被輸入到所述第一線路中的電壓；及
[0164] 多級反相電路，它們連接在所述第一線路和所述第二線路之間，所述多級反相電 路用于在所述檢測電路檢測到所述預(yù)定電壓值的情況下起動(dòng)，
[0165] 其中，所述第一鉗位部用于通過所述多級反相電路之中的末級反相電路的輸出來 使所述第一器件起動(dòng)，且
[0166] 所述第三線路連接所述多級反相電路之中的任一級反相電路的輸出部和所述第 二鉗位部的所述第二器件的柵極。
[0167] (3)如（2)所述的保護(hù)電路，其中，所述第三線路連接所述多級反相電路之中的所 述末級反相電路的輸出部和所述第二鉗位部的所述第二器件的柵極。
[0168] (4)如⑵或⑶所述的保護(hù)電路，其中，所述第二鉗位部包括一個(gè)鉗位部和另一 個(gè)鉗位部，所述一個(gè)鉗位部連接在所述第一線路和所述受保護(hù)器件的柵極之間，而所述另 一個(gè)鉗位部連接在所述第二線路和所述受保護(hù)器件的柵極之間。
[0169] (5)如⑴所述的保護(hù)電路，其中，所述第一鉗位部包括：
[0170] 晶閘管，其連接在所述第一線路和所述第二線路之間，所述晶閘管通過被提供至 所述第一線路的信號電壓起動(dòng)，所述晶閘管用于使在所述第一線路中流動(dòng)的浪涌電流流向 所述第二線路；以及
[0171] 多級二極管，所述多級二極管和電阻在所述第一線路和所述第二線路之間彼此串 聯(lián)連接，
[0172] 其中，所述第三線路連接所述多級二極管的中間點(diǎn)和所述第二鉗位部的所述第二 器件的柵極，所述多級二極管彼此串聯(lián)連接。
[0173] (6)如⑴?（5)中任一項(xiàng)所述的保護(hù)電路，其中，用于向與所述第一鉗位部相連 接的所述第一線路供電的電源不同于用于向與所述第二鉗位部相連接的所述第一線路供 電的電源。
[0174] (7)如⑴?（3)中任一項(xiàng)所述的保護(hù)電路，其中，
[0175] 所述第二鉗位部是連接在所述受保護(hù)器件的柵極和所述第一線路之間的晶閘管， 且
[0176] 所述第三線路連接所述第一鉗位部的預(yù)定點(diǎn)和所述晶閘管的柵極。
[0177] (8)如（1)?（7)中任一項(xiàng)所述的保護(hù)電路，其中，所述受保護(hù)器件是用于構(gòu)成反 相電路的M0S晶體管。
[0178] (9) -種電子裝置，其包括：
[0179] 受保護(hù)電路，其連接在第一線路和第二線路之間，電源電壓被提供至所述第一線 路，所述第二線路為地電位；
[0180] 第一鉗位部，其連接在所述第一線路和所述第二線路之間，所述第一鉗位部包括 第一器件，所述第一器件用于在所述第一器件的電壓值超過預(yù)定電壓值的情況下起動(dòng)，所 述第一鉗位部用于當(dāng)所述第一器件起動(dòng)時(shí)使在所述第一線路中流動(dòng)的浪涌電流流向所述 第二線路；
[0181] 第二鉗位部，其包括第二器件，所述第二器件與所述受保護(hù)器件的柵極相連接，所 述第二鉗位部用于當(dāng)所述第二器件起動(dòng)時(shí)使被提供至所述受保護(hù)器件的柵極的浪涌電流 流向所述第一線路和所述第二線路中的一者；及
[0182] 第三線路，其連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的 柵極，由此所述第二器件的柵極電壓等于所述預(yù)定點(diǎn)的電位。
[0183] (10) -種驅(qū)動(dòng)保護(hù)電路的方法，所述保護(hù)電路包括第一鉗位部和第二鉗位部，所 述第一鉗位部包括第一器件，所述第一鉗位用于當(dāng)所述第一器件起動(dòng)時(shí)保護(hù)預(yù)定區(qū)域的整 個(gè)受保護(hù)電路，所述第二鉗位部包括第二器件，所述第二鉗位用于當(dāng)所述第二器件起動(dòng)時(shí) 保護(hù)所述受保護(hù)電路的預(yù)定器件，所述方法包括：
[0184] 連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的柵極；以及
[0185] 使所述第二器件的柵極電壓成為所述預(yù)定點(diǎn)的電位。
[0186] 本申請包含與2013年4月1日向日本專利局提交的日本優(yōu)先權(quán)專利申請 JP2013-075998所公開的內(nèi)容相關(guān)的主題，在此將該日本優(yōu)先權(quán)申請的全部內(nèi)容以引用的 方式并入本文。
[0187] 本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，依據(jù)設(shè)計(jì)要求和其他因素，可以在本發(fā)明所附的權(quán)利 要求或其等同物的范圍內(nèi)，進(jìn)行不同的修改、組合、次組合及變形。
【權(quán)利要求】
1. 一種保護(hù)電路，其包括： 第一鉗位部，其連接在第一線路和第二線路之間，電源電壓被提供至所述第一線路，所 述第二線路為地電位，所述第一鉗位部包括第一器件，所述第一器件用于在所述第一器件 的電壓值超過預(yù)定電壓值的情況下起動(dòng)，所述第一鉗位部用于當(dāng)所述第一器件起動(dòng)時(shí)使在 所述第一線路中流動(dòng)的浪涌電流流向所述第二線路； 第二鉗位部，其包括第二器件，所述第二器件與受保護(hù)器件的柵極相連接，所述第二鉗 位部用于當(dāng)所述第二器件起動(dòng)時(shí)使被提供至所述受保護(hù)器件的柵極的浪涌電流流向所述 第一線路和所述第二線路中的一者；及 第三線路，其連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的柵 極，由此所述第二器件的柵極電壓等于所述預(yù)定點(diǎn)的電位。
2. 如權(quán)利要求1所述的保護(hù)電路，其中，所述第一鉗位部包括： 檢測電路，其連接在所述第一線路和所述第二線路之間，所述檢測電路用于檢測被輸 入到所述第一線路中的電壓；及 多級反相電路，它們連接在所述第一線路和所述第二線路之間，所述多級反相電路用 于在所述檢測電路檢測到所述預(yù)定電壓值的情況下起動(dòng)， 其中，所述第一鉗位部用于通過所述多級反相電路之中的末級反相電路的輸出來使所 述第一器件起動(dòng)，且 所述第三線路連接所述多級反相電路之中的任一級反相電路的輸出部和所述第二鉗 位部的所述第二器件的柵極。
3. 如權(quán)利要求2所述的保護(hù)電路，其中，所述第三線路連接所述多級反相電路之中的 所述末級反相電路的輸出部和所述第二鉗位部的所述第二器件的柵極。
4. 如權(quán)利要求2所述的保護(hù)電路，其中，所述第二鉗位部包括一個(gè)鉗位部和另一個(gè)鉗 位部，所述一個(gè)鉗位部連接在所述第一線路和所述受保護(hù)器件的柵極之間，而所述另一個(gè) 鉗位部連接在所述第二線路和所述受保護(hù)器件的柵極之間。
5. 如權(quán)利要求1所述的保護(hù)電路，其中，所述第一鉗位部包括： 晶閘管，其連接在所述第一線路和所述第二線路之間，所述晶閘管通過被提供至所述 第一線路的信號電壓起動(dòng)，所述晶閘管用于使在所述第一線路中流動(dòng)的浪涌電流流向所述 第二線路；以及 多級二極管，所述多級二極管和電阻在所述第一線路和所述第二線路之間彼此串聯(lián)連 接， 其中，所述第三線路連接所述多級二極管的中間點(diǎn)和所述第二鉗位部的所述第二器件 的柵極，所述多級二極管彼此串聯(lián)連接。
6. 如權(quán)利要求1所述的保護(hù)電路，其中，用于向與所述第一鉗位部相連接的所述第一 線路供電的電源不同于用于向與所述第二鉗位部相連接的所述第一線路供電的電源。
7. 如權(quán)利要求1-6中任一項(xiàng)所述的保護(hù)電路，其中， 所述第二鉗位部是連接在所述受保護(hù)器件的柵極和所述第一線路之間的晶閘管，且 所述第三線路連接所述第一鉗位部的預(yù)定點(diǎn)和所述晶閘管的柵極。
8. 如權(quán)利要求1-6中任一項(xiàng)所述的保護(hù)電路，其中，所述受保護(hù)器件是用于構(gòu)成反相 電路的MOS晶體管。
9. 一種電子裝置，其包括： 如權(quán)利要求1-8中任一項(xiàng)所述的保護(hù)電路；以及 受保護(hù)電路，其連接在所述第一線路和所述第二線路之間，并受到所述保護(hù)電路的保 護(hù)。
10. -種用于驅(qū)動(dòng)保護(hù)電路的方法，所述保護(hù)電路包括第一鉗位部和第二鉗位部，所述 第一鉗位部包括第一器件，所述第一鉗位部用于當(dāng)所述第一器件起動(dòng)時(shí)保護(hù)預(yù)定區(qū)域的整 個(gè)受保護(hù)電路，所述第二鉗位部包括第二器件，所述第二鉗位部用于當(dāng)所述第二器件起動(dòng) 時(shí)保護(hù)所述受保護(hù)電路的預(yù)定器件，所述方法包括： 連接所述第一鉗位部的預(yù)定點(diǎn)和所述第二鉗位部的所述第二器件的柵極；以及 使所述第二器件的柵極電壓成為所述預(yù)定點(diǎn)的電位。
【文檔編號】H02H9/02GK104104071SQ201410114326
【公開日】2014年10月15日 申請日期:2014年3月25日 優(yōu)先權(quán)日:2013年4月1日
【發(fā)明者】巽孝明 申請人:索尼公司