交流對(duì)直流電源轉(zhuǎn)換器的控制電路的制作方法
【專利摘要】本發(fā)明提出一種交流對(duì)直流電源轉(zhuǎn)換器的控制電路，該控制電路包含結(jié)型場(chǎng)效晶體管、第一電阻、第二電阻及第三電阻。結(jié)型場(chǎng)效晶體管包含基板、漏極、源極、柵極、第一氧化層及第二氧化層，第一氧化層接合于漏極及柵極之間所定義的區(qū)域，而第二氧化層不接合于漏極及柵極之間所定義的區(qū)域。第一電阻設(shè)置于第一氧化層，而第二電阻及第三電阻設(shè)置于第二氧化層。當(dāng)結(jié)型場(chǎng)效晶體管及第一電阻接收輸入電源信號(hào)時(shí)，第一電阻、第二電阻及第三電阻能夠?qū)⑤斎腚娫葱盘?hào)進(jìn)行分壓，以提供分壓信號(hào)，并且能避免第一氧化層及第二氧化層被擊穿。上述的實(shí)施例能夠簡(jiǎn)化控制電路的電路布局方式，使得控制電路能夠更強(qiáng)韌而不易毀損。
【專利說(shuō)明】交流對(duì)直流電源轉(zhuǎn)換器的控制電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)交流對(duì)直流電源轉(zhuǎn)換器，尤指一種可耐高電壓的交流對(duì)直流電源轉(zhuǎn)換器的控制電路。

【背景技術(shù)】
[0002]隨著能源的日益匱乏，許多產(chǎn)業(yè)標(biāo)準(zhǔn)皆要求電子產(chǎn)品能夠更有效率地使用能源，以達(dá)到節(jié)約能源的目的。許多電子產(chǎn)品中會(huì)使用交流對(duì)直流電源轉(zhuǎn)換器來(lái)將輸入電源信號(hào)轉(zhuǎn)換為適當(dāng)?shù)妮敵鲭妷盒盘?hào)或輸出電流信號(hào)，以使交流對(duì)直流電源轉(zhuǎn)換器的負(fù)載能夠正常地運(yùn)作。改善交流對(duì)直流電源轉(zhuǎn)換器的能源使用效率以節(jié)約能源，已成為產(chǎn)業(yè)界的重要課題。
[0003]許多交流對(duì)直流電源轉(zhuǎn)換器的控制電路會(huì)藉由偵測(cè)輸入電源信號(hào)，而將交流對(duì)直流電源轉(zhuǎn)換器設(shè)置于適當(dāng)?shù)倪\(yùn)作狀態(tài)。例如，當(dāng)控制電路偵測(cè)不到輸入電源信號(hào)時(shí)，會(huì)將防電磁干擾電容(EMI suppress1n capacitor)進(jìn)行放電以符合安規(guī)標(biāo)準(zhǔn),而能避免發(fā)生使用者觸電等危險(xiǎn)情形。
[0004]控制電路必須直接偵測(cè)輸入電源信號(hào)，以便能夠準(zhǔn)確地將電源轉(zhuǎn)換器設(shè)置于合適的運(yùn)作狀態(tài)。然而，輸入電源信號(hào)通常是90伏特至270伏特的交流信號(hào)，甚至是更高電位的交流信號(hào)。因此，當(dāng)控制電路偵測(cè)輸入電源信號(hào)時(shí)，需要能夠承受約400伏特或更高電位的直流信號(hào)(例如，業(yè)界常要求控制電路能耐受700伏特的電壓)。然而，電源轉(zhuǎn)換器的控制電路通常采用集成電路(integrated circuit)元件的方式實(shí)施,而難以承受如此高電位的信號(hào)。
[0005]在美國(guó)第7，306，999,7, 638，405,7, 803，643,7, 955，943 及 8，283，705 號(hào)專利中，披露了數(shù)種交流對(duì)直流電源轉(zhuǎn)換器的控制電路，這些控制電路采用電阻等電路元件所組成的高壓偵測(cè)電路來(lái)偵測(cè)輸入電源信號(hào)。然而，當(dāng)這些控制電路采用集成電路的方式實(shí)施時(shí)，必須非常注意電阻等電路元件的布局(layout)方式，否則控制電路很容易因?yàn)殡娐凡季稚系恼`差或是制程上的差異，造成電路元件因?yàn)槌惺苓^高的電壓而毀損。因此，控制電路的硬件設(shè)計(jì)的復(fù)雜度大幅增加，造成產(chǎn)品的良率難以提升。


【發(fā)明內(nèi)容】

[0006]有鑒于此，如何降低上述相關(guān)領(lǐng)域中控制電路的硬件設(shè)計(jì)及制造問題，實(shí)為業(yè)界有待解決的問題。
[0007]本說(shuō)明書提供一種交流對(duì)直流電源轉(zhuǎn)換器的控制電路的實(shí)施例，用以依據(jù)一輸入電源信號(hào)而設(shè)置一交流對(duì)直流電源轉(zhuǎn)換器對(duì)一負(fù)載進(jìn)行供電，該控制電路包含:一結(jié)型場(chǎng)效晶體管，包含:一第一摻雜類型的一基板；一第二摻雜類型的一井區(qū)域，設(shè)置于該基板的一表面；該第二摻雜類型的一漏極，設(shè)置于該井區(qū)域，用于接收該輸入電源信號(hào)；該第二摻雜類型的一源極，設(shè)置于該井區(qū)域，用于耦接一第一電位；該第一摻雜類型的一柵極，設(shè)置于該井區(qū)域，并且位于該漏極及該源極之間；該漏極及該柵極之間所定義的一第一區(qū)域，位于該井區(qū)域；一第一氧化層，設(shè)置于該井區(qū)域的一表面，并且接合于該第一區(qū)域；以及一第二氧化層，設(shè)置于該井區(qū)域的該表面，并且不接合于該第一區(qū)域；一第一電阻，設(shè)置于該第一氧化層，并且包含一第一端及一第二端，該第一電阻的該第一端用于接收該輸入電源信號(hào)；一第二電阻，設(shè)置于該第二氧化層，并且包含一第一端及一第二端，該第二電阻的該第一端稱接于該第一電阻的第二端；以及一第三電阻，設(shè)置于該第二氧化層，并且包含一第一端及一第二端，該第三電阻的該第一端耦接于該第二電阻的第二端，該第三電阻的該第二端用于耦接一第三電位；其中該柵極耦接于該第一氧化層，并且用于耦接一第二電位；并且該第二電阻的該第二端及該第三電阻的該第一端用以提供一分壓信號(hào)。
[0008]上述實(shí)施例的優(yōu)點(diǎn)之一是能夠簡(jiǎn)化控制電路的電路布局方式，使得控制電路能夠更強(qiáng)韌，而不易因?yàn)殡娐凡季只虬雽?dǎo)體制程的誤差而造成毀損。因此，控制電路的集成電路芯片的硬件復(fù)雜度能夠降低，而使產(chǎn)品的良率能夠提升。本發(fā)明的其他優(yōu)點(diǎn)將藉由以下的說(shuō)明和附圖進(jìn)行更詳細(xì)的解說(shuō)。

【專利附圖】

【附圖說(shuō)明】
[0009]此處所說(shuō)明的附圖用來(lái)提供對(duì)本申請(qǐng)的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本申請(qǐng)的示意性實(shí)施例及其說(shuō)明用于解釋本申請(qǐng)，并不構(gòu)成對(duì)本申請(qǐng)的不當(dāng)限定。
[0010]圖1為本發(fā)明一實(shí)施例的電源轉(zhuǎn)換器簡(jiǎn)化后的功能方塊圖。
[0011]圖2為圖1的控制電路的一實(shí)施例簡(jiǎn)化后的部分電路圖。
[0012]圖3為圖2的結(jié)型場(chǎng)效晶體管和電阻的一實(shí)施例簡(jiǎn)化后的電路布局圖。
[0013]圖4為圖3的結(jié)型場(chǎng)效晶體管和電阻沿A-A’線段的簡(jiǎn)化后的剖面圖。

【具體實(shí)施方式】
[0014]以下將配合相關(guān)附圖來(lái)說(shuō)明本發(fā)明之實(shí)施例。在這些附圖中，相同的標(biāo)號(hào)表示相同或類似的元件或方法流程。
[0015]圖1為本發(fā)明一實(shí)施例的交流對(duì)直流電源轉(zhuǎn)換器100簡(jiǎn)化后的功能方塊圖，電源轉(zhuǎn)換電路100包含有變壓器110、電流開關(guān)120、電阻130及控制電路140，以依據(jù)交流電源191的輸入電源信號(hào)Vac而供電至負(fù)載192。為使圖面簡(jiǎn)明而易于說(shuō)明，電源轉(zhuǎn)換電路100的其他元件及相關(guān)的連接關(guān)系并未繪示于圖1中。
[0016]在圖1的實(shí)施例中，變壓器110耦接于交流電源191及負(fù)載192之間，電流開關(guān)120的一端耦接于變壓器110，電流開關(guān)120的另一端耦接于電阻130的一端，電阻130的另一端耦接于接地端GND?？刂齐娐?40采用集成電路芯片的方式實(shí)施，藉由引腳(pin)HV耦接于交流電源191，藉由引腳GATE耦接至電流開關(guān)120的控制端，并且藉由引腳CS耦接至電阻130。
[0017]控制電路140能藉由引腳GATE傳送控制信號(hào)Vg至電流開關(guān)120的控制端，以設(shè)置電流開關(guān)120的導(dǎo)通狀態(tài)?？刂齐娐?40能藉由引腳CS接收電流感測(cè)信號(hào)Vcs，以調(diào)整控制信號(hào)Vg，進(jìn)而調(diào)整電流開關(guān)120的導(dǎo)通狀態(tài)。
[0018]此外，控制電路140還能藉由引腳HV接收輸入電源信號(hào)Vac，以調(diào)整電流開關(guān)120的導(dǎo)通狀態(tài)或者進(jìn)行其他合適的運(yùn)作。例如，在一實(shí)施例中，當(dāng)控制電路140偵測(cè)到輸入電源信號(hào)Vac小于預(yù)設(shè)信號(hào)值時(shí)，控制電路140會(huì)將防電磁干擾電容(未繪示于圖1中)進(jìn)行放電以符合安規(guī)標(biāo)準(zhǔn)，以避免發(fā)生使用者發(fā)生觸電等危險(xiǎn)情形。
[0019]圖2為圖1的控制電路140的一實(shí)施例簡(jiǎn)化后的部分電路圖。在圖2的實(shí)施例中，控制電路 140 包含結(jié)型場(chǎng)效晶體管(junct1n field effect transistor, JFET) 220、第一電阻240、第二電阻260、第三電阻280及電壓偵測(cè)電路290。為使圖面簡(jiǎn)明而易于說(shuō)明，控制電路140的其他元件及相關(guān)的連接關(guān)系并未繪示于圖2中。
[0020]在圖2的實(shí)施例中，結(jié)型場(chǎng)效晶體管220采用N型信道結(jié)型場(chǎng)效晶體管的方式實(shí)施，結(jié)型場(chǎng)效晶體管220的漏極222耦接于引腳HV，結(jié)型場(chǎng)效晶體管220的源極224耦接于第一電位VI,結(jié)型場(chǎng)效晶體管220的柵極226稱接于第二電位V2。電阻240的第一端I禹接于結(jié)型場(chǎng)效晶體管220的漏極222及引腳HV，電阻260的第一端耦接于電阻240的第二端，電阻280的第一端耦接于電阻260的第二端，電阻280的第二端耦接于第三電位V3。電壓偵測(cè)電路290耦接于電阻240的第二端及電阻260的第一端。
[0021]結(jié)型場(chǎng)效晶體管220用于耦接交流電源191，以接收輸入電源信號(hào)Vac。例如，結(jié)型場(chǎng)效晶體管220可以搭配其他電路(未繪示于圖2中)而用于設(shè)置控制電路的啟動(dòng)(startup)運(yùn)作,或者將防電磁干擾電容進(jìn)行放電等運(yùn)作。
[0022]電阻240、260及280用于將輸入電源信號(hào)Vac進(jìn)行分壓，以產(chǎn)生分壓信號(hào)Vx。電壓偵測(cè)電路290會(huì)依據(jù)分壓信號(hào)Vx的信號(hào)值而設(shè)置控制電路140的運(yùn)作，例如，在一實(shí)施例中，電壓偵測(cè)電路290可以依據(jù)分壓信號(hào)Vx的信號(hào)值而調(diào)整控制信號(hào)Vg的信號(hào)值、頻率及/或占空比(duty cycle)等。在另一實(shí)施例中，電壓偵測(cè)電路290可以依據(jù)分壓信號(hào)Vx的信號(hào)值，而設(shè)置結(jié)型場(chǎng)效晶體管220及/或其他電路將防電磁干擾電容進(jìn)行放電運(yùn)作。電壓偵測(cè)電路290可以采用比較電路、信號(hào)處理器及微控制器等合適的電路架構(gòu)實(shí)施。
[0023]由于引腳HV所接收的輸入電壓信號(hào)Vac的電壓值可能達(dá)到數(shù)百伏特，為了避免控制電路140因?yàn)檩斎腚妷盒盘?hào)Vac的電壓值過高而毀損，結(jié)型場(chǎng)效晶體管220、電阻240、260及280及相關(guān)元件的電路布局需要經(jīng)過適當(dāng)?shù)脑O(shè)計(jì)。
[0024]圖3為圖2中結(jié)型場(chǎng)效晶體管220和電阻240、260及280的一實(shí)施例簡(jiǎn)化后的電路布局圖，圖4為圖3中結(jié)型場(chǎng)效晶體管220和電阻240、260及280沿A-A’線段的簡(jiǎn)化后的剖面圖，以下將以圖2至圖4進(jìn)一步說(shuō)明控制電路140的電路布局方式。為使圖面簡(jiǎn)明而易于說(shuō)明，結(jié)型場(chǎng)效晶體管220和電阻240、260及280的部分元件及相關(guān)的連接關(guān)系并未繪示于圖3和圖4中。例如，基板410、井區(qū)域(well) 420、氧化層431?433及導(dǎo)體441?447并未繪示于圖3，而結(jié)型場(chǎng)效晶體管220的基極(body)也未繪示于圖3和圖4中。
[0025]在圖2至圖4的實(shí)施例中，結(jié)型場(chǎng)效晶體管220采用N型結(jié)型場(chǎng)效晶體管的方式實(shí)施。因此，基板410采用摻雜類型為P型(也可稱為第一摻雜類型)的基板，井區(qū)域420被設(shè)置于基板410的一表面，并且井區(qū)域420的摻雜類型被設(shè)置為N型(也可稱為第二摻雜類型)。漏極222、源極224及柵極226皆設(shè)置于井區(qū)域420，漏極222及源極224的摻雜類型被設(shè)置為N型，柵極226的摻雜類型被設(shè)置為P型。
[0026]第一氧化層431被設(shè)置于井區(qū)域420的一表面，并且設(shè)置于漏極222及柵極226之間所定義的區(qū)域。例如，氧化層431被設(shè)置于圖3中漏極222及柵極226之間所定義的環(huán)狀區(qū)域，亦即接合于圖4中漏極222及柵極226之間所定義的第一區(qū)域451上方的井區(qū)域420的表面。第二氧化層432被設(shè)置于井區(qū)域420的一表面，并且不設(shè)置于漏極222及柵極226之間所定義的區(qū)域。例如，氧化層432被設(shè)置于圖3中源極224外側(cè)的區(qū)域，亦即接合于圖4中源極226外側(cè)的第二區(qū)域452上方的井區(qū)域420的表面。第三氧化層433被設(shè)置于井區(qū)域420的一表面，并且設(shè)置于柵極226及源極224之間所定義的區(qū)域。
[0027]電阻240設(shè)置于氧化層431的一表面，例如，電阻240以多個(gè)相連接的弧形的方式設(shè)置于圖3中漏極222及柵極226之間所定義的環(huán)狀區(qū)域。在本實(shí)施例中，電阻240的第一端通過導(dǎo)體442、310及441而耦接于漏極222。
[0028]電阻260及280設(shè)置于氧化層432的一表面，例如，電阻260及280以多個(gè)相連接的弧形的方式設(shè)置于圖3中源極224外側(cè)的區(qū)域。在本實(shí)施例中，電阻260的第一端通過導(dǎo)體446、320及443而耦接于電阻240，電阻260和280藉由導(dǎo)體330區(qū)分以提供分壓信號(hào)Vx，而電阻280可以藉由導(dǎo)體447而耦接于第三電位V3。
[0029]導(dǎo)體444用于耦接?xùn)艠O226及氧化層431，導(dǎo)體445用于耦接源極224。此外，為使圖面簡(jiǎn)明而易于說(shuō)明，導(dǎo)體441、444和445與于漏極222、柵極226、氧化層431及源極224等耦接處的元件未被繪示于圖4中。例如，導(dǎo)體444與氧化層431耦接處的多晶硅元件等即未繪示于圖4中。
[0030]由于結(jié)型場(chǎng)效晶體管220的漏極222所接收的輸入電源信號(hào)Vac的電壓值可能達(dá)到數(shù)百伏特，而結(jié)型場(chǎng)效晶體管220的柵極226所耦接的第二電位V2通常會(huì)設(shè)置為接地端的電位或其他遠(yuǎn)小于輸入電源信號(hào)Vac的電位。因此，結(jié)型場(chǎng)效晶體管220的漏極222及柵極226之間(例如，圖3中漏極222及柵極226之間所定義的環(huán)狀區(qū)域，及圖4中的區(qū)域451)需要能夠耐受數(shù)百伏特的電壓而正常的運(yùn)作。此外，電阻240的第一端用于耦接輸入電源信號(hào)Vac，電阻280的第二端所耦接的第三電位V3通常會(huì)設(shè)置為接地端的電位或其他遠(yuǎn)小于輸入電源信號(hào)Vac的電位。電阻240、260及280會(huì)依據(jù)輸入電源信號(hào)Vac及第三電位V3進(jìn)行分壓，以產(chǎn)生分壓信號(hào)Vx。
[0031]為了避免電阻240與漏極222及柵極226之間所定義的區(qū)域間451的電壓差值大于氧化層431的擊穿電壓(punch-through voltage或breakdown voltage),使氧化層431被擊穿而造成結(jié)型場(chǎng)效晶體管220的毀損，傳統(tǒng)的電路布局方式必須注意電阻的整個(gè)布局圖形的每一部分與氧化層下方區(qū)域的電壓差值，不但需要耗費(fèi)冗長(zhǎng)的時(shí)間進(jìn)行設(shè)計(jì)及驗(yàn)證，也容易因?yàn)榘雽?dǎo)體制程有所偏差而造成氧化層因?yàn)槌惺苓^高的電壓而毀損。然而，本說(shuō)明書所提出的技術(shù)方案則可以解決上述電路布局時(shí)所產(chǎn)生的問題。
[0032]在一實(shí)施例中，結(jié)型場(chǎng)效晶體管220的漏極222所耦接的輸入電源信號(hào)Vac的電壓值為700伏特，而柵極226所耦接的第二電位V2及電阻280的第二端所耦接的第三電位V3的電位皆為O伏特。因此，圖4中第一區(qū)域451的電壓值會(huì)由漏極222處的700伏特逐漸降低至柵極226處的O伏特。由于電阻240、260及280會(huì)依據(jù)輸入電源信號(hào)Vac及第三電位V3進(jìn)行分壓，因此可以適當(dāng)?shù)卦O(shè)置電阻240、260及280的電阻值R240、R260及R280，使耦接于電阻240的導(dǎo)體443的電壓能夠小于預(yù)設(shè)電壓值(例如，將預(yù)設(shè)電壓值設(shè)置為氧化層431的擊穿電壓)。對(duì)于氧化層431而言，導(dǎo)線443處的電阻240與第一區(qū)域451的電壓差值為最大，因此僅須將導(dǎo)線443處的電壓值設(shè)置為小于預(yù)設(shè)電壓值，就可確保氧化層431不會(huì)被擊穿。例如，當(dāng)氧化層431的擊穿電壓為300伏特，可將電阻240的電阻值R240設(shè)置為電阻260及280的電阻值和R260+R280的3倍(即R240=3xR260+3xR280)，因此導(dǎo)線443處的電壓值等于175伏特(700伏特x3/4)。因此，導(dǎo)線443處的電阻與第一區(qū)域451的電壓差值會(huì)小于等于175伏特，亦即小于氧化層431的擊穿電壓300伏特，因而能夠確保氧化層431不會(huì)被擊穿。此外，對(duì)于氧化層432而言，導(dǎo)線446處的電阻260與第二區(qū)域的電壓差值為最大，而導(dǎo)線446處的電壓實(shí)質(zhì)上等于導(dǎo)線443處的電壓，因此上述的實(shí)施例同樣可以確保氧化層432不會(huì)被擊穿。
[0033]在上述的實(shí)施例中，為了確保導(dǎo)體443的電壓能夠小于預(yù)設(shè)電壓值(亦即，小于為氧化層431的擊穿電壓)，可以將電阻240的電阻值R240設(shè)置大于為電阻260及280的電阻值和(R260+R280)。在一實(shí)施例中，可以將電阻240的電阻值R240設(shè)置大于為電阻260及280的電阻值和(R260+R280)的2倍以上。在另一實(shí)施例中，可以將電阻240的電阻值R240設(shè)置大于為電阻260及280的電阻值和(R260+R280)的3倍以上。
[0034]在上述的實(shí)施例中，可以藉由適當(dāng)?shù)卦O(shè)置電阻240、260及280的電阻值R240、R260及R280，當(dāng)電阻240耦接于輸入電源信號(hào)Vac時(shí)，能使位于氧化層431上的電阻240的最小電壓值(例如，導(dǎo)線443處的電壓值)遠(yuǎn)大于第二電位V2的電壓值(例如，差距兩個(gè)數(shù)量級(jí)以上的電壓差值)并且小于氧化層431的擊穿電壓，并且使位于氧化層432上的電阻260及280的最大電壓值(例如，導(dǎo)線446處的電壓值)小于氧化層432的擊穿電壓。因此，上述的實(shí)施例能夠確保氧化層431和432不會(huì)被擊穿，并且能夠避免因?yàn)殡娮?40、260及280的電路布局所造成的限制，并且能夠承受較大的制程差異。
[0035]在圖1的實(shí)施例中，電源轉(zhuǎn)換器100采用反激式(flyback)電源轉(zhuǎn)換器進(jìn)行說(shuō)明。然而，圖2至圖4所示的控制電路140的電路架構(gòu)仍然可以適用于升壓式(boost)、降壓式(buck)及升降壓式(buck-boost)等架構(gòu)的電源轉(zhuǎn)換器。
[0036]在圖3的實(shí)施例中，結(jié)型場(chǎng)效晶體管220的漏極222、源極224及柵極226分別采用采用圓形和環(huán)形的布局圖形，電阻240、260及280采用多個(gè)相連接的弧形的布局圖形，而導(dǎo)體310、320及330則采用矩形的布局圖形。在其他實(shí)施例中，各個(gè)元件皆能分別采用合適的幾何圖形進(jìn)行布局。由于上述實(shí)施例所揭示的技術(shù)方案能夠避免電路布局的限制，因此上述的元件能夠依據(jù)不同的設(shè)計(jì)考慮而采用合適的幾何圖形，因而更能降低電路布局的復(fù)雜度。
[0037]在圖3的實(shí)施例中，導(dǎo)體310、320和330被設(shè)置于A-A’線段上，以易于搭配圖4進(jìn)行說(shuō)明。在其他實(shí)施例中，導(dǎo)體310、320和330可以分別設(shè)置于適當(dāng)?shù)奈恢?，而不需要排列于同一線段，
[0038]在圖4的實(shí)施例中，導(dǎo)體310?330及441?447采用兩層的金屬層進(jìn)行布局，并且各個(gè)導(dǎo)體分別再以導(dǎo)體適當(dāng)?shù)伛罱又疗渌麑?dǎo)體或元件，以易于說(shuō)明。在其他實(shí)施例中，也可以采用其他合適數(shù)量的導(dǎo)體，并且采用合適數(shù)量的金屬層進(jìn)行布局及耦接。
[0039]在上述的實(shí)施例中，電阻240僅設(shè)置于氧化層431的表面，而電阻260及280僅設(shè)置于氧化層432的表面。在其他實(shí)施例中，電阻240僅設(shè)置于氧化層431的表面，而電阻260及280可以分別設(shè)置于氧化層432和433的表面。
[0040]在上述的實(shí)施例中，漏極222及源極224的摻雜濃度可以設(shè)置為大于井區(qū)域420的摻雜濃度。
[0041]在圖2的實(shí)施例中，結(jié)型場(chǎng)效晶體管220的源極224和柵極226以及電阻280分別耦接至電位V1、V2和V3。實(shí)作上，電位V1、V2和V3可以是預(yù)設(shè)的固定電位值，也可以是其他電路區(qū)塊所提供并且數(shù)值可變動(dòng)的電位值。電位V1、V2和V3也可以依據(jù)設(shè)計(jì)考慮，而分別設(shè)置為相同或不同的信號(hào)值。
[0042]在上述的實(shí)施例中，源極224可以采用各種合適的布局圖形實(shí)施。例如，源極224可以采用一個(gè)封閉的幾何圖形(如圓形、矩形、三角形及多邊形等)的方式實(shí)施，使第一區(qū)域451位于幾何圖形的內(nèi)側(cè)，并使第二區(qū)域452位于幾何圖形的外側(cè)，以分別將并且電阻240設(shè)置于第一區(qū)域451上的氧化層431，以及將電阻260及280的至少其中之一設(shè)置于第二區(qū)域452上的氧化層432。
[0043]在上述的實(shí)施例中，電阻260及280可以采用各種合適的布局圖形實(shí)施。例如，電阻260及280可以采用一個(gè)連續(xù)的幾何圖形(例如，多個(gè)相連接的線段及弧形等)的方式實(shí)施，并且由耦接于幾何圖形的導(dǎo)體330提供該分壓信號(hào)Vx。
[0044]由前述說(shuō)明可知，上述的實(shí)施例僅需適當(dāng)?shù)卦O(shè)置電阻240、260及280間的電阻值，即可確保結(jié)型場(chǎng)效晶體管220的氧化層431?433不會(huì)被擊穿。其他技術(shù)方案需要考慮布局圖形的每一部分與氧化層下方區(qū)域的電壓差值，而對(duì)控制電路的集成電路布局所造成的限制，可以由上述的實(shí)施例所克服。上述的實(shí)施例不但可以承受半導(dǎo)體制程上的差異，還可以降低電路布局的復(fù)雜度。因此，控制電路的集成電路芯片的硬件復(fù)雜度能夠降低，而使產(chǎn)品的良率能夠提升。
[0045]在說(shuō)明書及申請(qǐng)專利范圍中使用了某些詞匯來(lái)指稱特定的元件。然而，所屬【技術(shù)領(lǐng)域】的技術(shù)人員應(yīng)可理解，同樣的元件可能會(huì)用不同的名詞來(lái)稱呼。說(shuō)明書及申請(qǐng)專利范圍并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異來(lái)作為區(qū)分的基準(zhǔn)。在說(shuō)明書及申請(qǐng)專利范圍所提及的「包含」為開放式的用語(yǔ)，故應(yīng)解釋成「包含但不限定于」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接于第二元件，則代表第一元件可通過電性連接或無(wú)線傳輸、光學(xué)傳輸?shù)刃盘?hào)連接方式而直接地連接于第二元件，或者通過其他元件或連接手段間接地電性或信號(hào)連接至該第二元件。
[0046]在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個(gè)項(xiàng)目的任意組合。另外，除非說(shuō)明書中特別指明，否則任何單數(shù)格的用語(yǔ)都同時(shí)包含復(fù)數(shù)格的涵義。
[0047]說(shuō)明書及申請(qǐng)專利范圍中的「電壓信號(hào)」，在實(shí)作上可采用電壓形式或電流形式來(lái)實(shí)現(xiàn)。說(shuō)明書及申請(qǐng)專利范圍中的「電流信號(hào)」，在實(shí)作上也可用電壓形式或電流形式來(lái)實(shí)現(xiàn)。
[0048]在說(shuō)明書及申請(qǐng)專利范圍當(dāng)中所提及的「元件」(element) —詞，包含了構(gòu)件(component)、層構(gòu)造(layer)、或區(qū)域(reg1n)的概念。
[0049]附圖的某些元件的尺寸及相對(duì)大小會(huì)被加以放大，或者某些元件的形狀會(huì)被簡(jiǎn)化，以便能更清楚地表達(dá)實(shí)施例的內(nèi)容。因此，除非 申請(qǐng)人:有特別指明，附圖中各元件的形狀、尺寸、相對(duì)大小及相對(duì)位置等僅是便于說(shuō)明，而不應(yīng)被用來(lái)限縮本發(fā)明的專利范圍。此夕卜，本發(fā)明可用許多不同的形式來(lái)體現(xiàn)，在解釋本發(fā)明時(shí)，不應(yīng)僅局限于本說(shuō)明書所提出的實(shí)施例態(tài)樣。
[0050]為了說(shuō)明上的方便，說(shuō)明書中可能會(huì)使用一些與空間中的相對(duì)位置有關(guān)的敘述，對(duì)附圖中某元件的功能或是該元件與其他元件間的相對(duì)空間關(guān)系進(jìn)行描述。例如，「于…上」、「在…上方」、「于…下」、「在…下方」、「高于…」、「低于…」、「向上」、「向下」等等。所屬【技術(shù)領(lǐng)域】的技術(shù)人員應(yīng)可理解，這些與空間中的相對(duì)位置有關(guān)的敘述，不僅包含所描述的元件在附圖中的指向關(guān)系(orientat1n)，也包含所描述的元件在使用、運(yùn)作、或組裝時(shí)的各種不同指向關(guān)系。例如，若將附圖上下顛倒過來(lái)，則原先用「于…上」來(lái)描述的元件，就會(huì)變成「于…下」。因此，在說(shuō)明書中所使用的「于…上」的描述方式，解釋上包含了「于…下」以及「于…上」兩種不同的指向關(guān)系。同理，在此所使用的「向上」一詞，解釋上包含了「向上」以及「向下」兩種不同的指向關(guān)系。
[0051]在說(shuō)明書及申請(qǐng)專利范圍中，若描述第一元件位于第二元件上、在第二元件上方、連接、接合、耦接于第二元件或與第二元件相接，則表示第一元件可直接位在第二元件上、直接連接、直接接合、直接耦接于第二元件，亦可表示第一元件與第二元件間存在其他元件。相對(duì)之下，若描述第一元件直接位在第二元件上、直接連接、直接接合、直接耦接、或直接相接于第二元件，則代表第一元件與第二元件間不存在其他元件。
[0052]以上所述僅為本申請(qǐng)的實(shí)施例而已，并不用于限制本申請(qǐng)，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本申請(qǐng)可以有各種更改和變化。凡在本申請(qǐng)的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包括在本申請(qǐng)的權(quán)利要求范圍之內(nèi)。
【權(quán)利要求】
1.一種交流對(duì)直流電源轉(zhuǎn)換器的控制電路，用以依據(jù)一輸入電源信號(hào)而設(shè)置一交流對(duì)直流電源轉(zhuǎn)換器對(duì)一負(fù)載進(jìn)行供電，其特征在于該控制電路包含: 一結(jié)型場(chǎng)效晶體管，包含: 一第一摻雜類型的一基板； 一第二摻雜類型的一井區(qū)域，設(shè)置于該基板的一表面； 該第二摻雜類型的一漏極，設(shè)置于該井區(qū)域，用于接收該輸入電源信號(hào)； 該第二摻雜類型的一源極，設(shè)置于該井區(qū)域，用于耦接一第一電位； 該第一摻雜類型的一柵極，設(shè)置于該井區(qū)域，并且位于該漏極及該源極之間； 該漏極及該柵極之間所定義的一第一區(qū)域，位于該井區(qū)域； 一第一氧化層，設(shè)置于該井區(qū)域的一表面，并且接合于該第一區(qū)域；以及 一第二氧化層，設(shè)置于該井區(qū)域的該表面，并且不接合于該第一區(qū)域； 一第一電阻，設(shè)置于該第一氧化層，并且包含一第一端及一第二端，該第一電阻的該第一端用于接收該輸入電源信號(hào)； 一第二電阻，設(shè)置于該第二氧化層，并且包含一第一端及一第二端，該第二電阻的該第一端耦接于該第一電阻的第二端；以及 一第三電阻，設(shè)置于該第二氧化層，并且包含一第一端及一第二端，該第三電阻的該第一端耦接于該第二電阻的第二端，該第三電阻的該第二端用于耦接一第三電位； 其中該柵極耦接于該第一氧化層，并且用于耦接一第二電位；并且該第二電阻的該第二端及該第三電阻的該第一端用以提供一分壓信號(hào)。
2.如權(quán)利要求1所述的控制電路，其特征在于，該第一電阻的電阻值大于該第二電阻的電阻值與該第三電阻的電阻值的一電阻值總和。
3.如權(quán)利要求1所述的控制電路，其特征在于，該第一氧化層包含有一擊穿電壓，并且當(dāng)該第一電阻接收該輸入電源信號(hào)時(shí)，該第一電阻的一最小電壓值大于該第二電位的電壓值，并且小于該第一氧化層的該擊穿電壓。
4.如權(quán)利要求3所述的控制電路，其特征在于，該第二氧化層包含有一擊穿電壓，并且當(dāng)該第一電阻接收該輸入電源信號(hào)時(shí)，該第二電阻的一最大電壓值小于該第二氧化層的該擊穿電壓。
5.如權(quán)利要求1所述的控制電路，其特征在于另包含: 一電壓偵測(cè)電路，當(dāng)該分壓信號(hào)小于一預(yù)設(shè)信號(hào)值時(shí)，用于設(shè)置該結(jié)型場(chǎng)效晶體管對(duì)一防電磁干擾電容進(jìn)行放電。
6.如權(quán)利要求1所述的控制電路，其特征在于，該源極為一封閉的幾何圖形，該第一區(qū)域位于該幾何圖形的內(nèi)側(cè)，并且該第二電阻及該第三電阻的至少其中之一位于該幾何圖形外側(cè)的一第二區(qū)域。
7.如權(quán)利要求1所述的控制電路，其特征在于，該第二電阻與該第三電阻為一連續(xù)的幾何圖形，并且由耦接于該幾何圖形的一導(dǎo)體提供該分壓信號(hào)。
【文檔編號(hào)】H02M1/08GK104241278SQ201310222631
【公開日】2014年12月24日 申請(qǐng)日期:2013年6月6日 優(yōu)先權(quán)日:2013年6月6日
【發(fā)明者】李一惟, 黃志豐, 邱國(guó)卿 申請(qǐng)人:立锜科技股份有限公司