專利名稱：開關(guān)調(diào)節(jié)器及其操作控制方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及具有UVLO (欠電壓鎖定)電路的開關(guān)(switching)調(diào) 節(jié)器以及該開關(guān)調(diào)節(jié)器的操作控制方法，所述UVLO電路防止由于電源電壓 的降低所造成的錯誤操作。
背景技術(shù)：
傳統(tǒng)上，開關(guān)調(diào)節(jié)器提供UVLO電路，用于在電源電壓變?yōu)樾∮陬A(yù)定值 的值時停止控制電路的操作以防止操作中的錯誤(例如，參考專利文件1 )。
圖IO是示出具有UVLO電路的傳統(tǒng)升壓型開關(guān)調(diào)節(jié)器的電路圖。
在圖10中示出的開關(guān)調(diào)節(jié)器100中，電源電壓Vcc提升到預(yù)定電壓，提 升的電壓作為輸出電壓Vout從輸出端OUT輸出，PWM (脈沖寬度調(diào)制)控 制應(yīng)用于控制開關(guān)晶體管M101的占空比，使得通過劃分輸出電壓Vout而形 成的分壓V化變?yōu)榛鶞?zhǔn)電壓Vref。
過電流檢測電路108通過使用流入開關(guān)晶體管M101的電流來檢測從輸 出端Vout輸出的過電流。當(dāng)過電流檢測電路108檢測到過電流時，延遲電路 109在經(jīng)過預(yù)定延遲時間段之后輸出高電平信號，然后通過經(jīng)由NOR(或非) 電路101截止開關(guān)晶體管M101來停止電壓升高操作。
另外，UVLO電路110監(jiān)測電源電壓Vcc，當(dāng)電源電壓Vcc下降到小于 預(yù)定值的值時輸出高電平的低電壓檢測信號UVLOa。此外，UVLO電路110 通過截止開關(guān)晶體管M101使開關(guān)晶體管M101進(jìn)入截止?fàn)顟B(tài)，初始化軟啟 動電路107以便當(dāng)重新啟動電壓升高操作時軟啟動電路107能夠執(zhí)行軟啟動 操作，以及使延遲電路109重置用來計數(shù)延遲時間段的延遲定時器，以便延 遲定時器的計lt^t目變?yōu)轭A(yù)定初始值。
另外，公開了一種開關(guān)調(diào)節(jié)器控制電路(例如，參考專利文件2)。開關(guān) 調(diào)節(jié)器控制電路提供第一UVLO電路和第二UVLO電路，其檢測電壓彼此不 同，用于控制輸出緩沖器電路的操作。本發(fā)明的結(jié)構(gòu)和目的不同于專利文件 2。[專利文件1]日本專利申請公開No. 2006-115594 [專利文件2]日本專利申請7>開No. 2005-078557
然而，在圖10中，在由于一些原因生成過電流以及表示過電流的生成的 信號從過電流檢測電路108輸出到延遲電路109的情況下，在延遲電路109 的延遲定時器開始計數(shù)延遲時間段之后，當(dāng)電源電壓Vcc下降以及UVLO電 路IIO輸出高電平的低電壓檢測信號UVLOa時，延遲電路109把延遲定時器 的計數(shù)數(shù)目重置為初始值。
此后，當(dāng)提升電源電壓Vcc時，UVLO電路110使低電壓檢測信號UVLOa 為低電平，如果由于某種原因沒有解決過電流問題，則過電流檢測電路108 檢測過電流，重復(fù)以上操作。由于通常將開關(guān)晶體管M101控制為導(dǎo)通或截 止?fàn)顟B(tài)，直到延遲電路109的延遲定時器完成計數(shù)預(yù)定時間段時為止，所以 即使開關(guān)調(diào)節(jié)器100具有過電流檢測電路108和延遲電路109，也不執(zhí)行過 電流防止操作。
發(fā)明內(nèi)容
在本發(fā)明的實施例中，提供了 一種開關(guān)調(diào)節(jié)器和開關(guān)調(diào)節(jié)器的操作控制 方法，其中，當(dāng)電源電壓變?yōu)樾∮诘谝活A(yù)定值的值時，通過截止開關(guān)晶體管 來停止開關(guān)晶體管的操作。當(dāng)電源電壓變?yōu)樾∮诘陀诘谝活A(yù)定值的第二預(yù)定 值的值時，停止過電流防止操作。即，在開關(guān)調(diào)節(jié)器和開關(guān)調(diào)節(jié)器的操作控 制方法中，即使在沒有查明過電流的原因的情況下在停止開關(guān)晶體管的操作 之后再次提升電源電壓，也確保防止過電流。
為了實現(xiàn)這些及其它優(yōu)點中的一個或多個，根據(jù)本發(fā)明的一個方面，提 供了一種開關(guān)調(diào)節(jié)器，其轉(zhuǎn)換輸入到輸入端的電源電壓為預(yù)定恒定電壓并且 從輸出端輸出預(yù)定恒定電壓作為輸出電壓。開關(guān)調(diào)節(jié)器包括第一開關(guān)元件， 其與輸入控制信號相對應(yīng)在導(dǎo)通和截止?fàn)顟B(tài)之間切換；感應(yīng)器，當(dāng)?shù)谝婚_關(guān) 元件切換到導(dǎo)通狀態(tài)時由電源電壓對其進(jìn)行充電；整流元件，當(dāng)在第一開關(guān) 元件切換到截止?fàn)顟B(tài)的情況下停止對感應(yīng)器充電時，其使感應(yīng)器釋放電荷； 控制電路部分，其控制第一開關(guān)元件在導(dǎo)通和截止?fàn)顟B(tài)之間進(jìn)行切換，以便 把要從輸出端輸出的輸出電壓變?yōu)榈扔陬A(yù)定恒定電壓；過電流檢測電路部分， 其檢測從輸出端輸出的過電流，以及在檢測到過電流之后經(jīng)過預(yù)定延遲時間 段時，使控制電路部分截止第一開關(guān)元件，使第一開關(guān)元件進(jìn)入截止?fàn)顟B(tài)；以及UVLO (欠電壓鎖定)電路，當(dāng)電源電壓降低到小于第一預(yù)定值的值時 其使控制電路部分截止第一開關(guān)元件，以及當(dāng)電源電壓降低到小于低于第一 預(yù)定值的第二預(yù)定值的值時，其使過電流檢測電路部分停止計數(shù)延遲時間段 以及把延遲時間段重置為初始值。
根據(jù)本發(fā)明的另一方面，提供了一種開關(guān)調(diào)節(jié)器的操作控制方法。該開 關(guān)調(diào)節(jié)器包括第一開關(guān)元件，其與輸入控制信號相對應(yīng)在導(dǎo)通和截止?fàn)顟B(tài) 之間切換；感應(yīng)器，當(dāng)?shù)谝婚_關(guān)元件切換到導(dǎo)通狀態(tài)時，由電源電壓對其進(jìn) 行充電；以及整流元件，當(dāng)在第一開關(guān)元件切換到截止?fàn)顟B(tài)的情況下停止對 感應(yīng)器充電時，其使感應(yīng)器釋放電荷。操作控制方法控制第一開關(guān)元件切換 到導(dǎo)通狀態(tài)/截止?fàn)顟B(tài)，以便通過轉(zhuǎn)換電源電壓為預(yù)定恒定電壓，來自開關(guān)調(diào) 節(jié)器的輸出端的輸出電壓變?yōu)榈扔陬A(yù)定恒定電壓。操作控制方法包括步驟 檢測從輸出端輸出的過電流；當(dāng)在檢測到過電流之后經(jīng)過預(yù)定延遲時間段時， 使第一開關(guān)元件截止并進(jìn)入截止?fàn)顟B(tài)；當(dāng)電源電壓降低到小于第一預(yù)定值的 值時，使第一開關(guān)元件截止；以及當(dāng)電源電壓降低到小于低于第一預(yù)定值的 第二預(yù)定值的值時，停止計數(shù)預(yù)定延遲時間段以及重置延遲時間段為初始值。
根據(jù)本發(fā)明的實施例，在開關(guān)調(diào)節(jié)器中，當(dāng)檢測到從輸出端輸出的過電 流，且電源電壓降低到小于第一預(yù)定值的值時，延遲定時器繼續(xù)計數(shù)預(yù)定延 遲時間段，以及臨時截止第一開關(guān)元件。當(dāng)電源電壓降低到小于低于第一預(yù) 定值的第二預(yù)定值的值時，停止由延遲定時器計數(shù)延遲時間段，初始化延遲 定時器。因此，即使在沒有查明過電流的原因的情況下在臨時停止開關(guān)元件 的操作之后再次提升電源電壓，也確保防止過電流。
另外，生成與電源電壓成比例的第一比例電壓、以及與電源電壓成比例 的低于第一比例電壓的第二比例電壓；第一比例電壓與第二基準(zhǔn)電壓相比較， 以及第二比例電壓與第二基準(zhǔn)電壓相比較。此外，生成與電源電壓成比例的 第三比例電壓，以及第三比例電壓與第二基準(zhǔn)電壓和低于第二基準(zhǔn)電壓的第 三基準(zhǔn)電壓相比較。因此，即使由于制造處理中的離差(dispersion)而改變 開關(guān)調(diào)節(jié)器的元件的特征，當(dāng)電源電壓降低到小于第一預(yù)定值的值時，仍能 夠截止第一開關(guān)元件，以及當(dāng)電源電壓降低到小于低于第一預(yù)定值的第二預(yù) 定值的值時，仍停止由延遲定時器計數(shù)延遲時間段，以及延遲定時器仍能夠 重置為初始^f直。
另外，通過軟啟動操作生成第一基準(zhǔn)電壓，所述軟啟動操作在啟動開關(guān)
10調(diào)節(jié)器之后在預(yù)定時間段以預(yù)定速度逐漸提升電壓，以及當(dāng)電源電壓降低到 小于第一預(yù)定值的值時，初始化軟啟動操作。因此，能夠防止由于降低電源 電壓而造成的軟啟動操作中的錯誤。
另外，在電源電壓中提供滯后電壓，以便能夠降低從電壓比較電路輸出 的信號的振動噪聲。
另外，提供第一開關(guān)，其與從外部裝置輸入的控制信號相對應(yīng)，來施加
電源電壓到UVLO電路的分壓電路上。因此，當(dāng)在待機(jī)模式中沒有操作UVLO 電路時，能夠減少功率消耗。
從參考附圖給出的優(yōu)選實施例的以下詳細(xì)說明中，本發(fā)明的特征和優(yōu)點 將變得更加明顯。
圖l是示出根據(jù)本發(fā)明的實施例的開關(guān)調(diào)節(jié)器的電路圖； 圖2是示出圖1中示出的UVLO電路的第一示例的電路圖； 圖3是示出圖2中示出的UVLO電路的操作的時序圖； 圖4是示出圖1中示出的UVLO電路的第二示例的電路圖； 圖5是示出圖4中示出的UVLO電路的操作的時序圖； 圖6是示出圖1中示出的開關(guān)調(diào)節(jié)器中的處理的流程圖； 圖7是示出根據(jù)本發(fā)明的實施例的同步整流系統(tǒng)的升壓型開關(guān)調(diào)節(jié)器的 電路圖8是示出根據(jù)本發(fā)明的實施例的異步整流系統(tǒng)的電壓遞降(step-down) 型開關(guān)調(diào)節(jié)器的電路圖9是示出根據(jù)本發(fā)明的實施例的同步整流系統(tǒng)的電壓遞降型開關(guān)調(diào)節(jié) 器的電路圖；以及
圖10是示出具有UVLO電路的傳統(tǒng)升壓型開關(guān)調(diào)節(jié)器的電路圖。
具體實施例方式
參考附圖，詳細(xì)描述本發(fā)明的實施例。 圖l是示出根據(jù)本發(fā)明的實施例的開關(guān)調(diào)節(jié)器的電路圖； 圖1中示出的開關(guān)調(diào)節(jié)器l是異步整流系統(tǒng)的升壓型開關(guān)調(diào)節(jié)器，其中， 輸入到輸入端IN的電源電壓Vcc作為輸入電壓提升到預(yù)定恒定電壓，以及從輸出端OUT輸出所提升的電壓作為輸出電壓Vout。
即，開關(guān)調(diào)節(jié)器1轉(zhuǎn)換輸入到輸入端IN的電源電壓Vcc為預(yù)定恒定電壓， 并且從輸出端OUT輸出預(yù)定恒定電壓作為輸出電壓Vout。
開關(guān)調(diào)節(jié)器1包括感應(yīng)器L1、為NMOS晶體管的開關(guān)晶體管Ml、及用 于整流電流的二極管Dl。
開關(guān)晶體管Ml進(jìn)行切換以與輸入控制信號相對應(yīng)地執(zhí)行提升電源電壓 Vcc的電壓升高操作，以及當(dāng)開關(guān)晶體管Ml通過切換到導(dǎo)通狀態(tài)來傳導(dǎo)電 流時，通過使用電源電壓Vcc來對感應(yīng)器LI充電。即，當(dāng)開關(guān)晶體管Ml 切換到導(dǎo)通狀態(tài)時，由電源電壓Vcc對感應(yīng)器Ll充電。
當(dāng)在開關(guān)晶體管Ml切換到截止?fàn)顟B(tài)地情況下停止對感應(yīng)器LI充電時， 二極管Dl使感應(yīng)器LI釋力文電荷。
另外，開關(guān)調(diào)節(jié)器1還包括第一基準(zhǔn)電壓生成電路2、電阻器Rl和 R2、平滑電容器C1、誤差放大器電路AMP3、振蕩電路4、 PWM比較器5、 反相器6、具有三個輸入端的NOR電路7、軟啟動電路8、過電流檢測電路9、 延遲電路10、以及UVLO電路ll。第一基準(zhǔn)電壓生成電路2生成預(yù)定第一 基準(zhǔn)電壓Vrefl并且輸出第一基準(zhǔn)電壓Vrefl。電阻器Rl和R2檢測輸出電壓 Vout。振蕩電路4生成三角波信號TW并且輸出三角波信號TW。
開關(guān)晶體管Ml是第一開關(guān)元件。電阻器Rl和R2形成輸出電壓檢測電 路。過電流檢測電路9和延遲電路10形成過電流檢測電路部分。
第一基準(zhǔn)電壓生成電路2、電阻器R1和R2、誤差放大器電路AMP3、 振蕩電路4、 PWM比較器5、反相器6、 NOR電路7、以及軟啟動電路8形 成控制電路部分。另外，誤差放大器電路AMP3、振蕩電路4、 PWM比較器 5、反相器6、以及NOR電路7形成控制電路。
在開關(guān)調(diào)節(jié)器l中，除了感應(yīng)器L1和電容器C1之外的電路能夠集成到 一個IC中，除了開關(guān)晶體管Ml和二極管Dl、感應(yīng)器L1、和電容器C1的 至少一個之外的電路能夠集成到一個IC中。
感應(yīng)器Ll連接在電源電壓Vcc和開關(guān)晶體管Ml的漏極之間，過電流4企 測電路9連接在開關(guān)晶體管Ml的源極和地電勢之間。二極管Dl的陽極連接 到感應(yīng)器Ll與開關(guān)晶體管Ml的漏極的連接點，二極管Dl的陰極連接到輸 出端OUT。
電容器C1連接在輸出端0UT和地電勢之間，電阻器R1和R2串聯(lián)連接
12在輸出端OUT和地電勢之間。分壓Vfb從電阻器Rl與電阻器R2的連接點 輸出。另外，分壓Vfb輸入到誤差放大器電路AMP3的反相輸入端，第一基 準(zhǔn)電壓Vrefl輸入到誤差放大器電路AMP 3的非反相輸入端。通過放大在分 壓Vfb和第一基準(zhǔn)電壓Vrefl之間的電壓差所生成的輸出信號EAo從誤差放 大器電路AMP3的輸出端輸出。
來自誤差放大器電路AMP3的輸出信號EAo輸入到PWM比較器5的非 反相輸入端，來自振蕩電路4的三角波信號TW輸入到PWM比較器5的反 相輸入端。PWM比較器5輸出當(dāng)使用三角波信號TW向輸出信號EAo施加 PWM調(diào)制時所生成的脈沖信號Spwm。脈沖信號Spwm的信號電平由反相器 6進(jìn)行反相，所反相的脈沖信號Spwm輸入到NOR電路7的輸入端之一。NOR 電路7的輸出端連接到開關(guān)晶體管Ml的柵極。
為了在啟動開關(guān)調(diào)節(jié)器1之后在預(yù)定時間段以預(yù)定速度逐漸增加脈沖信 號Spwm的占空比，例如，軟啟動電路8使第一基準(zhǔn)電壓生成電路2以預(yù)定 速度逐漸提升第一基準(zhǔn)電壓Vrefl,防止大電流輸入到輸入端IN以及防止輸 出電壓Vout過沖(overshot )。
過電流檢測電路9檢測到流入開關(guān)晶體管Ml的電流，確定從輸出端OUT 輸出的電流是否是大于預(yù)定電流的過電流。當(dāng)過電流檢測電路9檢測到過電 流時，過電流檢測電路9向延遲電路10輸出預(yù)定信號；當(dāng)在預(yù)定信號已經(jīng)輸 入到延遲電路10之后經(jīng)過預(yù)定延遲時間段時，延遲電路10使得輸入到NOR 電路7的輸入端之一的信號為高電平。
UVLO電路11監(jiān)測電源電壓Vcc，當(dāng)電源電壓Vcc變?yōu)樾∮诘谝活A(yù)定值 的值時，UVLO電路11將笫一低電壓檢測信號UVLOl從低電平提升到高電 平。當(dāng)電源電壓Vcc變?yōu)樾∮诘陀诘谝活A(yù)定電壓的第二預(yù)定電壓的值時， UVLO電路11將第二低電壓檢測信號UVL02從低電平提升到高電平。
當(dāng)高電平的第一低電壓檢測信號UVLOl輸入到軟啟動電路8時，軟啟 動電路8初始化軟啟動電路8,以便當(dāng)重新啟動電壓升高操作時能夠執(zhí)行軟 啟動操作。當(dāng)高電平的第二低電壓檢測信號UVL02輸入到延遲電路10時， 延遲電路10通過停止對延遲時間段計數(shù)(定時)的延遲定時器來重置延遲定 時器的計數(shù)數(shù)目為初始值。
當(dāng)從外部裝置輸入的使能信號ENB是低電平時，UVLO電路11監(jiān)測電 源電壓Vcc,以及當(dāng)使能信號ENB是高電平時，UVLO電路11停止監(jiān)測電源電壓Vcc，使第一低電壓檢測信號UVLOl和第二低電壓檢測信號UVL02 為相應(yīng)的高電平。因此，開關(guān)晶體管Ml被截止并進(jìn)入截止?fàn)顟B(tài)，并停止電 壓升高操作。
圖2是示出圖1中示出的UVLO電路ll的第一示例的電路圖。 如圖2所示，UVLO電路ll包括比較器(CMP) 21和22、生成第二 基準(zhǔn)電壓Vref2并輸出第二基準(zhǔn)電壓Vref2的第二基準(zhǔn)電壓生成電路23、 PMOS晶體管M21、 NMOS晶體管M22、以及電阻器R21至R24。 PMOS晶 體管M21、 NMOS晶體管M22、及電阻器R21至R24形成比例電壓生成電 路。CMP21是第一電壓比較電路，CMP22是第二電壓比較電路。電阻器21 至24形成分壓電路，PMOS晶體管M21是第一開關(guān)，NMOS晶體管M22是 第二開關(guān)。分壓VA是第一比例電壓，分壓VB是第二比例電壓，分壓與電源 電壓Vcc成比例。
PMOS晶體管M21和電阻器R21至R24串聯(lián)連接在電源電壓Vcc和地 電勢之間，NMOS晶體管M22與電阻器R24并聯(lián)連接。使能信號ENB從外 部裝置輸入到PMOS晶體管M21的柵極。電源電壓Vcc的分壓VA從電阻器 R22與電阻器R23的連接點輸入到CMP 21的反相輸入端。電源電壓Vcc的 分壓VB從電阻器R21與電阻器R22的連接點輸入到CMP 22的反相輸入端。
第二基準(zhǔn)電壓Vref2輸入到CMP 21和22的相對應(yīng)的非反相輸入端，CMP 21的輸出端連接到NMOS晶體管22的柵極。第一低電壓檢測信號UVLOl 從CMP21的輸出端輸出，第二低電壓檢測信號UVL02從CMP22的輸出端 輸出。
圖3是示出圖2中示出的UVLO電路11的操作的時序圖。參考圖2和3, 描述UVLO電路11的操作。如上所述，分壓VA和VB與電源電壓Vcc成比 例。然而，在圖3中，為了使描述簡單，與電源電壓Vcc平行地示出分壓VA 和VB。當(dāng)使能信號ENB變?yōu)榈碗娖綍r，電源電壓Vcc施加到電阻器R21至 R24的串聯(lián)電路，輸出與電源電壓Vcc成比例的分壓VA和VB。當(dāng)由于一些 原因降低電源電壓Vcc時，與電源電壓Vcc成比例地降低分壓VA和VB。
當(dāng)分壓VA在時間tl變得小于第二基準(zhǔn)電壓Vref2時，第一低電壓檢測 信號UVLOl從低電平上升到高電平。當(dāng)?shù)谝坏碗妷簷z測信號UVLOl變?yōu)楦?電平時，接通(導(dǎo)通)NMOS晶體管M22, NMOS晶體管M22進(jìn)入導(dǎo)通狀 態(tài)，以便電流不會流入電阻器R24,分壓VA和VB降低。即，R24被短路。
14當(dāng)?shù)谝坏碗妷簷z測信號UVLOl變?yōu)楦唠娖綍r，UVLO電路ll使控制電 路部分截止開關(guān)晶體管Ml。
此后，電源電壓Vcc繼續(xù)降低；然而，在分壓VB降低到小于第二基準(zhǔn) 電壓Vref2的電壓之前，電源電壓Vcc改變?yōu)樯仙?，以及?dāng)分壓VA在時間 t2變?yōu)榈诙鶞?zhǔn)電壓Vref2或更大時，第一低電壓檢測信號UVLOl從高電平 下降到低電平。然后，NMOS晶體管M22被截止并進(jìn)入截止?fàn)顟B(tài)，然后提升 分壓VA和VB。
接下來，當(dāng)分壓VA在時間t3再次變得小于第二基準(zhǔn)電壓Vref2時，第 一低電壓檢測信號UVLOl變?yōu)楦唠娖?，NMOS晶體管M22導(dǎo)通，分壓VA 和VB降低。此外，當(dāng)電源電壓Vcc降低且分壓VB在時間t4變得小于第二 基準(zhǔn)電壓Vref2時，第二低電壓檢測信號UVL02從低電平改變?yōu)楦唠娖健８?電平的第二低電壓檢測信號UVL02停止延遲電路10的延遲定時器，以及重 置延遲時間段為初始值。
此后，當(dāng)提升電源電壓Vcc且分壓VB在時間t5變?yōu)榈扔诨蛘叽笥诘诙?基準(zhǔn)電壓Vref2時，第二低電壓檢測信號UVL02從高電平下降到低電平。另 外，當(dāng)分壓VA在時間t6變?yōu)榈扔诨蛘叽笥诘诙鶞?zhǔn)電壓Vref2時，第一低 電壓檢測信號UVLOl從高電平下降到低電平，NMOS晶體管M22截止，以 及提升分壓VA和VB。
如上所述，在圖2中示出的UVLO電路11中，電源電壓Vcc連接到由 電阻器R21至R24的串聯(lián)電路形成的分壓電路，分壓VA和VB僅僅與第二 基準(zhǔn)電壓Vref2相比較。因此，第一低電壓檢測信號UVLOl和第二低電壓檢 測信號UVL02變?yōu)楦唠娖降臅r序沒有反轉(zhuǎn)。即，第一低電壓檢測信號UVLOl 早于第二低電壓檢測信號UVL02變?yōu)楦唠娖健?br>
另外，在停止開關(guān)調(diào)節(jié)器1的操作的情況下，當(dāng)使能信號ENB為高電平 時，切斷從電源電壓Vcc到電阻器R21至R24的串聯(lián)電路的電力供應(yīng)。因此， 能夠降低功率消耗。
此外，提供滯后電壓，以便當(dāng)?shù)谝坏碗妷簷z測信號UVLOl從高電平下 降到低電平時的電源電壓Vcc大于當(dāng)?shù)谝坏碗妷簷z測信號UVLOl從低電平 上升到高電平時的電源電壓Vcc。因此，能夠降低第一低電壓檢測信號UVLOl 的振動噪聲。
類似地，沒有在圖3中示出；然而，能夠提供滯后電壓，以便當(dāng)?shù)诙碗妷簷z測信號UVL02從高電平下降到低電平時的電源電壓Vcc大于當(dāng)?shù)诙?低電壓檢測信號UVL02從低電平上升到高電平時的電源電壓Vcc。因此，能 夠降低第二低電壓檢測信號UVL02的振動噪聲。
圖4是示出圖1中示出的UVLO電路11的第二示例的電路圖。在圖4 中，當(dāng)元件類似于或者與圖2中示出的相同時，對元件使用與圖2中示出的 相同的參考標(biāo)號。
如圖4所示，UVLO電路ll包括比較器(CMP) 21和22、生成第二 基準(zhǔn)電壓Vref2并輸出第二基準(zhǔn)電壓Vref2的第二基準(zhǔn)電壓生成電路23、 PMOS晶體管M21、 NMOS晶體管M22、及電阻器R25至R29。 PMOS晶體 管M21、 NMOS晶體管M22、及電阻器R25至R27形成比例電壓生成電路。 第二基準(zhǔn)電壓生成電路23、及電阻器R28和R29形成基準(zhǔn)電壓生成電路部分。 電阻器25至27形成分壓電路，分壓VC是與電源電壓Vcc成比例的第三比 例電壓。
PMOS晶體管M21及電阻器R25至R27串聯(lián)連接在電源電壓Vcc和地 電勢之間，NMOS晶體管M22與電阻器R27并聯(lián)連接。使能信號ENB從外 部裝置輸入到PMOS晶體管M21的柵極。電源電壓Vcc的分壓VC從電阻器 R25與電阻器R26的連接點輸入到CMP21和22的相應(yīng)的反相輸入端。電阻 器R28和R29串聯(lián)連接在第二基準(zhǔn)電壓生成電路23和地電勢之間。通過劃 分第二基準(zhǔn)電壓Vref2所獲得的第三基準(zhǔn)電壓Vref3從電阻器R28與電阻器 R29的連接點輸出。
第二基準(zhǔn)電壓Vref2輸入到CMP 21的非反相輸入端，第三基準(zhǔn)電壓Vref3 輸入到CMP 22的非反相輸入端，以及CMP 22的輸出端連接到NMOS晶體 管M22的柵極。第一低電壓檢測信號UVLOl從CMP 21的輸出端輸出，第 二低電壓檢測信號UVL02從CMP22的輸出端輸出。
圖5是示出圖4中示出的UVLO電路ll的操作的時序圖。參考圖4和5, 描述UVLO電路11的操作。如上所述，分壓VC與電源電壓Vcc成比例。 然而，在圖5中，為了使描述簡單，與電源電壓Vcc平行地示出分壓VC。
當(dāng)使能信號ENB變?yōu)榈碗娖綍r，電源電壓Vcc施加到電阻器R25至R27 的串聯(lián)電路上，輸出與電源電壓Vcc成比例的分壓VC。當(dāng)由于一些原因降 低電源電壓Vcc時，分壓VC與電源電壓Vcc成比例地降低。
當(dāng)分壓VC在時間tl變得小于第二基準(zhǔn)電壓Vref2時，第一低電壓檢測信號UVLOl從低電平上升到高電平。當(dāng)?shù)谝坏碗妷簷z測信號UVLOl變?yōu)楦?電平時，NMOS晶體管M22被導(dǎo)通并且該NMOS晶體管M22進(jìn)入導(dǎo)通狀態(tài)， 電流不會流入電阻器R27，分壓VC降低。即，R27被短路。
當(dāng)?shù)谝坏碗妷簷z測信號UVLOl變?yōu)楦唠娖綍r，UVLO電路11使控制電 路部分截止開關(guān)晶體管Ml。
此后，電源電壓Vcc繼續(xù)降低；然而，在分壓VC降低到小于第三基準(zhǔn) 電壓Vref3之前，電源電壓Vcc改變?yōu)樯仙?，以及?dāng)分壓VC在時間t2變?yōu)?等于或者大于第二基準(zhǔn)電壓Vref2時，第一低電壓檢測信號UVLOl從高電平 下降到低電平。然后，NMOS晶體管M22被截止并進(jìn)入截止?fàn)顟B(tài)，分壓VC 被提升。
接下來，當(dāng)分壓VC在時間t3再次變得小于第二基準(zhǔn)電壓Vref2時，第 一低電壓檢測信號UVLOl變?yōu)楦唠娖?，NMOS晶體管M22導(dǎo)通，分壓VC 降低。此外，當(dāng)電源電壓Vcc降低且分壓VC在時間t4變?yōu)樾∮诘谌鶞?zhǔn)電 壓Vref3時，第二低電壓檢測信號UVL02從低電平改變?yōu)楦唠娖?。高電平?第二低電壓檢測信號UVL02停止延遲電路10的延遲定時器，以及重置延遲 時間段為初始值。
此后，當(dāng)電源電壓Vcc被提升且在時間t5分壓VC變?yōu)榈扔诨蛘叽笥诘?三基準(zhǔn)電壓Vref3時，第二低電壓檢測信號UVL02從高電平下降到低電平。 另外，當(dāng)分壓VC在時間t6變?yōu)榈扔诨蛘叽笥诘诙鶞?zhǔn)電壓Vref2時，第一 低電壓檢測信號UVLOl從高電平下降到低電平，NMOS晶體管M22被截止， 分壓VC被提升。
如上所述，在圖4中示出的UVLO電路11中，電源電壓Vcc連接到由 電阻器R25至R27的串聯(lián)電路形成的分壓電路，以及分壓VC與第二基準(zhǔn)電 壓Vref2和通過使用由電阻器R28和R29所形成的分壓電路劃分第二基準(zhǔn)電 壓Vref2所獲得的第三基準(zhǔn)電壓Vref3相比較。因此，類似于圖2,第一低電 壓檢測信號UVLOl和第二低電壓檢測信號UVL02變?yōu)楦唠娖降臅r序沒有被 反轉(zhuǎn)。即，第一低電壓檢測信號UVL01早于第二低電壓檢測信號UVL02變 為高電平。
另外，在停止開關(guān)調(diào)節(jié)器1的操作的情況下，當(dāng)使能信號ENB為高電平 時，切斷從電源電壓Vcc到電阻器R25至R27的串聯(lián)電路的電力供應(yīng)。因此， 能夠降低功率消耗。此外，提供滯后電壓，以便當(dāng)?shù)谝坏碗妷簷z測信號UVLOl從高電平下 降到低電平時的電源電壓Vcc大于當(dāng)?shù)谝坏碗妷簷z測信號UVLOl從低電平 上升到高電平時的電源電壓Vcc。因此，能夠降低第一低電壓檢測信號UVLOl 的振動噪聲。
類似地，未在圖5中示出；然而，能夠提供滯后電壓，以便當(dāng)?shù)诙碗?壓檢測信號UVL02從高電平下降到低電平時的電源電壓Vcc的電壓大于當(dāng) 第二低電壓檢測信號UVL02從低電平上升到高電平時的電源電壓Vcc。因 此，能夠降低第二低電壓檢測信號UVL02的振動噪聲。
圖6是示出圖1中示出的開關(guān)調(diào)節(jié)器1中的處理的流程圖。
參考圖6,描述當(dāng)過電流檢測電路9檢測到過電流且電源電壓Vcc降低 時開關(guān)調(diào)節(jié)器1中的處理。
首先，當(dāng)PWM控制施加到開關(guān)晶體管Ml時，開關(guān)晶體管Ml通過被接 通(導(dǎo)通)來執(zhí)行電壓升高操作(SI )。過電流檢測電路9確定是否檢測到過 電流(S2 )。當(dāng)過電流檢測電路9未確定檢測到過電流(在S1中為否)時， 處理回到Sl。當(dāng)過電流檢測電路9確定檢測到過電流(在S2中為是)時， 過電流檢測電路9輸出表示檢測到過電流的信號到延遲電路10，延遲電路10 使延遲定時器啟動對延遲時間段的計數(shù)(S3)。
延遲電路IO確定延遲定時器是否已經(jīng)完成計數(shù)預(yù)定延遲時間段；即，是 否已經(jīng)經(jīng)過了預(yù)定延遲時間段(S4)。當(dāng)經(jīng)過了預(yù)定延遲時間段(在S4中為 是)時，延遲電路10輸出高電平信號到NOR電路7的輸入端之一，以及NOR 電路7切斷(截止)開關(guān)晶體管M1 (S9)。開關(guān)晶體管M1進(jìn)入截止?fàn)顟B(tài)， 停止電壓升高操作，處理結(jié)束。從該狀態(tài)，直到延遲電路10的延遲定時器重 置時，才再次啟動電壓升高操作。
當(dāng)沒有經(jīng)過預(yù)定延遲時間段(在S4中為否)時，UVLO電路11確定電 源電壓Vcc是否降低到小于第一預(yù)定值；即，UVLO電路ll是否輸出高電平 的第一低電壓檢測信號UVLOl (S5)。當(dāng)輸出低電平的第一低電壓檢測信號 UVLOl (在S5中為否)時，處理回到S4。當(dāng)輸出高電平的第一低電壓檢測 信號UVLOl (在S5中為是)時，開關(guān)晶體管Ml被截止且該開關(guān)晶體管Ml 進(jìn)入截止?fàn)顟B(tài)(S6)。即，在延遲電路10的延遲定時器正在計數(shù)延遲時間段 的期間，在S5中，UVLO電路11監(jiān)測電源電壓Vcc。當(dāng)分壓VA在延遲定 時器完成計數(shù)之前降低到等于或者小于第二基準(zhǔn)電壓Vref2時，第一低電壓檢測信號UVLOl為高電平，開關(guān)晶體管M1;故截止。
接下來，UVLO電路11確定電源電壓Vcc是否降低到小于低于第一預(yù)定 值的第二預(yù)定值；即，UVLO電路ll是否輸出高電平的第二低電壓檢測信號 UVL02 (S7)。當(dāng)輸出低電平的第二低電壓檢測信號UVL02 (在S7中為否) 時，UVLO電路11確定電源電壓Vcc是否未提升到等于或大于第一預(yù)定值； 即，UVLO電路11確定是否輸出低電平的第一低電壓檢測信號UVL01(S8 )。 當(dāng)輸出低電平的第一低電壓檢測信號UVLOl (在S8中為是)時，處理回到 Sl。
當(dāng)UVLO電路11輸出高電平的第一低電壓檢測信號UVLOl (在S8中 為否)時，處理回到S6。當(dāng)UVLO電路11輸出高電平的第二低電壓檢測信 號UVL02 (在S7中為是)時，延遲電路IO停止計數(shù)延遲時間段，重置延遲 定時器為初始值(S10),處理前進(jìn)到S8。
如上所述，在S1至S8的處理中，延遲電路10的延遲定時器未重置，延 遲定時器繼續(xù)計數(shù)延遲時間段。因此，重復(fù)從S1至S8的處理，在S4中延遲 定時器完成延遲時間段的計數(shù)，在S9中延遲電路10輸出高電平信號到NOR 電路7, NOR電路7通過截止開關(guān)晶體管Ml來停止電壓升高操作。如上所 述，當(dāng)UVLO電路11輸出高電平的第一低電壓檢測信號UVLOl (在S8中 為否)時，處理前進(jìn)到S6;因此，開關(guān)晶體管M1截止。
在圖1中，如上所述，開關(guān)調(diào)節(jié)器1是異步整流系統(tǒng)的升壓型開關(guān)調(diào)節(jié) 器。然而，本實施例能夠應(yīng)用于同步整流系統(tǒng)的升壓型開關(guān)調(diào)節(jié)器。
圖7是示出根據(jù)本發(fā)明的實施例的同步整流系統(tǒng)的升壓型開關(guān)調(diào)節(jié)器的 電路圖。在圖7中，當(dāng)元件與圖1中示出的類似或者相同時，對元件使用與 圖1中示出的相同的參考標(biāo)號。另外，在圖7中，僅僅描述與圖1中示出的 不同的點。
如圖7所示，當(dāng)圖7的電路圖與圖1的相比較時，在圖7中，圖1中示 出的二極管Dl被用于同步整流的PMOS晶體管M2代替，驅(qū)動電路15新包 括在電路圖內(nèi)。與從NOR電路7輸出的信號相對應(yīng)，開關(guān)晶體管Ml和PMOS 晶體管M2由驅(qū)動電路15互補地(complementarily)導(dǎo)通/截止 其它點與圖 1中示出的那些相同。
用于同步整流的PMOS晶體管M2是第二開關(guān)元件。第一基準(zhǔn)電壓生成 電路2、電阻器R1和R2、誤差放大器電路AMP3、振蕩電路4、 PWM比較器5、反相器6、 NOR電路7、軟啟動電路8、以及驅(qū)動電路15形成控制電 路部分。另外，誤差放大器電路AMP3、振蕩電路4、 PWM比較器5、反相 器6、 NOR電路7、及驅(qū)動電路15形成控制電路。
另外，在圖1中，如上所述，開關(guān)調(diào)節(jié)器1是異步整流系統(tǒng)的升壓型開 關(guān)調(diào)節(jié)器。然而，本實施例能夠應(yīng)用于異步整流系統(tǒng)的電壓遞降型開關(guān)調(diào)節(jié) 器。
圖8是示出根據(jù)本發(fā)明的實施例的異步整流系統(tǒng)的電壓遞降型開關(guān)調(diào)節(jié) 器的電路圖。在圖8中，當(dāng)元件與圖1中示出的類似或者相同時，對元件使 用與圖1中示出的相同的參考標(biāo)號。另外，在圖8中，僅僅描述與圖1中示 出的不同點。
如圖8所示，當(dāng)圖8的電路圖與圖1的相比較時，在圖8中，圖1中示 出的NMOS開關(guān)晶體管Ml用PMOS開關(guān)晶體管Ml代替，反相器16新包 括在NOR電路7的輸出端和開關(guān)晶體管Ml的柵極之間的電路圖內(nèi)。此外， 開關(guān)晶體管M1、 二極管D1、感應(yīng)器L1、及過電流檢測電路9之間的連接不 同于圖l中示出的那些。在圖8中，新將反相器16添加到電路圖中；然而， 反相器16和NOR電路7能夠形成在一個OR電路中。
在圖8中，NOR電路7的輸出端經(jīng)由反相器16連接到開關(guān)晶體管Ml 的柵極。過電流檢測電路9連接在電源電壓Vcc和開關(guān)晶體管Ml的源極之 間。感應(yīng)器L1連接在開關(guān)晶體管M1的漏極和輸出端OUT之間。二極管D1 的陰極連接到開關(guān)晶體管Ml與感應(yīng)器L1的連接點，二極管Dl的陽極連接 到地電勢。其它點與圖1中示出的那些相同。
另外，在圖8中，如上所述，開關(guān)調(diào)節(jié)器1是異步整流系統(tǒng)的電壓遞降 型開關(guān)調(diào)節(jié)器。然而，本實施例能夠應(yīng)用于同步整流系統(tǒng)的電壓遞降型開關(guān) 調(diào)節(jié)器。
圖9是示出根據(jù)本發(fā)明的實施例的同步整流系統(tǒng)的電壓遞降型開關(guān)調(diào)節(jié) 器的電路圖。在圖9中，當(dāng)元件與圖8中示出的類似或者相同時，對元件使 用與圖8中示出的相同的參考標(biāo)號。另外，在圖9中，僅僅描述與圖8中示 出的那些不同的點。
如圖9所示，當(dāng)圖9的電路圖與圖8的相比較時，在圖9中，圖8中示 出的二極管D1由用于同步整流的NMOS晶體管M2代替，與從NOR電路7 輸出的信號相對應(yīng)地導(dǎo)通/截止用于同步整流的NMOS晶體管M2。其它點與
20圖8中示出的那些相同。
如上所述，根據(jù)本發(fā)明的實施例，在開關(guān)調(diào)節(jié)器1中，當(dāng)電源電壓Vcc 降低到第一預(yù)定值時，臨時停止電壓升高操作或者電壓遞降操作，不重置延 遲電路10的延遲定時器。即，即使在臨時停止電壓升高操作或者電壓遞降操 作之后由于電源電壓Vcc的上升而再次執(zhí)行過電流檢觀'J,延遲電路10的延遲 定時器仍繼續(xù)計數(shù)延遲時間段。因此，當(dāng)在經(jīng)過預(yù)定延遲時間段之后延遲定 時器完成計數(shù)時，根據(jù)從延遲電路IO輸出的信號而完全停止電壓升高操作或 者電壓遞降操作。因此，能夠確保執(zhí)行過電流防止操作。
在本發(fā)明的實施例中，UVLO電路11生成兩個低電壓檢測信號UVLOl 和UVL02。然而，UVLO電路11能夠與在開關(guān)調(diào)節(jié)器1中的請求相對應(yīng)地 生成三個或更多的低電壓檢測信號。
此外，本發(fā)明并不局限于所述實施例，而是在不背離本發(fā)明的范圍的情 況下，能夠進(jìn)行各種改變和修改。
本發(fā)明基于2007年6月5日向日本專利局提交的日本在先專利申請No. 2007-149274，其全部內(nèi)容通過引用合并于此。
權(quán)利要求
1.一種開關(guān)調(diào)節(jié)器，把輸入到輸入端的電源電壓轉(zhuǎn)換為預(yù)定恒定電壓并且從輸出端輸出該預(yù)定恒定電壓作為輸出電壓，所述開關(guān)調(diào)節(jié)器包括第一開關(guān)元件，其與輸入控制信號相應(yīng)地在導(dǎo)通和截止?fàn)顟B(tài)之間切換；感應(yīng)器，當(dāng)該第一開關(guān)元件切換到導(dǎo)通狀態(tài)時，由該電源電壓對其進(jìn)行充電；整流元件，當(dāng)在該第一開關(guān)元件切換到截止?fàn)顟B(tài)的情況下停止對該感應(yīng)器充電時，其使該感應(yīng)器釋放電荷；控制電路部分，其控制在導(dǎo)通和截止?fàn)顟B(tài)之間切換該第一開關(guān)元件，使得將從該輸出端輸出的輸出電壓變?yōu)榈扔谠擃A(yù)定恒定電壓；過電流檢測電路部分，其檢測從該輸出端輸出的過電流，以及當(dāng)在檢測到該過電流之后經(jīng)過預(yù)定延遲時間段時，使該控制電路部分截止該第一開關(guān)元件，以使得該第一開關(guān)元件進(jìn)入截止?fàn)顟B(tài)；以及UVLO(欠電壓鎖定)電路，當(dāng)該電源電壓降低到小于第一預(yù)定值的值時，其使該控制電路部分截止該第一開關(guān)元件，以及當(dāng)該電源電壓降低到小于低于該第一預(yù)定值的第二預(yù)定值的值時，其使該過電流檢測電路部分停止計數(shù)該延遲時間段以及重置該延遲時間段為初始值。
2. 根據(jù)權(quán)利要求1所述的開關(guān)調(diào)節(jié)器，其中 該UVLO電^各包"fe:比例電壓生成電路，其生成與該電源電壓成比例的第一比例電壓及大于 該第一比例電壓的與該電源電壓成比例的第二比例電壓；第二基準(zhǔn)電壓生成電路，其生成預(yù)定第二基準(zhǔn)電壓；第一電壓比較電路，其比較該第一比例電壓與該第二基準(zhǔn)電壓，以及生 成表示所比較的結(jié)果的第一低電壓檢測信號并且輸出該第一低電壓檢測信 號；以及第二電壓比較電路，其比較該第二比例電壓與該第二基準(zhǔn)電壓，以及生 成表示所比較的結(jié)果的第二低電壓檢測信號并且輸出該第二低電壓檢測信 號；其中，當(dāng)表示該第一比例電壓是小于該第二基準(zhǔn)電壓的值的該第一低電壓檢測信號從該第一電壓比較電路輸出時，該控制電路部分截止該第一開關(guān)元件；以及當(dāng)表示該第二比例電壓是小于該第二基準(zhǔn)電壓的值的該第二低電壓檢測 信號從該第二電壓比較電路輸出時，使該過電流檢測電路部分停止計數(shù)該延 遲時間段并且重置該延遲時間段為初始值。
3. 根據(jù)權(quán)利要求1所述的開關(guān)調(diào)節(jié)器，其中 該UVLO電^各包4舌比例電壓生成電路，其生成與該電源電壓成比例的第三比例電壓； 第二基準(zhǔn)電壓生成電路，其生成預(yù)定第二基準(zhǔn)電壓； 第三基準(zhǔn)電壓生成電路，其生成低于該第二基準(zhǔn)電壓的預(yù)定第三基準(zhǔn)電壓；第一電壓比較電路，其比較該第三比例電壓與該第二基準(zhǔn)電壓，以及生 成表示所比較的結(jié)果的第一低電壓檢測信號并且輸出該第一低電壓檢測信 號；以及第二電壓比較電路，其比較該第三比例電壓與該第三基準(zhǔn)電壓，以及生 成表示所比較的結(jié)果的第二低電壓檢測信號并且輸出該第二低電壓檢測信號；其中，當(dāng)表示該第三比例電壓是小于該第二基準(zhǔn)電壓的值的該第一低電壓檢測信號從該第一電壓比較電路輸出時，該控制電路部分截止該第一開關(guān)元件； 以及當(dāng)表示該第三比例電壓是小于該第三基準(zhǔn)電壓的值的該第二低電壓檢測 信號從該第二電壓比較電路輸出時，使該過電流檢測電路部分停止計數(shù)該延 遲時間段并且重置該延遲時間段為初始值。
4. 根據(jù)權(quán)利要求2所述的開關(guān)調(diào)節(jié)器，其中 該比例電壓生成電i 各包括由串聯(lián)連接的多個電阻器形成的分壓電^f各，其通過劃分該電源電壓來生 成該第一比例電壓及該第二比例電壓，并且輸出該第一比例電壓和該第二比 例電壓；以及第一開關(guān)，其與從外部裝置輸入的控制信號相應(yīng)地施加該電源電壓到該 分壓電路。
5. 根據(jù)權(quán)利要求3所述的開關(guān)調(diào)節(jié)器，其中 該比例電壓生成電路包括由串聯(lián)連接的多個電阻器形成的分壓電路，其通過劃分該電源電壓來生成該第三比例電壓，并且輸出該第三比例電壓；以及第一開關(guān)，其與從外部裝置輸入的控制信號相應(yīng)地施加該電源電壓到該 分壓電i 各。
6. 根據(jù)權(quán)利要求2所述的開關(guān)調(diào)節(jié)器，其中輸入到該第一電壓比較電路和該第二電壓比較電路的電壓具有滯后電壓。
7. 根據(jù)權(quán)利要求2所述的開關(guān)調(diào)節(jié)器，其中 該比例電壓生成電路包4舌由串聯(lián)連接的多個電阻器形成的分壓電路，其通過劃分該電源電壓來生 成該第 一比例電壓及該第二比例電壓，并且輸出該第 一比例電壓和該第二比 例電壓；第一開關(guān)，其與從外部裝置輸入的控制信號相應(yīng)地施加該電源電壓到該 分壓電3各；以及第二開關(guān)，其與該第一低電壓檢測信號相應(yīng)地使該分壓電路中的該多個 電阻器中的至少 一個被短路。
8. 根據(jù)權(quán)利要求3所述的開關(guān)調(diào)節(jié)器，其中輸入到該第一電壓比較電路和該第二電壓比較電路的電壓具有滯后電壓。
9. 根據(jù)權(quán)利要求3所述的開關(guān)調(diào)節(jié)器，其中 該比例電壓生成電3各包括由串聯(lián)連接的多個電阻器形成的分壓電路，其通過劃分該電源電壓來生 成該第三比例電壓并且輸出該第三比例電壓；第一開關(guān)，其與從外部裝置輸入的控制信號相應(yīng)地施加該電源電壓到該 分壓電路；以及第二開關(guān)，其與該第二低電壓檢測信號相應(yīng)地使該分壓電路中的該多個 電阻器中的至少一個#_短路。
10. 根據(jù)權(quán)利要求1所述的開關(guān)調(diào)節(jié)器，其中該整流元件是用于同步整流的第二開關(guān)元件，其通過與輸入控制信號相 應(yīng)地被切換到導(dǎo)通狀態(tài)而使該感應(yīng)器釋放電荷；以及該控制電路部分使該第二開關(guān)元件相對于該第一開關(guān)元件互補地切換到導(dǎo)通狀態(tài)/截止?fàn)顟B(tài)。
11. 根據(jù)權(quán)利要求l所述的開關(guān)調(diào)節(jié)器，其中 該控制電路部分包括輸出電壓檢測電路，其劃分該輸出電壓并且輸出分壓； 第一基準(zhǔn)電壓生成電路，其生成第一基準(zhǔn)電壓并且輸出該第一基準(zhǔn)電壓； 控制電路，其控制該第一開關(guān)元件切換到導(dǎo)通狀態(tài)/截止?fàn)顟B(tài)，使得該分壓變?yōu)榈扔谠摰谝换鶞?zhǔn)電壓；以及軟啟動電路，其在啟動該開關(guān)調(diào)節(jié)器之后在預(yù)定時間段執(zhí)行使該第一基準(zhǔn)電壓生成電路以預(yù)定速度逐漸提升該第 一基準(zhǔn)電壓的軟啟動操作；其中， 當(dāng)該電源電壓降低到小于該第一預(yù)定值的值時，該UVLO電路初始化該軟啟動電路。
12. 根據(jù)權(quán)利要求IO所述的開關(guān)調(diào)節(jié)器，其中 該控制電路部分包括輸出電壓檢測電路，其劃分該輸出電壓并且輸出分壓； 第一基準(zhǔn)電壓生成電路，其生成第一基準(zhǔn)電壓并且輸出該第一基準(zhǔn)電壓； 控制電路，其控制該第一開關(guān)元件和該第二開關(guān)元件切換到導(dǎo)通狀態(tài)/截止?fàn)顟B(tài)，使得該分壓變?yōu)榈扔谠摰谝换鶞?zhǔn)電壓；以及軟啟動電路，其在啟動該開關(guān)調(diào)節(jié)器之后在預(yù)定時間段執(zhí)行使該第一基準(zhǔn)電壓生成電路以預(yù)定速度逐漸提升該第一基準(zhǔn)電壓的軟啟動操作；其中， 當(dāng)該電源電壓P爭低到小于該第一預(yù)定值的值時，該UVLO電路初始化該軟啟動電路。
13. —種開關(guān)調(diào)節(jié)器的操作控制方法，其中 該開關(guān)調(diào)節(jié)器包括第一開關(guān)元件，其與輸入控制信號相應(yīng)地在導(dǎo)通和截止?fàn)顟B(tài)之間切換； 感應(yīng)器，當(dāng)該第一開關(guān)元件切換到導(dǎo)通狀態(tài)時，由電源電壓對其進(jìn)行充 電；以及整流元件，當(dāng)在該第一開關(guān)元件切換到截止?fàn)顟B(tài)的情況下停止對該感應(yīng) 器充電時，其使該感應(yīng)器釋放電荷；其中該操作控制方法控制該第 一開關(guān)元件切換到導(dǎo)通狀態(tài)/截止?fàn)顟B(tài)，通過轉(zhuǎn) 換該電源電壓為該預(yù)定恒定電壓，來自該開關(guān)調(diào)節(jié)器的輸出端的輸出電壓變 為等于預(yù)定恒定電壓；該才喿作控制方法包括步驟檢測/人該llr出端iir出的過電流；當(dāng)在檢測到該過電流之后經(jīng)過預(yù)定延遲時間段時，使該第一開關(guān)元件截止并進(jìn)入截止?fàn)顟B(tài)；當(dāng)該電源電壓降低到小于第一預(yù)定值的值時，使該第一開關(guān)元件截止；以及當(dāng)該電源電壓降低到小于低于該第一預(yù)定值的第二預(yù)定值的值時，停止 計數(shù)預(yù)定延遲時間段并且重置該延遲時間段為初始值。
14. 根據(jù)權(quán)利要求13所述的開關(guān)調(diào)節(jié)器的操作控制方法，還包括步驟 生成與該電源電壓成比例的第一比例電壓及大于該第一比例電壓的與該電源電壓成比例的第二比例電壓； 生成第二基準(zhǔn)電壓；比較該第一比例電壓與該第二基準(zhǔn)電壓； 比較該第二比例電壓與該第二基準(zhǔn)電壓；當(dāng)該第一比例電壓小于該第二基準(zhǔn)電壓時截止該第一開關(guān)元件；以及 當(dāng)該第二比例電壓小于該第二基準(zhǔn)電壓時，停止計數(shù)該延遲時間段并且 重置該延遲時間段為初始值。
15. 根據(jù)權(quán)利要求13所述的開關(guān)調(diào)節(jié)器的操作控制方法，還包括步驟 生成與該電源電壓成比例的第三比例電壓； 生成第二基準(zhǔn)電壓和低于該第二基準(zhǔn)電壓的第三基準(zhǔn)電壓； 比較該第三比例電壓與該第二基準(zhǔn)電壓； 比較該第三比例電壓與該第三基準(zhǔn)電壓；當(dāng)該第三比例電壓小于該第二基準(zhǔn)電壓時截止該第一開關(guān)元件；以及 當(dāng)該第三比例電壓小于該第三基準(zhǔn)電壓時，停止計數(shù)該延遲時間段并且 重置該延遲時間段為初始值。
16. 根據(jù)權(quán)利要求13所述的開關(guān)調(diào)節(jié)器的操作控制方法，其中 該整流元件是用于同步整流的第二開關(guān)元件，其通過與輸入控制信號相應(yīng)地被切換到導(dǎo)通狀態(tài)來使該感應(yīng)器釋放電荷；以及 該操作控制方法還包括步驟使該第二開關(guān)元件相對于該第一開關(guān)元件互補地切換到導(dǎo)通狀態(tài)/截止 狀態(tài)。
17. 根據(jù)權(quán)利要求13所述的開關(guān)調(diào)節(jié)器的操作控制方法，還包括步驟通過劃分該輸出電壓來生成分壓；基準(zhǔn)電壓的軟啟動操作來生成第一基準(zhǔn)電壓；控制該第一開關(guān)元件切換到導(dǎo)通狀態(tài)/截止?fàn)顟B(tài)，使得該分壓變?yōu)榈扔谠?第一基準(zhǔn)電壓；以及當(dāng)該電源電壓降低到小于該第一預(yù)定值的值時，初始化該軟啟動操作。
18.根據(jù)權(quán)利要求16所述的開關(guān)調(diào)節(jié)器的操作控制方法，還包括步驟通過劃分該輸出電壓來生成分壓；基準(zhǔn)電壓的軟啟動操作來生成第一基準(zhǔn)電壓；控制該第一開關(guān)元件和該第二開關(guān)元件切換到導(dǎo)通狀態(tài)/截止?fàn)顟B(tài)，使得 該分壓變?yōu)榈扔谠摰谝换鶞?zhǔn)電壓；以及當(dāng)該電源電壓降低到小于該第一預(yù)定值的值時，初始化該軟啟動操作。
全文摘要
公開了一種開關(guān)調(diào)節(jié)器。在該開關(guān)調(diào)節(jié)器中，當(dāng)由于過電流而造成電源電壓降低到第一預(yù)定值時，臨時停止電壓升高操作，并且不重置延遲電路的延遲定時器。當(dāng)在臨時停止電壓升高操作之后由于電源電壓的上升而再次檢測到過電流時，延遲電路的延遲定時器繼續(xù)計數(shù)延遲時間段。當(dāng)在經(jīng)過預(yù)定延遲時間段之后延遲定時器完成計數(shù)時，通過接收從延遲電路輸出的信號來完全停止電壓升高操作。
文檔編號H02M3/155GK101542883SQ20088000046
公開日2009年9月23日 申請日期2008年5月29日 優(yōu)先權(quán)日2007年6月5日
發(fā)明者阿部浩久 申請人:株式會社理光