半導(dǎo)體結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及半導(dǎo)體制造領(lǐng)域，且特別涉及一種半導(dǎo)體結(jié)構(gòu)。
【背景技術(shù)】
[0002]橫向雙擴散金屬氧化物半導(dǎo)體(LDMOS)器件是一種輕摻雜的MOS器件，與CMOS工藝具有非常好的兼容性，并具有良好的熱穩(wěn)定性和頻率穩(wěn)定性、高的增益和耐久性、低的反饋電容和電阻，廣泛應(yīng)用于射頻電路。
[0003]在B⑶工藝中通常需要漏端可承受高壓的P型LDMOS器件。在現(xiàn)有技術(shù)中，常規(guī)的P型LDMOS器件的結(jié)構(gòu)如圖1和圖2所示，包括:半導(dǎo)體襯底100，位于半導(dǎo)體襯底上的N阱101 ;位于N阱101內(nèi)的溝道區(qū)102和漂移區(qū)103 ;位于漂移區(qū)103內(nèi)的隔離區(qū)104 ;柵極105橫跨溝道區(qū)102、N阱101以及漂移區(qū)103并部分覆蓋隔離區(qū)104 ;漏區(qū)106位于漂移區(qū)103內(nèi)，源區(qū)107位于溝道區(qū)102內(nèi)。從圖2中可得，該種結(jié)構(gòu)的P型LDMOS漏端柵和隔離區(qū)交界的有源區(qū)表面電場較大，器件的擊穿電壓受限于漏端柵和隔離區(qū)交界的有源區(qū)表面電場，擊穿電壓較低。
[0004]為提高P型LDMOS的擊穿電壓，目前的方法是通過在漏區(qū)額外注入一層與漂移區(qū)導(dǎo)電類型相反的注入?yún)^(qū)，該注入?yún)^(qū)可改變器件電荷分布及耗盡區(qū)，提高器件的擊穿電壓。但在制造工藝中，增加注入?yún)^(qū)的P型LDMOS需額外增加一層掩膜版，不僅增加了制造工藝，同時也大大增加了制造成本。
【實用新型內(nèi)容】
[0005]本實用新型為了克服現(xiàn)有LDMOS器件擊穿電壓低的問題，提供一種具有高擊穿電壓的半導(dǎo)體結(jié)構(gòu)。
[0006]為了實現(xiàn)上述目的，本實用新型技術(shù)方案提供一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底、體區(qū)、漂移區(qū)、溝道區(qū)、隔離區(qū)、柵極結(jié)構(gòu)、源區(qū)以及漏區(qū)。體區(qū)位于半導(dǎo)體襯底內(nèi)；漂移區(qū)位于體區(qū)內(nèi)，漂移區(qū)的摻雜類型與體區(qū)的摻雜類型相反；溝道區(qū)位于體區(qū)內(nèi)，溝道區(qū)部分向漂移區(qū)所在的方向延伸，形成至少一個溝道延伸區(qū)，至少一個溝道延伸區(qū)與漂移區(qū)之間形成交叉指狀分布，溝道區(qū)的摻雜類型與體區(qū)的摻雜類型相同；隔離區(qū)位于漂移區(qū)內(nèi)，至少一個溝道延伸區(qū)的端部位于隔離區(qū)的下方；柵極結(jié)構(gòu)位于半導(dǎo)體襯底的表面；源區(qū)位于柵極結(jié)構(gòu)一側(cè)的溝道區(qū)內(nèi)；漏區(qū)位于漂移區(qū)內(nèi)且位于隔離區(qū)遠離溝道區(qū)的一側(cè)。
[0007]于本實用新型一實施例中，至少一個溝道延伸區(qū)的形狀為長條狀的矩形或梯形。
[0008]于本實用新型一實施例中，至少一個溝道延伸區(qū)與漂移區(qū)相接觸。
[0009]于本實用新型一實施例中，至少一個溝道延伸區(qū)與漂移區(qū)之間具有設(shè)定距離。
[0010]于本實用新型一實施例中，當(dāng)半導(dǎo)體結(jié)構(gòu)為P型LDMOS時，體區(qū)的摻雜類型和溝道區(qū)的摻雜類型均為N型，漂移區(qū)的摻雜類型、源區(qū)的摻雜類型以及漏區(qū)的摻雜類型為P型；當(dāng)半導(dǎo)體結(jié)構(gòu)為N型LDMOS時，體區(qū)的摻雜類型和溝道區(qū)的摻雜類型均為P型，漂移區(qū)的摻雜類型、源區(qū)的摻雜類型以及漏區(qū)的摻雜類型為N型。
[0011]于本實用新型一實施例中，隔離區(qū)為局部場氧隔離區(qū)或淺槽隔離區(qū)。
[0012]于本實用新型一實施例中，溝道區(qū)的注入濃度大于漂移區(qū)的注入濃度，溝道區(qū)的注入濃度和漂移區(qū)的注入濃度均為117cnT3量級。
[0013]與現(xiàn)有技術(shù)相比，本實用新型的技術(shù)方案具有以下優(yōu)點:
[0014]本實用新型提供的半導(dǎo)體結(jié)構(gòu)，在體區(qū)內(nèi)形成溝道區(qū)和漂移區(qū)，溝道區(qū)部分向漂移區(qū)所在的方向延伸，形成至少一個溝道延伸區(qū)。至少一個溝道延伸區(qū)與漂移區(qū)之間形成交叉指狀分布。該設(shè)置使得本實用新型提供的半導(dǎo)體結(jié)構(gòu)在體區(qū)和漂移區(qū)之間的縱向PN結(jié)形成耗盡區(qū)的同時，溝道延伸區(qū)和漂移區(qū)之間形成橫向耗盡區(qū)，該橫向耗盡區(qū)使得漏端柵和隔離區(qū)交界的有源區(qū)的表面電場得到降低，從而提高器件的擊穿電壓。進一步的，除溝道延伸區(qū)205外，本實用新型提供的半導(dǎo)體結(jié)構(gòu)其它部分的結(jié)構(gòu)與傳統(tǒng)的P型LDMOS的結(jié)構(gòu)相同，仍可保留傳統(tǒng)P型LDMOS的電特性。
[0015]此外，可設(shè)置溝道延伸區(qū)和漂移區(qū)接觸，兩者之間形成橫向PN結(jié)，該橫向PN結(jié)在較小反向偏壓下即可實現(xiàn)橫向耗盡。但由于體區(qū)和漂移區(qū)間的縱向PN結(jié)在縱向耗盡的同時也會沿橫向耗盡，因此，在設(shè)計時可設(shè)置溝道延伸區(qū)和漂移區(qū)不直接接觸，兩者之間具有設(shè)定距離。當(dāng)體區(qū)和漂移區(qū)間的縱向PN結(jié)在發(fā)生橫向耗盡時進入溝道延伸區(qū)內(nèi)，隨著外加電壓的增加，漂移區(qū)和溝道延伸區(qū)之間沿橫向逐漸耗盡，同樣可達到降低漏端柵和隔離區(qū)交界的有源區(qū)的表面電場的效果。為便于器件的生產(chǎn)及符合設(shè)計規(guī)則，設(shè)置溝道延伸區(qū)的形狀為長條狀的矩形或梯形。
[0016]為讓本實用新型的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。
【附圖說明】
[0017]圖1所示為現(xiàn)有P型LDMOS器件的結(jié)構(gòu)示意圖。
[0018]圖2所示為圖1中P型LDMOS器件沿AA’線的剖面結(jié)構(gòu)示意圖。
[0019]圖3至圖9所示為本實用新型一實施例提供的半導(dǎo)體結(jié)構(gòu)的形成過程的結(jié)構(gòu)示意圖。
[0020]圖10所示為本實用新型一實施例提供的半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)示意圖。
【具體實施方式】
[0021]請參考圖1和圖2，其中圖2是圖1沿AA’線的剖面示意圖?，F(xiàn)有的P型LDMOS器件的制作中，由于漏端柵和隔離區(qū)交界的有源區(qū)具有較大的表面電場，該表面電場限制了 P型LDMOS器件擊穿電壓。發(fā)明人經(jīng)研宄發(fā)現(xiàn)，通過降低漏端柵和隔離區(qū)交界的有源區(qū)的表面電場可有效提高LDMOS器件的擊穿電壓。
[0022]為此，本實用新型提供一種半導(dǎo)體結(jié)構(gòu)，通過在體區(qū)內(nèi)形成交叉指狀分布的溝道區(qū)和漂移區(qū)，溝道區(qū)上的溝道延伸區(qū)和漂移區(qū)之間形成橫向耗盡。該橫向耗盡在柵極結(jié)構(gòu)的長度方向擴展至整個漏端柵和隔離區(qū)交界的有源區(qū)，該設(shè)置可有效降低漏端柵和隔離區(qū)交界的有源區(qū)的表面電場，從而達到提高半導(dǎo)體結(jié)構(gòu)擊穿電壓的效果。
[0023]以下結(jié)合附圖對本實用新型的具體實施例作詳細的說明。在詳述本實用新型實施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本實用新型的保護范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0024]本實施例提供的半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體襯底200、體區(qū)201、隔離區(qū)202、溝道區(qū)203、漂移區(qū)204、柵極結(jié)構(gòu)206、源區(qū)209和漏區(qū)210。體區(qū)201位于半導(dǎo)體襯底200內(nèi)。漂移區(qū)204位于體區(qū)201內(nèi)，漂移區(qū)204的摻雜類型與所述體區(qū)的摻雜類型相反。溝道區(qū)203位于體區(qū)201內(nèi)，溝道區(qū)203部分向漂移區(qū)204所在的方向延伸，形成至少一個溝道延伸區(qū)205，至少一個溝道延伸區(qū)205與漂移區(qū)204之間形成交叉指狀分布，溝道區(qū)203的摻雜類型與體區(qū)201的摻雜類型相同。隔離區(qū)202位于漂移區(qū)204內(nèi)，至少一個溝道延伸區(qū)205的端部位于所述隔離區(qū)202的下方。柵極結(jié)構(gòu)206位于半導(dǎo)體襯底200的表面。源區(qū)209位于柵極結(jié)構(gòu)206 —側(cè)的溝道區(qū)203內(nèi)。漏區(qū)210位于漂移區(qū)204內(nèi)且位于隔離區(qū)202遠離溝道區(qū)203的一側(cè)。
[0025]圖3至圖9所示為本實施例提供的半導(dǎo)體結(jié)構(gòu)的形成過程的結(jié)構(gòu)示意圖。其中，圖7至圖9的剖面線的位置與圖5的剖面線的位置相同。
[0026]首先，如圖3所示，提供半導(dǎo)體襯底200，在半導(dǎo)體襯底200內(nèi)形成體區(qū)201，體區(qū)201的摻雜類型與半導(dǎo)體襯底200的摻雜類型相反，兩者之間形成PN結(jié)隔離。于本實施例中，半導(dǎo)體襯底200的材料為硅，其摻雜類型為P。然而，本實用新型對此不作任何限定。于其它實施例中，半導(dǎo)體材料200可為鍺、硅鍺、碳化硅、絕緣體上硅或絕緣體上鍺。
[0027]于本實施例中，體區(qū)201采用外延的方式形成。外延形成的體區(qū)201具有均勻的雜質(zhì)分布，摻雜濃度為116cnT3量級。然而，本實用新型對此不作任何限定。于其它實施例中，體區(qū)201可采用阱注入工藝形成。由于本實施例提供的半導(dǎo)體結(jié)構(gòu)為P型LDMOS，體區(qū)201內(nèi)摻雜N型雜質(zhì)離子，包括磷離子、砷離子或銻離子中第一種或幾種。然而，本實用新型對此不作任何限定。于其它實施例中，當(dāng)形成的半導(dǎo)體結(jié)構(gòu)為N型LDMOS時，體區(qū)201內(nèi)摻雜P型雜質(zhì)離子，包括硼離子、鎵離子或銦離子中的一種或幾種。
[0028]接著，參考圖4至圖6。圖4所示為在體區(qū)201內(nèi)形成漂移區(qū)204和溝道區(qū)203后的俯視圖。圖5所示為圖4沿BB’線的剖面結(jié)構(gòu)示意圖，圖6所示為圖4沿CC’線的剖面結(jié)構(gòu)示意圖。
[0029]首先，在體區(qū)201上形成漂移區(qū)掩膜層，漂移區(qū)掩膜層上具有一個漂移區(qū)注入窗口，在該漂移區(qū)注入窗口內(nèi)通過阱注入P型雜質(zhì)離子，形成漂移區(qū)204。然而，本實用新型對此不作任何限定。當(dāng)形成的半導(dǎo)體結(jié)構(gòu)為N型LDMOS時，體區(qū)201可通過阱注入N型雜質(zhì)離子來形成漂移區(qū)。為提高擊穿電壓，設(shè)置漂移區(qū)204具有較低的摻雜濃度，其摻雜濃度為117CnT3量級。優(yōu)選的，設(shè)置漂移區(qū)204的摻雜濃度為lE17cm_3。然而，本實用新型對此不作任何限定。
[0030]接著，在體區(qū)201內(nèi)形成溝道區(qū)203，具體的形成過程如下:在體區(qū)201表面形成溝道區(qū)掩膜層，溝道區(qū)掩膜層上具有至少一個向漂移區(qū)204所在的方向延伸的溝道區(qū)注入窗口，以溝道區(qū)掩膜層為掩膜對溝道區(qū)203進行阱注入，注入的濃度為117CnT3量級。溝道區(qū)注入窗口所對應(yīng)的體區(qū)201形成溝道延伸區(qū)205。優(yōu)選的，設(shè)置溝道區(qū)203的摻雜濃度為5E17Cm_3。然而，本實用新型對此不作任何限定。<