用于供結(jié)合背面照明式光傳感器數(shù)組的電路的特別用途的集成電路的接地系統(tǒng)傳感器集 ...的制作方法
【專利說明】
【背景技術(shù)】
[0001 ] 制程損壞
[0002]制程損壞可能會發(fā)生在集成電路的制造加工過程中，這種損壞可能會出現(xiàn)在保護電路被完全形成之前，并且可能肇因于離子蝕刻、離子布值或涉及電漿和帶電粒子束的其它制程步驟產(chǎn)生之電荷積累和感應(yīng)電壓。這個制程損壞可能肇因于在電漿蝕刻時用以離子化氣體的射頻場在晶圓上的互連或其它在晶圓上的金屬形狀的感應(yīng)電壓以及其它原因。這個電荷必須在其到達可對電路裝置產(chǎn)生致命的水平之前消除。
[0003]制程損壞可能會產(chǎn)生，因為在集成電路(ICs)上大的金屬的形狀可作為天線，在制程中拾取顯著的感應(yīng)電壓，尤其是涉及射頻場諸如濺射和電漿蝕刻的制程。這些感應(yīng)電壓具有造成電路損壞的潛力。例如，光傳感器數(shù)組集成電路可具有光子阻擋金屬的環(huán)，圍繞光傳感器或數(shù)組本身，覆蓋對整體IC操作為必要的是，但所述電路的操作是可能受光的不利影響。大光子擋環(huán)可以充當天線，拾取在加工過程中涉及到這么高的射頻場的高感應(yīng)電壓。高感應(yīng)電壓引起的損害可能永久性地損壞結(jié)構(gòu)，例如借由包括大光子阻擋環(huán)的電漿蝕亥IJ，或者在集成電路上的附加層濺射沉積這樣的處理步驟中在集成電路上擊穿柵極氧化物和突波通過接觸點。
[0004]在所有方法中，這樣的制程損壞可在集成電路的制程中被最小化，是以確保在金屬層上的所有大的形狀被耦合到在集成電路上的擴散區(qū)域。
[0005]噪聲、雜散電荷和保護環(huán)
[0006]在光傳感器數(shù)組電路中的電荷也可能來自光子撞擊一個光傳感器數(shù)組電路的暴露的半導體區(qū)域。這包括所述數(shù)組的光傳感器，以及周邊電路。如果允許積累，這些電荷可以干擾電路的運作。類似地，噪聲可以從開關(guān)邏輯電路通過接合線電阻和電流突波耦合到敏感的模擬電路，可以期望用“保護環(huán)”結(jié)構(gòu)隔離集成電路的部分，其分離電路為數(shù)字和模擬的各部分，且其通過吸收雜散電荷作為隔離敏感電路，盡管它們不必總是圍繞敏感的電路形成完整的環(huán)結(jié)構(gòu)。
[0007]焊墊
[0008]已知在集成電路的技術(shù)中電路耦合到集成電路(IC)的焊墊是有可能損壞，當那些焊墊變成耦合至帶有靜電荷的外導體；這種帶電的導體是可為裝置測試、處理或組裝的機器、必須觸摸電路的工人、用手拿取所述部分的好奇的消費者或甚至裝置儲存袋或管件的部分。通常，集成電路的設(shè)計師結(jié)合靜電放電(ESD)保護電路來消散這種靜電荷而不會損壞其集成電路，且IC的可靠性測試的一部分包括測試他們設(shè)計的效用。一個常見的ESD測試在JS-001-2012和MIL-STD-883H模型中標準化一個帶電的手指成為10pF的電容和一個1500奧姆的放電電阻。在測試過程中，完全充電的電容器通過電阻器和通過焊接線放電到所述集成電路的焊墊；典型測試包括將電容器充電至1500伏或更大。其它靜電放電測試模型存在，包括機器模型和帶電裝置模型；測試機器模型通常包括耦合充電的電容器到不具有中介電阻的電路。
[0009]靜電放電可以以幾種方式損壞集成電路，其中有許多是不可逆的。例如，柵極氧化物的損壞通常由于在集成電路中使用非常薄的氧化物所產(chǎn)生，如果橫跨氧化物電壓超過擊穿電壓限制，如對于某些電路小于10伏，即可能擊穿而形成一個短路。靜電放電也能在芯片上的保護電路中產(chǎn)生在金屬-半導體的接觸點上的瞬間大電流。高接觸電流可蒸發(fā)金屬、留下一個開路或在所述接觸點引起足夠的熱使得半導體溶入金屬，留下金屬的尖突，可延伸穿過集成電路的接合面留下穿過接合面的短路電路。
[0010]靜電放電保護裝置是通常整合在集成電路中來保證靜電消散不會造成傷害，類似擴散的形狀導電耦合到大的金屬的形狀是通常提供以保護電路不會受可能被這些金屬的形狀拾起的感應(yīng)電壓和電流的制程相關(guān)的損害。
[0011]通常情況下，輸出焊接點的靜電放電保護結(jié)合靠近焊墊的大的晶體管。大的晶體管是通常提供來驅(qū)動與輸出信號到焊墊有關(guān)的高輸出電流，但當輸出晶體管小于需要吸收的靜電放電，并聯(lián)虛擬晶體管是可幫助傳導靜電放電。放電通常是通過金屬至半導體接觸點進入這些大晶體管的汲極區(qū)域，然后通過包括源極汲極間的路徑穿透到接地或電源的區(qū)域，并從此到接地或電源金屬。另一個通常放電電流路徑包括通過大晶體管的汲極下方的寄生接面二極管的路徑進到阱或基板區(qū)域，再穿過阱或基板接觸到接地或電源金屬，或通過阱-基板接合面連結(jié)到基板，并隨后通過基板接觸到接地的金屬。
[0012]傳統(tǒng)的“大量”互補金屬氧化物半導體(CMOS)集成電路以及前側(cè)照明式互補金屬氧化物半導體光傳感器數(shù)組集成電路經(jīng)常具有一個相當厚的、導電性的基板，其可以形成從寄生二極管到阱或基板接觸點之一相對低阻抗的路徑。
[0013]背面照明型
[0014]然而，背面照明型互補金屬氧化物光傳感器數(shù)組晶圓必須使基板薄化，使得光可以穿透橫躺在數(shù)組的光傳感器的下方基板的部分，并由此到達光傳感器。薄化可以通過包括化學機械研磨和蝕刻來完成。因為薄化的晶圓對于加工來說太脆弱，故在晶圓的前側(cè)是用附加的硅加固。
[0015]然而，薄化的硅基板不會具有與全厚度、未薄化晶圓相同的導電性。在一些事先薄化的晶圓，如圖1所示的背側(cè)照明的光傳感器晶圓100、一個背面金屬102與背面接地接點104貫穿的背面介電層103到所述薄化的基板106是用于提供為靜電放電的放電路徑，然而，在一些情況下，放電期間的電流擁擠在特定的汲極接觸點，無論是從加工過程中的靜電放電或感應(yīng)電壓，導致電路損壞。背面金屬102還通常用作光子阻擋層，具有開口在數(shù)組的光傳感器上和光子阻擋金屬在非光傳感器裝置上，例如選擇的晶體管，和在外圍電路上，例如與數(shù)組有關(guān)的行和列計數(shù)器、譯碼器和感知放大器。類似地，所述背面金屬102可阻絕光子到達的任何其它的電路，例如信號處理電路，其是配置在光傳感器集成電路上。這些光傳感器集成電路可在焊墊區(qū)域108移除原基板106以允許襯墊金屬110具有順暢的通道到達第一層互連金屬112，第一層互連金屬112依次耦合到由硅柵極114、汲極116和源極118擴散形成的大晶體管的汲極區(qū)域，其是可以是N+擴散橫臥在選擇的阱中，例如P阱120。通常情況下，基板106是弱P型，和一些輸出裝置通常還具有源極和汲極擴散其是P+擴散橫臥在N-阱中(未示出)，如在已知的互補金屬氧化物半導體技術(shù)中?；ミB金屬112是是在一個或多個絕緣電介質(zhì)124的一層或多層，其還可以包含附加的互連金屬層，而一個附加的硅結(jié)構(gòu)層122是被提供給所述裝置一些機械強度。光傳感器126的數(shù)組，至少每個光傳感器的部分在背面金屬102中通過開口暴露設(shè)置是在電路上以允許成像。

【發(fā)明內(nèi)容】

[0016]—種配置用于背側(cè)照明的光傳感器數(shù)組集成電路是形成在具有光傳感器數(shù)組的薄化的電路晶圓上。硅是在至少一個基板剝離區(qū)除去，其在一個實施例中形成溝槽，其中一個摻雜邊緣接觸區(qū)相鄰到所述基板剝離區(qū)，所述邊緣接觸區(qū)是形成在晶圓相對所述晶圓的背面的同側(cè)作為多個晶體管。背面金屬被設(shè)置在晶圓的背面，所述背面金屬具有在光傳感器之上的窗口，和具有在基板剝離區(qū)周圍接觸所述邊緣接觸區(qū)的側(cè)壁。
[0017]一種制造適合于背面照明的光傳感器數(shù)組集成電路的方法，其包括在裝置晶圓的第一側(cè)形成N通道金屬氧化物半導體(NMOS)晶體管，并且在所述裝置晶圓的第一側(cè)形成至少一個高摻雜邊緣接觸摻雜區(qū)。具有接點和導通孔的電介質(zhì)層是在晶體管和邊緣接觸區(qū)上形成，其具有光學蝕刻所決定的金屬互連層。在特定實施例中，結(jié)構(gòu)硅層是借由結(jié)合所述裝置晶圓到支撐晶圓而設(shè)置，且所述裝置晶圓是被薄化。至少一個基板剝離區(qū)是之后被蝕刻打開，除去足夠的硅以對基板剝離區(qū)露出所述至少一個邊緣接觸區(qū)，且背面金屬是沉積在裝置晶圓的第二側(cè)，其具有側(cè)壁金屬在基板剝離區(qū)的邊緣，所述側(cè)壁金屬接觸至少一個邊緣接觸區(qū)。所述背面的金屬是經(jīng)光刻決定具有在背面金屬中用于光傳感器上的窗口的開口和在背面的金屬和金屬之間的隔離間隙。
【附圖說明】
[0018]需注意，附圖是非按照比例的。集成電路層的厚度是被夸大以顯示層的存在，且其中的層包含其它的層，沒有意圖表示相對層的深度。此外，為簡單起見，不是所有的層被示出，故意地省略層包括保護性氧化物或“鈍化”層、許多金屬互連層和濾光片層。
[0019]圖1是橫截面示意圖說明先前技術(shù)的背面照明型、硅、光傳感器-數(shù)組電路的層。
[0020]圖2是橫截面示意圖說明一種改進的背面照明型、硅、光傳感器-數(shù)組電路的層。
[0021]圖2A是橫