半導(dǎo)體器件的制作方法
【專利說明】半導(dǎo)體器件
[0001]相關(guān)串請的交叉引用
[0002]在此通過參考并入2014年8月7日提交的日本專利申請N0.2014-161040的全部公開內(nèi)容，包括說明書、附圖和摘要。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及半導(dǎo)體器件，并且提供一種適用于包括例如互連的半導(dǎo)體器件的技術(shù)。
【背景技術(shù)】
[0004]在一個(gè)DRAM構(gòu)造中，在電容性元件下方的層中布置位線。例如，正如在日本未審專利申請公開N0.2002-134477 (JP-A-2002-134477)中所描述的，在這種構(gòu)造中的位線典型地具有其中鎢層被堆疊在氮化鈦層上的結(jié)構(gòu)。在JP-A-2002-134477中，位線被設(shè)置在氧化硅膜上。

【發(fā)明內(nèi)容】

[0005]近年來，半導(dǎo)體器件在尺寸上愈發(fā)降低。相應(yīng)地，互連的寬度也已日益降低。結(jié)果是，互連的電阻逐步地增加。例如互連的導(dǎo)體的電阻增加使得半導(dǎo)體器件的功耗增加并且降低了半導(dǎo)體器件的操作速度。因此希望降低被設(shè)置在互連層中的導(dǎo)體的電阻。其他的問題和新穎的特征將從本說明書的描述和附圖中得以澄清。
[0006]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種半導(dǎo)體器件，其中導(dǎo)電層被設(shè)置在絕緣體層上方，并且包括第一層和第二層。所述絕緣體層由Si0(1 X)NX構(gòu)成(其中x>0.1)。第一層包括TiN、TaN、WN、以及RuN中的至少一個(gè)。第二層被設(shè)置在第一層上方。
[0007]根據(jù)本發(fā)明的一個(gè)實(shí)施例，被設(shè)置在互連層中的導(dǎo)體的電阻可以得以降低。
【附圖說明】
[0008]圖1為描述了根據(jù)第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的橫截面圖；
[0009]圖2為描述了根據(jù)形成在S1uX)NJ莫上的TiN膜的厚度的、TiN膜的薄片電阻值的曲線圖；
[0010]圖3為描述了根據(jù)形成在由Si0(1 X)NJ莫構(gòu)成的絕緣體膜上的互連的寬度的、互連的電阻值的曲線圖；
[0011]圖4為圖2所示每個(gè)樣本的TiN膜的XRD圖；
[0012]圖5為圖3所示每個(gè)樣本的第二層的XRD圖；
[0013]圖6為圖3所示每個(gè)樣本的第二層的初始層(以低沉積速率形成的層)的XRD圖；
[0014]圖7為描述了圖2所示每個(gè)樣本的TiN膜的氧濃度在深度方向上的分布的SHIS分析結(jié)果的圖示；
[0015]圖8為描述了圖3所示每個(gè)樣本的互連的氧濃度在深度方向上的分布的SHIS分析結(jié)果的圖示；
[0016]圖9為描述了在圖2所示每個(gè)樣本的TiN中包含的氧濃度的圖示；
[0017]圖10為描述了根據(jù)第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的圖示；
[0018]圖11為描述了根據(jù)第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的圖示；
[0019]圖12包括描述了制備圖11所描述的半導(dǎo)體器件的方法的橫截面圖；
[0020]圖13A為描述了根據(jù)第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的橫截面圖；以及
[0021]圖13B為圖13A中所描述的存儲(chǔ)器區(qū)域沿著垂直于圖13A的方向的橫截面的圖不ο
【具體實(shí)施方式】
[0022]之后，參照附圖對(duì)一些實(shí)施例進(jìn)行描述。在所有的附圖中，相類似的組件用相似的標(biāo)記來指代，并且重復(fù)的描述適當(dāng)?shù)厥÷浴?br>[0023]第一實(shí)施例
[0024]圖1為描述了根據(jù)第一實(shí)施例的半導(dǎo)體器件SD的構(gòu)造的橫截面圖。半導(dǎo)體器件SD包括襯底SUB、絕緣體膜ETS1以及互連INC1。絕緣體膜ETS1被設(shè)置在襯底SUB上，并且由S1u X)NX (其中在用X射線光電子能譜(XPS)分析的結(jié)果中x>0.5)構(gòu)成。每個(gè)互連INC1被設(shè)置在絕緣體膜ETS1上，并且包括第一層ML1和第二層ML2。第一層ML1包括TiN、TaN、WN、以及RuN中的至少一個(gè)。第二層ML2被設(shè)置在第一層ML1上，并且由例如W的具有低于第一層ML1的電阻的材料形成?，F(xiàn)在對(duì)該構(gòu)造進(jìn)行詳細(xì)描述。
[0025]襯底SUB為包括例如硅的半導(dǎo)體襯底。晶體管TR1和晶體管TR2以及元件隔離膜ST1被設(shè)置在襯底SUB之中/之上。元件隔離膜ST1將具有晶體管TR1的區(qū)域(第一元件形成區(qū)域)和具有晶體管TR2的區(qū)域(第二元件形成區(qū)域)相隔離。元件隔離膜ST1由例如溝道隔離工藝形成，但是可以由硅的局部氧化(L0C0S)工藝形成。
[0026]晶體管TR1和晶體管TR2的每一個(gè)具有柵極絕緣膜、柵極電極GE、源極以及漏極。柵極絕緣膜例如通過對(duì)襯底SUB的熱氧化來形成，但是也可以用其他的材料(例如，具有高于氧化硅的介電常數(shù)的材料)或其他的方法來形成。柵極電極GE由例如多晶硅膜形成，并且具有由側(cè)壁SW覆蓋的側(cè)壁。然而，柵極電極GE可以由包括例如TiN的金屬膜形成。側(cè)壁SW例如由氧化硅膜和氮化硅膜中的至少一個(gè)形成。
[0027]在柵極電極GE的表面中設(shè)置硅化物SIL3。在晶體管TR1和晶體管TR2中的每一個(gè)的漏極表面中設(shè)置硅化物SIL1，并且在晶體管TR1和晶體管TR2中的每一個(gè)的源極表面中設(shè)置硅化物SIL2。硅化物SIL1至SIL3均為例如鎳硅化物或鈷硅化物，但是可以為其他金屬的硅化物。晶體管TR1和晶體管TR2可以構(gòu)造彼此相同或不同的電路。
[0028]多層互連層MINC被設(shè)置在襯底SUB上。在圖1所描述的示例性情況中，多層互連層MINC具有這樣一種構(gòu)造，其中第一層間絕緣體膜INSL1、絕緣體膜ETS1、以及第二層間絕緣體膜INSL2按照這個(gè)順序進(jìn)行堆疊。在絕緣體膜ETS1上設(shè)置互連INC1。
[0029]層間絕緣體膜INSL1和層間絕緣體膜INSL2均由例如Si02、SiC0N以及S1C中的一個(gè)形成。層間絕緣體膜INSL1和層間絕緣體膜INSL2均優(yōu)選地由與S1jg比更少釋放氧的材料(例如，SiC0N或S1C)形成。層間絕緣體膜INSL1和層間絕緣體膜INSL2均可以是這種材料的多孔膜。這些元素被以各種比率包含在層間絕緣體膜INSL1和層間絕緣體膜INSL2的每一個(gè)中。層間絕緣體膜INSL1和層間絕緣體膜INSL2中的每一個(gè)可以至少部分地包括SiN膜。
[0030]絕緣體膜ETS1由S1u X)NX構(gòu)成，其中χ>0.1，優(yōu)選地χ>0.5，并且可接受地χ = 1。絕緣體膜ETS1具有比層間絕緣體膜INSL1的厚度更小的厚度，例如，10nm到lOOnm，優(yōu)選地為30nm到70nm。由于絕緣體膜ETS1具有與層間絕緣體膜INSL2相比更高的蝕刻選擇性，所以其用作用于在層間絕緣體膜INSL2中形成耦合孔的蝕刻停止層。
[0031]在絕緣體膜ETS1上設(shè)置互連INC1?；ミBINC1具有這樣一種構(gòu)造，其中作為互連INC1的主要部分的第二層ML2被堆疊在作為阻擋金屬膜的第一層ML1上。互連INC1具有例如為65nm或更少的寬度。寬度可以為28nm或更少。
[0032]第一層ML1包括TiNy、TaNy、WNy、以及RuNy中的至少一個(gè)(其中0〈y〈l)。例如，第一層ML1包括TiN膜、TaN膜、WN膜、以及RuN膜中的一個(gè)。在第一層ML1的這種材料中，優(yōu)選的是0.5<y<l0第一層ML1具有例如為2.5nm到50nm的厚度。第一層ML1由例如反應(yīng)濺射工藝形成。
[0033]第二層ML2由例如W膜、A1膜、AlCu膜以及AlSiCu膜中的一個(gè)形成。第二層ML2具有例如為30nm到lOOnm的厚度。第二層ML2由例如濺射工藝形成。
[0034]互連INC1經(jīng)由嵌入在層間絕緣體膜INSL1和絕緣體膜ETS1中的接觸C0N1而被耦合到晶體管TR1的源極和漏極中的一個(gè)。接觸C0N1位于被設(shè)置在層間絕緣體膜INSL1和絕緣體膜ETS1中的耦合孔中，并且由例如包括Ti